KR0153054B1 - 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러 - Google Patents

전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러 Download PDF

Info

Publication number
KR0153054B1
KR0153054B1 KR1019950055602A KR19950055602A KR0153054B1 KR 0153054 B1 KR0153054 B1 KR 0153054B1 KR 1019950055602 A KR1019950055602 A KR 1019950055602A KR 19950055602 A KR19950055602 A KR 19950055602A KR 0153054 B1 KR0153054 B1 KR 0153054B1
Authority
KR
South Korea
Prior art keywords
mos transistor
gate
liquid crystal
crystal display
voltage
Prior art date
Application number
KR1019950055602A
Other languages
English (en)
Other versions
KR970050046A (ko
Inventor
정찬영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950055602A priority Critical patent/KR0153054B1/ko
Publication of KR970050046A publication Critical patent/KR970050046A/ko
Application granted granted Critical
Publication of KR0153054B1 publication Critical patent/KR0153054B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 디스플레이 콘트롤러를 공개한다. 다수의 구동전원을 공급하는 저항 분할부로부터 출력되는 구동 전원들중 하나를 입력하여 반전하는 반전부 및 반전부로부터 출력되는 신호를 입력하여 소정의 레벨로 쉬프팅 후 출력하는 레벨 쉬프터를 구비하는 그 콘트롤러의 반전부는, 한쪽은 공급전원과 연결되고, 서로 결합된 게이트 및 드레인을 갖는 제1MOS트랜지스터와, 구동 전원과 연결되는 게이트를 가지고, 한 쪽은 제1MOS트랜지스터의 다른 한쪽과 연결되는 제2MOS트랜지스터와, 제2MOS트랜지스터의 게이트와 연결되는 게이트를 가지고, 제2MOS트랜지스터의 다른 한쪽과 기준전위 사이에 연결되는 제3MOS트랜지스터를 구비하고, 제2MOS트랜지스터와 제3MOS트랜지스터의 사이로 반전된 구동 전원을 출력하는 것을 특징으로 한다.
따라서, 본 발명에서는 외부전압 입력단자를 집적회로의 테스트단자로 사용시에 발생되는 누설전류를 방지할 수 있다.

Description

전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러
제1도는 종래의 액정 디스플레이 콘트롤러를 설명하기 위한 회로도이다.
제2도는 본 발명에 의한 액정 디스플레이 콘트롤러의 바람직한 일실시예의 회로도이다.
본 발명은 액정 디스플레이(LCD:Liquid Crystal of Display) 콘트롤러 (controller)에 관한 것으로서, 특히 LCD 콘트롤러를 구동하고, 테스트하기 위해 LCD 콘트롤러 구동전압을 사용할 수 있는 액정 디스플레이 콘트롤러에 관한 것이다.
제1도는 종래의 LCD 콘트롤러를 설명하기 위한 회로도로서, 저항 분할부(10)를 구성하는 제1도∼제5저항들(R1, R2, R3, R4 및 R5) (11∼15)과, LCD 콘트롤러 (20)를 구성하는 노말 인버터(30)와 레벨 쉬프트(40)로 구성된다.
제1도에 도시된 노말 인버터(30)는 제 1PMOS 트랜지스터(32) 및 제1NMOS 트랜지스터(34) 로 구성되어 있고, 레벨 쉬프트(40)는 제2, 3, 4, 5, 및 6PMOS 트랜지스터들(42, 46, 50, 54 및 56)과 제2, 3, 4, 5 및 6NMOS트랜지스터들(44, 48, 52, 58 및 60)으로 구성되어 있다.
상술한 구성을 통한 종래의 LCD 콘트롤러의 동작을 다음과 같이 설명한다.
제1도에 도시된 LCD 콘트롤러 (20)는 외부의 저항 분할부 (10)를 통해 전원(VOD)과 전원(VEE)의 차 전압(VIcd)에서 분배된 전압들(V1, V2, V3, V4)을 입력한다. 분배된 각 전압은 각각 LCD 콘트롤러의 액정구동전압으로 입력되고, 제1도에 도시된 LCD 콘트롤러에는 전압 V1이 액정구동전원으로서 입력된 예를 나타낸다. 전압, V1은 1/5바이어스인 경우, VDD-[(VDD-VEE)/5]이므로, VDD보다 약간 낮은 레벨의 전압이다.
이 전압은 LCD 콘트롤러(20)와 저항 분할부(10)가 임의의 세트에 실장될 경우, 고레벨로서, LCD 콘트롤러 (20)를 구동하기 위한 구동모드용 전압이며, 임의의 세트에 실장되기 전에 LCD 콘트롤러(20)를 테스트하기 위한 저레벨의 테스트 모드용 전압일 수 있다.
그러나, LCD 콘트롤러(20)와 저항 분할부(10)가 임의의 세트에 실장되어고 레벨의 구동 모드용 전압 V1이 노말 인버터(30)에 직접인가하게 될 경우, LCD 구동 전력 잡음과 V1cd 증가에 따른 V1전암 감소에 의하여 테스트 모드용 전압인 저 레벨로 떨어질 수 있으며, 이로 인하여 제 1PMOS 트랜지스터(32)와 제 1NMOS 트랜지스터 (34) 사이에는 누설전류가 흐를 수 있다.
즉, 전압 V1 이 제 1PMOS 트랜지스터 (32)의 게이트가 인가될 때, 전압 V1 Vdd-|Vtp|이하가 되면 제1PMOS 트랜지스터 (32)의 문턱 전압(Vtp)을 넘게 되어, 누설 전류가 흐르게 되므로 전체 소비전류가 증가하는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 전압 V1이 구동 모드용 전압으로 사용될 경우, 테스트 모드용 전압이 되는 것을 방지하는 액정 디스플레이 콘트롤러을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 다수의 구동 전원들을 공급하는 저항 분할부로부터 출력되는 상기 구동 전원들중 하나를 입력하여 반전하는 반전부 및 상기 반전부로부터 출력되는 신호를 입력하여 소정의 레벨로 쉬프팅 후 출력하는 레벨 쉬프터를 구비하는 액정 디스플레이 콘트롤러의 상기 반전부는, 한쪽은 공급전원과 연결되고, 서로 결합된 게이트 및 드레인을 갖는 제1MOS 트랜지스터와, 상기 구동 전원과 연결되는 게이트를 가지고, 한 쪽은 상기 제1MOS 트랜지스터의 다른 한쪽과 연결되는 제2MOS 트랜지스터와, 상기 제2MOS 트랜지스터의 게이트와 연결되는 게이트를 가지고, 상기 제2MOS 트랜지스터의 다른 한쪽과 기준전위 사이에 연결되는 제3MOS 트랜지스터로 구성되고, 상기 제2MOS 트랜지스터와 상기 제3MOS 트랜지스터의 사이로 반전된 구동 전원을 출력하는 것이 바람직하다.
이하, 본 발명에 의한 액정 디스플레이 콘트롤러의 구성 및 동작을 첨부한 도면 제2도를 참조하여 다음과 같이 설명한다.
제2도는 본 발명에 의한 액정 디스플레이 콘트롤러의 바람직한 일실시예의 회로도로서, 저항 분할부(10)를 구성하는 제1∼5저항들(R1, R2, R3, R4 및 R5)(11∼15)과, LCD 콘트롤러(20)를 구성하는 반전부(90)와 레벨 쉬프트(40)로 구성된다.
제2도에 도시된 반전부(90)는 공급 전원과 연결된 소스와, 서로 결합된 게이트 및 드레인을 가지는 제7PMOS 트랜지스터(80)와, 제7PMOS 트랜지스터(80)의 게이트 및 드레인에 연결되는 소스와 구동 전압 V1과 연결되는 게이트를 가지는 제1PMOS 트랜지스터(32) 및 제1PMOS 트랜지스터 (32)의 게이트 및 드레인과 각각 연결되는 게이트 및 드레인과, 기준전위(Vee)와 연결되는 소스를 가지는 제1NMOS 트랜지스터(34)로 구성되어 있다.
레벨 쉬프터(40)는 제2,3,4,5 및 6PMOS 트랜지스터들(42, 46, 50, 54 및 56)과, 제2, 3, 4, 5 및 6NMOS 트랜지스터들(44, 48, 52, 58 및 60)로 구성되어 있다.
본 발명에 액정 디스플레이의 콘트롤러의 반전부(90)는 저항분할부(10)로부터 공급되는 구동 전압 V1을 입력하여 반전후 레벨 쉬프터(40)로 출력한다. 레벨 쉬프트(40)는 반전부(90)로부터 입력한 반전된 구동 모드용 전압(Vdd-Vee), 테스트 모드용 로직레벨 전압(Vdd-Vss)으로 전압 레벨을 변환하는 기능을 한다. 즉, 레벨 쉬프트(40)는 입력한 전압의 레벨을 Vdd-Vss의 로직레벨로 쉬프트 시킨다. 통상적으로, 전압 Vss는 접지이며, 전압 Vee는 음의 전압이다.
제2도에 도시된 반전부(90)는 종래의 노말 인버터(30) 대신에 제1PMOS 트랜지스터(32)의 소스와 공급 전압 사이에 제7PMOS 트랜지스터(80)를 더 마련하고 있다. 즉, 반전부(90)는 문턱전압더블 인버터의 구조로 되어 있다.
이러한 문턱 전압 더블 인버터의 구조에서는 공급 전원(Vdd)과 제1PMOS 트랜지스터(32) 소스 (A노드) 사이에 두 개의 PMOS 트랜지스터가 존재하므로, 공급 전원과 A노드 사이에 전류 경로가 형성되기 위해서는 전압 V1이 두 개 PMOS 트랜지스터의 문턱전압을 넘어야 한다. 즉, V1이 Vdd-2|Vtp|이하로 떨어져야 한다. 그러므로, 전력 잡음 및 V1cd 의 증가에 따라 V1의 전압 강하가 발생되더라도, 누설 전류가 흐르지 않게 된다.
이상에서 살펴봅 바와 같이 본 발명에 의한 액정 디스플레이 콘트롤러는 전압 V1의 문턱 전압을 낮추어서 누설 전류를 제거하므로, 전체 소비 전류가 감소되고, 이로 인해, 전압 V1을 테스트 모드용 전압 및 구동 모드용 전압으로 사용할 수 있어 집적회로의 핀을 절약할 수 있는 효과가 있다.

Claims (1)

  1. 다수의 구동 전원들을 공급하는 저항 분할부로부터 출력되는 상기 구동 전원들중 하나를 입력하여 반전하는 반전부 및 상기 반전부로부터 출력되는 신호를 입력하여 소정의 레벨로 쉬프팅 후 출력하는 레벨 쉬프터를 구비하는 액정 디스플레이 콘트롤러에 있어서, 상기 반전부는 소오스는 공급전원과 연결되고, 서로 결합된 게이트 및 드레인을 갖는 제1MOS 트랜지스터; 상기 구동 전원과 연결되는 게이트를 가지고, 한 쪽은 상기 제1MOS 트랜지스터의 다른 한쪽과 연결되는 제2MOS 트랜지스터; 상기 제2MOS 트랜지스터의 게이트와 연결되는 게이트를 가지고, 상기 제2MOS 트랜지스터의 다른 한쪽과 기준전위 사이에 연결되는 제3MOS 트랜지스터를 구비하고, 상기 제2MOS트랜지스터와 상기 제3MOS 트랜지스터의 사이로 반전된 상기 구동 전원을 출력하는 것을 특징으로 하는 액정 디스플레이의 콘트롤러.
KR1019950055602A 1995-12-23 1995-12-23 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러 KR0153054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055602A KR0153054B1 (ko) 1995-12-23 1995-12-23 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055602A KR0153054B1 (ko) 1995-12-23 1995-12-23 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러

Publications (2)

Publication Number Publication Date
KR970050046A KR970050046A (ko) 1997-07-29
KR0153054B1 true KR0153054B1 (ko) 1998-12-15

Family

ID=19443836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055602A KR0153054B1 (ko) 1995-12-23 1995-12-23 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러

Country Status (1)

Country Link
KR (1) KR0153054B1 (ko)

Also Published As

Publication number Publication date
KR970050046A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
KR0147249B1 (ko) 액정구동용 전원회로
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
US5455534A (en) Semiconductor device for liquid crystal panel driving power supply
US6930518B2 (en) Level shifter having low peak current
JP3204690B2 (ja) マルチモード入力回路
US4158786A (en) Display device driving voltage providing circuit
US6107857A (en) Level converting circuit
US6633192B2 (en) Level shift circuit and semiconductor device using the same
US5276365A (en) Output buffer circuit with two level shifts and bias
KR19980028353A (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR19990087228A (ko) 내부전압 기준출력 구동기
KR0153054B1 (ko) 전원 겸용 테스트 단자를 가진 액정 디스플레이 컨트롤러
JP4116003B2 (ja) 電流駆動回路
KR100370679B1 (ko) 레벨시프트회로
KR100223501B1 (ko) 반도체 집적 회로
KR0153053B1 (ko) 액정 디스플레이 판넬을 위한 구동 전원 회로
JP4724486B2 (ja) 駆動用電源回路
KR100738196B1 (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
KR100256225B1 (ko) 엘씨디 신호 생성 장치
KR100333687B1 (ko) 저전력 엘씨디 신호 생성 장치
KR0176184B1 (ko) 액정 구동용 전원회로
KR100280416B1 (ko) 파워스위칭회로
JPS6223924B2 (ko)
JPS63111720A (ja) 出力バツフア回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee