KR0144314B1 - 테스트용 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지 제품의 대량 생산전에 반도체칩에 대한 전기적 수행능력을 테스트하기 위하여 제조되는 테스트용 패키지 및 그 제조방법에 대한 것으로, 히트싱크(HS)에 부착된 리드프레임(LF)을 몰드하되 반도체칩(C)이 실장되지 아니한 테스트 패키지를 구성함에 있어서 패키지(P)의 상면 중앙부위에 히트싱크(HS) 상면과 리드프레임(LF)의 인너리드(IL)가 외부로 표출되도록 비몰드부(B)를 형성하여, 테스트용 반도체칩(C)의 실장작업이 용이토록 하는 한편 반도체칩에 대한 전기, 전자적 성질을 보다 정확하게 테스트할 수 있도록 하여 반도체 패키지의 양산효율을 높이고 나아가 생산원가를 절감토록 한 것이다.

Description

테스트용 패키지 및 그 제조방법

제1도는 본 발명에 따른 히트싱크에 리드프레임을 부착한 상태의 단면도

제2도는 제1도의 리드프레임상에 가이드링을 설치한 상태의 단면도

제3도는 제2도의 가이드링 위에 밀봉판을 설치한 상태의 단면도

제4도는 제3도를 컴파운드로 몰딩한 상태를 나타낸 단면도

제5도는 제4도의 몰딩 후에 밀봉판을 제거한 상태로서, 본 발명의 완제품에 대한 구성을 나타낸 단면도

제6도는 종래의 테스트용 패키지의 구성을 나타낸 단면도

제7도는 종래의 테스트용 패키지에서 디캡영역을 도시한 단면도

제8도는 본 발명에 따른 테스트용 패키지를 사용하여 반도체칩을 테스트하기 위해 반도체칩을 부착하고 와이어본딩을 완료한 상태의 단면도

제9도는 본 발명에 따른 테스트용 패키지의 공정순서도

본 발명의 반도체 패키지(package)의 대량생산을 하기 전에 반도체칩(chip)에 대한 전기적 수행능력을 테스트 하기 위하여 제조되는 테스트용 패키지 및 그 제조 방법에 관한 것이다.

종래에는 테스트용 패키지를 제조함에 있어서, 제6도의 예시와 같이 히트싱크(heat sink)의 상면위에 접착테이프(tape)를 붙이고, 그 위에 리드프레임(lead frame)을 붙인 후, 일반적인 반도체 패키지의 경우와 같이 전체를 몰딩(molding)한 후, PMC(post mold cure;몰딩컴파운드경화)공정을 거쳐서 트림(trim), 솔더플레이팅(solder plating), 폼(form)공정 등을 실시하여 테스트용 패키지를 구성해 왔었다.

그러나, 이렇게 구성된 종래의 테스트용 패키지를 이용하여 반도체칩의 전기적 성질을 실험하기 위해서는 전제적으로 몰드된 테스트용 패키지를 제7도에 도시된 바와 같이 A부분을 발연질산, 황산, 수산화칼륨(KOH)등의 용제를 사용하여 히트싱크(heat sink;HS)상면과 리드프레임의 인너리드(inner lead;IL)가 외부로 노출되도록 디캡(decap)처리를 한 후, 상기한 히트싱크(HS)상면에 반도체칩(chip;C)을 부착하고, 와이어(wire;W)를 연결(본딩)하여 테스트 보드를 이용 패키지 각각의 리드에 나타나는 신호상태를 측정해야 하는 어려운 방법을 이용할 수 밖에 없었다.

따라서, 이와 같은 방법으로는 패키지를 제작하여 발연질산, 황산, 수산화칼륨 등의 용제로 패키지 몸체를 화학처리하면 처리과정에서 히트싱크(HS)상면과 인너리드(IL)표면 상태의 불량등을 초래하게 되어 히트싱크(HS)의 표면에 반도체칩(C)을 실장할 때,반도체칩(C)과 히트싱크(HS)간의 접착력의 약화는 물론, 반도체칩 패드(chip pad)와 리드프레임의 인너리드(IL)를 와이어로 연결하기 위한 본딩(bonding)작업시에도 손상된 인너리드(IL)로 인한 본딩 불량을 초래하여 반도체칩에 대한 정확한 전기, 전자적 성질을 테스트할 수 없는 결함이 있었다.

본 발명에서는 상기한 바와 같이 종래의 테스트용 패키지가 갖는 제결함을 감안하여 히트싱크(HS)에 리드프레임(lead frame)을 붙인 후, 몰딩(molding)을 하는 과정에서 상기한 히트싱크의 상면과 인너리드(IL)에 컴파운드 몰딩이 실시되지 않도록 테스트용 패키지를 제조함으로써 반도체칩(chip)의 정확한 테스트작업이 가능하도록 한 것을 목적으로 한다.

이러한 본 발명의 목적을 달성하기 위한 테스트용 패키지의 구성은, 반도체칩이 실장되지 아니한 테스트용 패키지를 구성함에 있어서, 테스트해야 할 반도체칩이 상면 중앙부에 실장될 수 있는 히트싱크와, 상기한 히트싱크의 상면 외측으로 접착제에 의해 인너리드가 부착되어 있는 리드프레임과, 상기한 리드프레임의 상면에 접착된 일정 두께를 갖는 접착 가이드링과, 상기한 히트싱크와 인너리드의 상부가 외부로 노출되는 비몰드부를 갖도록 몰딩된 패키지를 포함하여 이루어진다.

또한, 상기한 본 발명의 테스트용 패키지를 제조하기 위한 방법은, 반도체칩이 실장되지 아니한 테스트용 패키지를 제조함에 있어서, 상면 중앙부에 테스트해야 할 반도체칩이 실장될 수 있는 히트싱크의 상면 외측으로 리드프레임의 인너리드를 접착제로 부착하는 단계와, 상기한 리드프레임의 상면에 일정 두께를 갖는 접착 가이드링을 접착하는 단계와, 상기한 접착 가이드링의 상부에 밀봉판을 올려 놓는 단계와, 상기한 히트싱크를 포함한 주변 구성품을 보호하고, 외관상 제품의 형태를 만들기 위해 일정한 모양으로 몰딩하는 단계와, 상기 몰딩 후에 디플레쉬, PMC(몰딩컴파운드경화), 트림 및 솔더플레이팅을 순차적으로 행하는 단계와, 상기한 히트싱크 및 인너리드의 상부가 외부로 노출되는 비몰드부를 갖도록 상기한 밀봉판을 제거하는 단계와, 상기한 리드프레임을 폼과 싱귤레이션을 하는 단계를 포함한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명의 테스트 패키지(test package)를 제조하기 위하여 먼저 리드프레임(lead frame)과 히트싱크(HS)를 준비한다. 그리고, 제1도에 도시된 바와 같이 히트싱크(HS)의 상면에 접착제(AD;에폭시, 테이프 등)를 붙이고, 그 위에 리드프레임(lead frame;LF)의 각 인너리드(IL)를 붙인다.

그 다음 제2도에 도시된 바와 같이 인너리드(IL)위에 일정두께를 갖는 에폭시(epoxy)를 이용한 접착 가이드링(guide ring;GR)을 설치한다. 그리고, 제3도에 도시된 바와 같이 저면 외측단으로 코팅물질(CM)이 도포되고, 홀(hole;H)이 천공되어 있는 밀봉판(MP)을 상기한 접착 가이드링(GR)위에 올려 놓는다.(밀봉판의 부착) 이때, 상기한 코팅물질(CM)은 접착 가이드링(GR)이 접합되는 부분에 도포되는 것이 바람직하다.

상기한 밀봉판(MP)에 천공되는 홀(H)의 갯수는 적어도 하나 이상 다수개의 홀(H)을 천공한다. 이때, 상기한 밀봉판으로써는 메탈플레이트(metal plate)나 고열에 견디는 합성수지판(PCB)으로 이루어지는 그룹으로부터 선택되는 소재를 사용한다.

그 다음 제4도에 도시된 바와 같이 몰딩공정에서 컴파운드로 몰딩(molding) 처리한다. 이때, 인너리드(IL) 상면에 설치된 접착 가이드링(GR)에 의해 컴파운드의 유입이 방지된다.

이렇게 몰딩 처리된 패키지는 공지의 디플레쉬(deflash)공정과 PMC공정을 실행하고, 트림(trim)공정과 솔더플레이팅(solder plating)공정을 거친 후, 패키지(P)의 상면에 설치된 밀봉판(MP)을 제거하게 되는데, 상기한 밀봉판(MP)의 제거방법은 밀봉판(MP)에 천공되어 있는 다수의 홀(H)에 지그(jig)를 집어넣어 밀봉판(MP)을 제거한다. 이때, 상기한 밀봉판(MP)에 도포된 코팅물질(CM)에 의해 접착 가이드링(GR) 및 패키지(P)가 접합면으로부터 용이하게 분리 될 수가 있는 것이다.

이와 같이 밀봉판(MP)이 제거된 패키지를 최종적으로 공지의 폼(form)과 싱귤레이션(singulation)공정을 실행하여 제5도와 같은 테스트용 패키지를 완성하게 된다.

이러한 본 발명의 테스트용 패키지(P)의 상부 중앙이 비몰드된 상태(히트싱크(HS)의 상부와 인너리드(IL)의 상부가 외부로 노출되도록 몰드된 상태)이기 때문에 반도체칩(C)의 테스트과정이 훨씬 간편해지고 정밀실험치를 제공받을수 있는 것이다.

즉, 제8도에 도시된 바와 같이 패키지(P)의 상부중앙에 비몰드부(B)를 갖는 테스트용 패키지의 히트싱크(HS)상면에 에폭시를 붙힌 후, 테스트해야 할 반도체칩(C)을 부착하고, 동 반도체칩(C)의 패드와 리드프레임(LF)의 인너리드(IL)를 와이어(W)로 연결한 후, 이를 도시하지 않은 테스트보드(test board)에 전자적인 회로연결을 실행한 다음, 반도체칩에 대한 일렉트릭컬 퍼포먼스(electrical performance)를 테스트(test)한다.

따라서, 본 발명과 같이 패키지(P)의 상부면에 칩 테스트를 위한 비몰드부(B)를 구비한 특수 테스트 패키지를 사용하게 됨으로써 기존의 문제점들을 완전히 해결할 수가 있는 것이다.

즉, 종래 반도체칩을 실장하기 위하여 전체 몰드된 패키지의 상면을 여러 가지 용제를 사용하여 제거해야 하는 번거로움을 생략할 수 있는 것이며(디캡처리의 생략), 또한 본 발명에 의하면 화학처리과정이 없어짐으로써 히트싱크 표면과 인너리드 표면의 손상이 전혀 없어 반도체칩의 접착력을 강화시키고 와이어본딩불량을 방지함으로써 반도체칩에 대한 정확한 전기, 전자적 성질을 테스트할 수 있어 정확한 데이타에 의한 반도체 패키지의 양산이 가능해지는 것이며, 아울러 하나의 테스트 패키지를 이용하여 수 개의 반도체칩을 교환 테스팅할 수 있기 때문에 테스트용 패키지의 손실을 최소화하여 생산원가를 낮출 수 있는 경제적 효과를 제공하게 되는 것이다.

Claims (6)

1. 반도체칩(C)이 실장되지 아니한 테스트용 패키지를 구성함에 있어서, 테스트해야 할 반도체칩(C)이 상면 중앙부에 실장될 수 있는 히트싱크(HS)와, 상기한 히트싱크(HS)의 상면 외측으로 접착제(AD)에 의해 인너리드(IL)가 부착되어 있는 리드프레임(LF)과, 상기한 리드프레임(LF)의 상면에 접착된 일정 두께를 갖는 접착 가이드링(GR)과, 상기한 히트싱크(HS)와 인너리드(IL)의 상부가 외부로 노출되는 비몰드부(B)를 갖도록 몰딩된 패키지(P)를 포함하여 이루어지는 것을 특징으로 하는 테스트용 패키지.
2. 반도체칩(C)이 실장되지 아니한 테스트용 패키지를 제조함에 있어서, 상면 중앙부에 테스트해야 할 반도체칩(C)이 실장될 수 있는 히트싱크(HS)의 상면 외측으로 리드프레임(LF)의 인너리드(IL)를 접착제(AD)로 부착하는 단계와, 상기한 리드프레임(LF)의 상면에 일정 두께를 갖는 접착 가이드링(GR)을 접착하는 단계와, 상기한 접착 가이드링(GR)의 상부에 밀봉판(MP)을 올려 놓는 단계와, 상기한 히트싱크(HS)를 포함한 주변 구성품을 보호하고, 외관상 제품의 형태를 만들기 위해 일정한 모양으로 몰딩하는 단계와, 상기 몰딩 후에 디플레쉬(deflash), PMC(post mold cure;몰딩컴파운드경화), 트림(trim) 및 솔더플레이팅(solder plating)을 순차적으로 행하는 단계와, 상기한 히트싱크(HS) 및 인너리드(IL)의 상부가 외부로 노출되는 비몰드부(B)를 갖도록 상기한 밀봉판(MP)을 제거하는 단계와, 상기한 리드프레임(LF)을 폼(form)과 싱귤레이션(singulation)을 하는 단계를 포함하는 것을 특징으로 하는 테스트용 패키지의 제조방법.
3. 제2항에 있어서, 상기한 접착 가이드링(GR)은 점성을 갖는 에폭시(epoxy)를 이용함을 특징으로 하는 테스트용 패키지의 제조방법.
4. 제2항에 있어서, 상기한 밀봉판(MP)의 저면 외측단으로는 코팅물질(CM)을 도포하여 상기한 밀봉판(MP)을 용이하게 제거할 수 있도록 한 것을 특징으로 하는 테스트용 패키지의 제조방법.
5. 제2항에 있어서, 상기한 밀봉판(MP)에는 적어도 하나 이상 다수개의 홀(H)을 형성하고, 이 홀(H)에 지그(jig)를 집어 넣어 밀봉판(MP)의 제거가 용이하도록 한 것을 특징으로 하는 테스트용 패키지의 제조방법.
6. 제2항에 있어서, 상기한 밀봉판(MP)은 메탈플레이트(metal plate) 또는 고열에 견디는 합성수지판(PCB)으로 이루어지는 그룹으로 부터 선택되는 소재를 이용하는 것을 특징으로 하는 테스트용 패키지의 제조방법.