KR0142340B1 - 정전기 방전 보호회로 포함의 직접회로 칩 - Google Patents

정전기 방전 보호회로 포함의 직접회로 칩

Info

Publication number
KR0142340B1
KR0142340B1 KR1019890701713A KR890701713A KR0142340B1 KR 0142340 B1 KR0142340 B1 KR 0142340B1 KR 1019890701713 A KR1019890701713 A KR 1019890701713A KR 890701713 A KR890701713 A KR 890701713A KR 0142340 B1 KR0142340 B1 KR 0142340B1
Authority
KR
South Korea
Prior art keywords
doped
channel
substrate
signal pad
input
Prior art date
Application number
KR1019890701713A
Other languages
English (en)
Other versions
KR900701033A (ko
Inventor
지아오난 장
지아오란 우
Original Assignee
보베테 죤스
유니시스 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보베테 죤스, 유니시스 코포레이숀 filed Critical 보베테 죤스
Publication of KR900701033A publication Critical patent/KR900701033A/ko
Application granted granted Critical
Publication of KR0142340B1 publication Critical patent/KR0142340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

정전기 방전 보호회로 포함의 집적회로 칩
제1도는 본 발명의 한 실시예의 확대단면도.
제2도는 정상동작 조건하의 제1도 실시예의 동작을 도시한 도면.
제3도는 포지티브 전하가 신호패드에 하전된 상태에서 제1도 실시예 동작을 도시한 도면.
제5도는 정상동작 조건하에서 제1도 실시예의 p-채널 동작을 도시한 도면.
제4도는 네가티브 전하가 신호패드에 하전된 상태에서 제1도 실시예 동작을 도시한 도면.
제6도는 네가티브 전하가 신호패드에 하전되는 상태에서 제1도 실시예에서의 p-채널동작을 도시한 도면.
제7도는 제1도 실시예에서의 채널이 어떻게 만들어져야 하는가를 설명하는 그래프.
제8도는 본 발명의 다른 한 실시예의 확대 단면도.
*도면의 주요부분에 대한 부호의 설명
10:정전기 방전 보호회로 11∼16:도우핑 영역
17a∼17e:도선 18:반도체 기질
20:신호 패드(signal pad) 21:트랜지스터
30:양전하
본 발명은 집적회로 칩을 위한 정전기 방전 보호회로(ESD 보호회로)에 대한 것이다.
기본적으로, 집적회로 칩에는 금속신호패드가 제공되며 불연속적인 도선이 이같은 금속신호패드에 연결되므로써 집적회로 칩으로 입력신호를 보내고 칩으로부터 출력신호를 수신하기 위한 수단을 제공하도록 결합된다. 정상적인 동작상태에 이들 신호는 일정한 전압범위내에 있도록 제한된다. 대개 그같은 전압범위는 ±5볼트내에 있다. 그러나, 정전기 전하로 인해 신호패드에서의 전압은 짧은 기간동안(예를 들어, 수 나노세컨드) 1,000볼트 또는 그 이상이 된다.
이같은 정전기 전하는 대개 먼저 일신의 신체에 축적된다. 인간의 신체와 상응하는 회로에 근접하는 간단한 회로는 1,500오옴 레지스터 R과 직렬로 연결된 100피코파라드 콘덴서 C이다. 따라서, 콘덴서에 1×10-7쿨롱의 전하 Q를 축적시키므로써 동 콘덴서에 걸리는 전압 V는 1,000볼트(Q=VC)가 된다. 양 또는 음의 이같은 전하양은 융단위를 고무창이 달린 신발을 신고 걷는 바와 같은 다양한 방법으로 사람에 의해 용애하게 축적될 수 있다. 다음에 그 같은 전하는 그 사람이 패드에 접촉하거나 패드가 연결된 도선에 접촉하면 사람으로부터 칩위에 있는 신호패드로 전달되게 된다.
이같은 전하가 신호패드로 전달된 후 전하는 큰 전류로 패드로부터 칩에서 패드에 연결된 어떤 트랜지스터로 흐를 수 있다. 이같은 큰 전류는 트랜지스터를 태울 수 있다. 이같은 문제를 해결하기 위해 다양한 정적인 방전보호회로가 공지 기술에서 제의되어 왔다. 예를 들어 미국 특허 제4,481,421호 및 제4,605,980호 및 제4,686,602호가 그러한 것들이다. 그러나 이들 특허의 보호회로는 심각한 단점을 갖고 있다.
본 발명의 발명자가 발견한 상기 단점은 각 신호패드로부터 그 트랜지스터로의 콘덕턴스가 예정된 크기로 고정된다는 것이다. 이는 콘덕턴스가 높다면, 신호패드에서의 어떠한 정전하도 패드 트랜지스터로 직접 가게되어(정상의 입력신호와 같이) 트랜지스터를 태워버리기 때문에 문제이다. 제너 다이오드가 얼마간의 저항을 가질 것이고 전하는 높은 콘덕턴스 경로를 뒤따를 것이기 때문에 전하를 트랜지스터로 가지 않도록 하기 위해 다이오드를 상기 경로와 병렬로 배치하는 경우에도 트랜지스터 파열이 발생된다.
반대로 만약 콘덕턴스가 신호패드와 트랜지스터 사이에 한 저항기를 직렬로 추가시키므로써 낮아진다면 보다 낮은 정전하가 신호패드로부터 동 트랜지스터로 흐를 것이다. 그러나 이때에는 정상의 입력신호 또한 트랜지스터로 더욱더 서서히 이동할 것이다. 이같은 신호지연은 신호패드로부터 트랜지스터로의 경로에 기생 커패시턴스가 항상 존재하기 때문에 발생될 것이며, 이때의 커패시턴스는 추가된 저항기와 함께 저역통과 필터로 작용할 것이다. 디지탈 컴퓨터와 같은 고속전자 시스템에서는 신호지연이 최소화된다.
하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다. 제1도에서는 본 발명에 따라 만들어진 정전기 방전 보호 회로(10)의 바람직한 실시예가 상세히 설명될 것이다. 이때의 보호회로(10)는 여러개의 도우핑 영역(11-16)과 이들의 상호연결(17a∼17e)로 이루어지며, 이 모든 것들이 반도체 기질(18)위에 집적된다. 회로(10)는 도시된 바와 같이 도선(17a)(17c)에 의해 신호패드(20)와 트랜지스터(21)사이에서 연결된다. 본 발명 설명의 명료함을 위해 신호패드(20), 트랜지스터(21) 및 도선(17a∼17c)이 개략적으로 도시되었으나, 실제에는 이들 역시 종래의 방법으로 기질(18)에 집적된다.
제1도 실시예에서, 기질(18)에는 p-도우핑되며, 영역(12)(15)에는 N+도우핑되고, 영역(14)(16)에는 p+형 도우핑되며, 영역(11)의 나머지 중앙부는 p-도우핑되며, 영역(13)은 도선(17b) 및 (17c)와 저항접촉을 만드는 N+도우핑된 두 떨어져 있는 단부를 갖는다. 제2도에서의 크로스-해칭은 SiO2와 같은 절연체를 나타낸다.
정상동작 조건하에서 입력 트랜지스터(21)에 의해 수신되어질 입력전압(Vi)은 한 외부전원에 의해 입력패드(20)로 적용된다. 이는 제2도에 도시된다. 이때의 입력전압은 고준위 VH와 저준위 VL를 갖는다. 또한 전압준위 VH보다 높은 바이어스 VB1은 도선(17d)을 통하여 도우핑영역(12)으로 가해지며, 전압전위 VL보다 낮은 또다른 바이어스 전압 VB2는 도선(17e)을 통하여 기질(18)로 가해진다.
전압(Vi)(VB1)(VB2)이 상기에서 설명된 것처럼 가해진 때 영역(11)과 (12)사이, 영역(13)과 (14)사이, 그리고 (15)와 (16)사이의 P-N 접합이 모두 역바이어스된다. 따라서, 전압신호(Vi)는 입력패드(20)로부터 부품(17a,11,17b,13및 17c)을 통하여 트랜지스터(21)로 이동된다. 다시 말해서, 영역(11)의 P-부분은 정공이 입력신호 Vi를 운반하는 한 채널을 통하여 동작하며, 영역(13)의 N-부는 전자가 입력신호 Vi를 운반하는 또다른 채널을 통하여 동작된다.
양전하(30)가 입력패드(20)에 하전되는 정전기 방전이 발생했다고 생각해보자(제3도). 이같은 정전기 방전이 발생할 때 영역(11)과 (12)사이의 P-N접합은 정방향으로 바이어스될 것이다. 또한 영역(13)과 (14)사이, 그리고 영역(15)과 (16)사이의 P-N접합은 제2도에서의 상황에서 보다 훨씬 더 강하게 역바이어스 되게 된다.
이같은 강한 역바이어스로 인하여, N-으로 도우핑된 영역(13)의 부분에는 이동전하(즉, 전자)가 완전히 고갈되어진다. 결과적으로, 경로(path) P1의 저항은 너무 높아지게 되고 기본적으로 개방회로가 될 것이다. 이같은 상황이 어떻게 발생하는가에 대한 세부사항이 제5,6 및 7도와 관련 상세히 설명될 것이다.
영역(11)과 (12)사이 접합의 정방향 바이어스로 인하여, 새로운 전도경로 P2가 형성될 것이고 이때에 형성된 전도경로는 부품(17a,11,12 및 17d)을 일렬로 통과할 것이다. 이같은 경로 P2를 따라 입력패드(20)(양전하가 발생시키는 입력전압과 합세하여)에서의 양전하(30)는 트랜지스터(21)로부터 딴 곳으로 전환된다.
다음에는 음정전기 전하(31)가 입력패드(20)에 하전되었다고 해보자. 이때의 상황이 제4도에 설명된다. 음정전기 전하가 입력패드에 하전된때 영역(11)과 (12)사이 접합에서의 역바이어스가 너무 크게 되어 영역(11)의 P-부는 이동전하(즉, 정공)가 완전 고갈하여진다. 따라서 영역(11)은 경로 P1에서 개방회로가 된다.
또한 음전하(31)에 응답하여, 영역(15)과 (16)사이의 접합은 정바이어스가 된다. 이는 부품(17a,15,18 및 17c)들을 차례로 통과하는 새로운 전도경로 P3를 형성한다. 따라서 음전하(31)(그리고 이들 음전하가 발생시키는 입력전압)는 경로 P1이 아닌 경로 P3를 통과하며, 이와 같이 하므로써 입력 트랜지스터(21)를 보호한다.
제5도 및 6도에서, 영역(11)이 고갈되게 되는 메카니즘이 더욱더 설명된다. 이들 도면에서, 각각 원으로 둘러쌓인 +사인은 이동전자가 이로부터 확산하여지는 N타입 원자에 의해 발생된 고정 양전하를 나타낸다. 마찬가지로 각각 원으로 둘러싸인 -사인은 이동정공이 이로부터 확산하여지는 P-타입원자에 의해 발생된 고정 음전하를 나타낸다.
제5도는 어떻게 이들 고정 + 및 -하전원자가 정상동작 조건(즉, 제2도의 상황)하에서 영역(11) 및 (12)내에 분포되는가를 보여주며, 제6도는 음정전기 전하(31)가 입력패드(즉, 제4도의 상황)에 하전되는 때 어떻게 이들 고정 + 및 -하전원자가 영역(11)과 (12)내에 분포되는가를 도시한다. 이들 도면은 P-N접합에서의 역바이어스 전압크기가 증가하는 때 그같은 접합에서의 고갈영역폭이 증가한다는 원리에 기초한다.
다시 말해서, 영역(11) 및 (12)에서의 역 바이어스가 증가하는 때보다 많은 이동정공이 P영역(11)에서 뽑아내지며, 보다 많은 이동전자가 N영역(12)에서 뽑아내진다. 그러나 영역(11)은 P-로 도우핑(즉 가볍게 도우핑되며)되며, 따라서 큰 역바이어스 전압의 적용으로 영역(11)에는 완전히 이동정공이 없어지게 된다. 이같은 상황이 제6도에서 도시되어 있다. 그리고 이같은 상황이 발생된 때 영역(11)의 저항은 적어도 일천배만큼 증가할 것이기 때문에 영역(1)은 한 개방된 회로를 만들 것이다.
영역(13)(14)은 영역(11)(12)와 유사하게 동작하기 때문에 유일한 차이라고 하는 것은 이들이 반대타입의 도우핑 원자를 갖는다는 것이다. 따라서 영역(13)(14)의 동작은 제5도 및 6도에서의 P와 N을 단순히 상호교환시키므로써 설명될 수 있다. 영역(11)은 영역(13)에 상응하게 되며, 영역(12)은 영역(14)에 상응하게 된다.
제7도에서는 채널영역(11)(13)들이 5-50볼트 전압범위내에서 완전히 고갈되어지도록 이들 채널영역들이 어떻게 만들어지는가를 보여준다. 이같은 범위는 이들이 +5와 -5볼트 사이에서 동작하기 때문에 종래의 어떤 논리회로에 적합하다. 제7도에서, 영역(11)과 (13)에서의 도우핑 밀도는 수평축에서 세제곱 평방 cm(cm3)당 원자의 개수로 도면에 기입되며, 이들 영역의 두께는 수직축에서 마이크로미터로 도면에 기입된다.
예를 들어 누군가가 20볼트 이상의 역바이어스에서 영역(11)이 완전히 비워져 고갈되기를 희망한다고 해보자. 이는 파라미터가 20볼트 고갈라인(depletion line)(예를 들어 포인트 40인 파라미터)이상인 어느 포인트를 갖는 영역을 만드므로써 달성될 수 있다.
이제 8도에서는, 본 발명의 또다른 바람직한 실시예로 제1도의 것과 유사한 것을 도시한다. 제8도에서는 기질(18)뿐아니라 모든 영역(11-16)이 제1도 실시예에서와는 반대로 도우핑되는 것이 특이하다. 이같은 독특함을 표시하기 위해, 제8도에서 도우핑된 영역은 제1도에서와 상응하는 영역과 같은 참고번호를 붙이되 프라임 표시를 하도록 한다. 예를 들어 제8도에서의 채널영역(11')은 제1도에서의 채널영역(11)에 상응하는 것이다.
제8도 실시예의 동작은 제2도, 3도 및 4도와 관련하여 상기에서 설명되었던 것과 유사하다. 정상동작 조건에서 전도경로는 채널영역(11')(13') 모두를 통하여 입력패드(20)로부터 트랜지스터(21)로 형성된다. 이같은 전도경로는 양전하의 정전기 방전이 입력패드(20)로 발생된 때 채널 영역(11')으로부터의 이동 전하가 완전히 고갈됨으로 인해 개방회로가 되며, 음전하의 정전기 방전이 신호패드에 발생되는 때 영역(13')으로부터의 이동전하가 완전히 고갈됨으로 인해 회로가 개방된다.
본 발명의 여러 바람직한 실시예가 상세하게 설명되었으나, 본 발명의 사상 및 정신을 벗어나지 않는 한도에서 이들 실시예에 대한 많은 변경 및 수정이 가해질 수가 있다. 따라서 본 발명은 상기 상세한 설명에 의해 제한될 것이 아니라 첨부된 청구범위에 의해 정의된다 할 것이다.

Claims (7)

  1. 기질에 있는 한 신호패드(signal pad)로부터 입력신호를 수신하기 위해 결합된 P-타입으로 도우핑된 상기 기질내 한 트랜지스터를 포함하는 형태의 집적회로 칩에 있어서, 이때의 칩이 상기 기질내 P-도우핑 채널과 N-도우핑 채널로서 이같은 채널 각각이 상기 신호패드와 트랜지스터사이에서 직렬로 상호연결된 한 입력과 이와는 떨어져 있는 한 출력을 가지며 P-타입으로 도우핑된 채널이 N-타입으로 도우핑된 채널보다 상기 신호 패드에 더 가까이 있도록 된 채널, 상기 입력신호 패드에서의 음 정전기 방전에 응답하여 입력과 출력단자 사이에서 P-도우핑 채널로부터 정공을 없애기 위해 상기 P-도우핑 채널에 인접한 N-도우핑 영역, 상기 입력신호 패드에서의 양 정전기 방전에 응답하여 입력과 출력단자 사이의 N-도우핑 채널로부터 전자를 없애기 위해 N-도우핑 채널에 인접한 P-도우핑 영역, 상기 N-도우핑 영역에 결합된 첫번째 고정된 바이어스 전압버스 그리고 상기 기질에 결합된 두번째 고정된 바이어스 전압버스를 포함하며, 상기 기질과는 반대로 도우핑되고 상기 두 채널이전에 상기 신호패드를 상기 기질로 결합시키는 또다른 도우핑 영역으로 구성됨을 특징으로 하는 정전기 방전 보호회로 포함의 집적회로 칩.
  2. 제1항에 있어서, 상기 채널이 동 채널에 인접한 상기 영역보다 적어도 5배 엷게 도우핑됨을 특징으로 하는 집적회로 칩.
  3. 제2항에 있어서, 상기 채널이 cm3당 1015-1018원자로 도우핑됨을 특징으로 하는 집적회로 칩.
  4. 제3항에 있어서, 상기 채널의 깊이가 0.1μm-10.0μm임을 특징으로 하는 집적회로 칩.
  5. 기질에 있는 한 신호패드(signal pad)로부터 입력신호를 수신하기 위해 결합된 N-타입으로 도우핑된 상기 기질내에 한 트랜지스터를 포함하는 형태의 집적회로 칩에 있어서, 이때의 칩이 상기 기질내 P-도우핑 채널과 N-도우핑 채널로서 이같은 채널 각각이 상기 신호패드와 트랜지스터사이에서 직렬로 상호연결된 한 입력과 이로부터 떨어져 있는 한 출력을 가지며 N-타입으로 도우핑된 채널이 P-타입으로 도우핑된 채널보다 상기 신호 패드에 더 가까이 있도록 된 채널, 상기 입력신호 패드에서의 음 정전기 방전에 응답하여 입력과 출력단자 사이에서 P-도우핑 채널로부터 정공을 없애기 위해 상기 P-도우핑 채널에 인접한 N-도우핑 영역, 상기 입력신호 패드에서의 양 정전기 방전에 응답하여 입력과 출력단자 사이의 N-도우핑 채널로부터 전자를 없애기 위해 N-도우핑 채널에 인접한 P-도우핑 영역, 상기 기질에 결합된 첫번째 고정된 바이어스 전압버스 그리고 상기 P-도우핑 영역에 결합된 두번째 고정된 바이어스 전압버스를 포함하며, 상기 기질에 반대되는 타입으로 도우핑되고 상기 두 채널이전에 상기 기질로 상기 신호패드를 결합시키는 또다른 도우핑 영역으로 구성됨을 특징으로 하는 정전기 방전 보호회로 포함의 집적회로 칩.
  6. 제5항에 있어서, 상기 채널이 동 채널에 인접한 상기 영역보다 최소한 5배 이상 엷게 도우핑됨을 특징으로 하는 집적회로 칩.
  7. 제6항에 있어서, 상기 채널이 cm3당 1015-1018원자로 도우핑됨을 특징으로 하는 집적회로 칩.
KR1019890701713A 1988-01-19 1989-01-09 정전기 방전 보호회로 포함의 직접회로 칩 KR0142340B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US145,138 1988-01-19
US07/145,138 US4835653A (en) 1988-01-19 1988-01-19 ESD protection circuit employing channel depletion
PCT/US1989/000076 WO1989007332A2 (en) 1988-01-19 1989-01-09 Esd protection circuit employing channel depletion

Publications (2)

Publication Number Publication Date
KR900701033A KR900701033A (ko) 1990-08-17
KR0142340B1 true KR0142340B1 (ko) 1998-07-15

Family

ID=22511762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701713A KR0142340B1 (ko) 1988-01-19 1989-01-09 정전기 방전 보호회로 포함의 직접회로 칩

Country Status (6)

Country Link
US (1) US4835653A (ko)
EP (1) EP0356511B1 (ko)
JP (1) JPH088335B2 (ko)
KR (1) KR0142340B1 (ko)
DE (1) DE68916721T2 (ko)
WO (1) WO1989007332A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438382B1 (ko) * 2007-09-21 2014-09-05 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 다채널 ｅｓｄ 소자 및 이를 위한 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
TW201640646A (zh) * 2015-05-13 2016-11-16 Advanced Analog Technology Inc 積體電路的連接墊靜電防護元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395290A (en) * 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
GB1209271A (en) * 1967-02-27 1970-10-21 Hitachi Ltd Improvements in semiconductor devices
US4117587A (en) * 1973-11-30 1978-10-03 Matsushita Electronics Corporation Negative-resistance semiconductor device
US3947727A (en) * 1974-12-10 1976-03-30 Rca Corporation Protection circuit for insulated-gate field-effect transistors
JPS5530312B2 (ko) * 1975-01-16 1980-08-09
US4264941A (en) * 1979-02-14 1981-04-28 National Semiconductor Corporation Protective circuit for insulated gate field effect transistor integrated circuits
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS62101067A (ja) * 1985-10-28 1987-05-11 Nec Corp 入力保護装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438382B1 (ko) * 2007-09-21 2014-09-05 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 다채널 ｅｓｄ 소자 및 이를 위한 방법

Also Published As

Publication number Publication date
EP0356511B1 (en) 1994-07-13
EP0356511A1 (en) 1990-03-07
DE68916721T2 (de) 1994-11-03
JPH07500698A (ja) 1995-01-19
US4835653A (en) 1989-05-30
DE68916721D1 (de) 1994-08-18
KR900701033A (ko) 1990-08-17
WO1989007332A3 (en) 1989-09-08
JPH088335B2 (ja) 1996-01-29
WO1989007332A2 (en) 1989-08-10

Similar Documents

Publication Publication Date Title
US4939616A (en) Circuit structure with enhanced electrostatic discharge protection
US5401985A (en) Low voltage monolithic protection diode with a low capacitance
US5581104A (en) Static discharge circuit having low breakdown voltage bipolar clamp
US5682047A (en) Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
CA1170784A (en) Protective semiconductor device utilizing back-to- back zener diodes
US5060037A (en) Output buffer with enhanced electrostatic discharge protection
US5548134A (en) Device for the protection of an integrated circuit against electrostatic discharges
KR920010845B1 (ko) 반도체장치
US4377756A (en) Substrate bias circuit
US4647956A (en) Back biased CMOS device with means for eliminating latchup
JPH0821680B2 (ja) 集積回路
JP2528794B2 (ja) ラツチアツプ保護回路付き集積回路
US4656491A (en) Protection circuit utilizing distributed transistors and resistors
FI901304A0 (fi) Monolitiskt integrerbar transistorkoppling foer begraensande av oevergaoende positiva hoegspaenningar, saosom t. ex. sk esd-impulser foerekommande i samband med elektrostatiska urladdningar.
KR0142340B1 (ko) 정전기 방전 보호회로 포함의 직접회로 칩
US4622573A (en) CMOS contacting structure having degeneratively doped regions for the prevention of latch-up
US5181083A (en) Pin diode with a low peak-on effect
KR100194496B1 (ko) 반도체 장치
EP0257774A1 (en) Protection circuit for large-scale integrated circuit
US4437135A (en) Semiconductor integrated circuit device
US5637887A (en) Silicon controller rectifier (SCR) with capacitive trigger
CN107293537B (zh) 静电放电保护装置、存储器元件及静电放电保护方法
KR100196734B1 (ko) 큰 기판 접촉 영역을 갖는 반도체 장치
US5315149A (en) Self-protected dividing bridge
US3868718A (en) Field effect transistor having a pair of gate regions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee