KR0142289B1 - 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치 - Google Patents
다중 프로세스 시스템에 있어서 시스템버스 전송제어장치Info
- Publication number
- KR0142289B1 KR0142289B1 KR1019940034087A KR19940034087A KR0142289B1 KR 0142289 B1 KR0142289 B1 KR 0142289B1 KR 1019940034087 A KR1019940034087 A KR 1019940034087A KR 19940034087 A KR19940034087 A KR 19940034087A KR 0142289 B1 KR0142289 B1 KR 0142289B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- address
- clock signal
- data
- buffer
- Prior art date
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
본 시스템버스 전송제어장치는 대칭구조형 다중 프로세서 시스템에 있어서 시스템버스 전송제어를 위하여 사용되는 기준클럭을 관련신호별로 제공하여 전체시스템버스의 전송속도를 향상시키기 위한 것이다. 이를 위하여 본 장치는 시스템버스내의 소정의 소버스로부터 제공되는 기준클럭신호에 의하여 어드레스와 데이터버스에 대한 기준클럭 신호를 별도로 생성하기 위한 클럭신호생성부 : 클럭신호생성부로부터 출력되는 어드레스와 데이터버스 클럭신호에 의하여 시스템버스내의 어드레스와 데이터전송, 중재 및 인터럽트버스에 해당되는 소버스를 제어하기 위한 제어부 : 어드레스클럭신호에 동기되어 제어부에서 출력되는 어드레스관련 버스제어신호와 중재 및 인터럽트버스를 제어하는 신호를 시스템버스내의 해당 소버스로 전송하기 위한 제1버퍼 : 데이터 클럭신호에 동기되어 데이터관련 버스제어신를 시스템버스내의 해당 소버스로 전송하기 위한 제2버퍼를 포함하도록 구성된다.
Description
제1도는 다중프로세서 시스템에 있어서 본 발명에 따른 시스템버스 전송제어장치의 개략도와 시스템버스내의 소단위버스를 도시한 것이고,
제2도는 제1도에 도시된 클럭신호생성부로부터 발생되는 버스클럭의 타이밍도이고,
제3도는 중재버스, 어드레스버스 및 어드레스관련상태신호의 타이밍도이고,
제4도는 데이터버스 및 데이터관련 상태신호의 타이밍도이고,
제5도는 인터럽트버스신호의 타이밍도이다.
*도면의 주요부분에 대한 부호의 설명
100:시스템버스 전송제어장치120:시스템버스
101:클럭신호생성부102:어드레스 및 데이터전송버스제어기
103:중재버스제어기104:인터럽트버스제어기
105:어드레스버스 버퍼106:데이터버스버퍼
107:제1상태버스버퍼108:제2상태버스버퍼
109:중재버스 버퍼110:인터럽트버스버퍼
본 발명은 다중프로세서 시스템에 있어서 시스템 버스 전송제어장치에 관한 것으로, 특히 팬디드(Pended) 프로토콜을 이용하는 대칭구조형 다중프로세서 시스템에서 데이터 전송속도를 향상시킬 수 있도록 시스템버스(Hipi + Ebus)의 전송을 제어하기 위한 시스템버스 전송제어장치에 관한 것이다.
다중 프로세서 시스템은 기능적인 측면에서 운영체계의 전반적인 명령을 수행하는 기능을 갖는 MPU(Main Processing Unit), 하드디스크와 같은 각종 입출력장치를 제어 관리하는 IOP(I/O Processing Unit), 외부와의 네트워크를 지원하기 위한 각종 장치를 제어하고 시스템 전체의 상태를 제어하는 SCM(System Control Unit), 시스템의 동작중 발생되는 모든 데이터를 저장관리하는 MMU(Main Memory Unit) 및 상기 각 유니트들의 정보교환 통로인 시스템버스로 나뉘고, 시스템버스 유니트에 해당되는 백플레인(Backplane)연결부에 위치하여 시스템버스의 전송상태를 제어하기 위한 인터페이스(일명 SBI(Standard Bus Interface)라함)부를 구비하여 시스템버스를 통해 데이터가 전송되도록 구성되어 있다.
이러한 다중 프로세서 스시템에서는 상술한 다수의 프로세싱 유니트로부터 동시에 데이터 전송요청이 시스템버스로 발생할 경우, 버스의 데이터 전송속도가 지연되지 않도록 하기 위하여 팬디드 프로토콜을 사용하고 있다. 팬디드 프로토콜은 정보요청(REQUEST)단계와 정보응답(RESPONSE)단계를 분리하여 파이프라인방식으로 운용하는 방식이다.
그러나 이와 같이 팬디드프로토콜을 채용한 다중프로세서 시스템에서는 전송하고자 하는 정보의 기능에 따라 시스템버스를 소버스단위(어드레스버서, 데이터버스, 상태버스, 인터럽트버스 등)로 나누고 하나의 기준클럭을 이용하여 통합제어하기 때문에 데이터전송속도가 상대적으로 저하되는 문제가 있었다. 즉, 상술한 기준클럭은 한 주기내에 전송되어야 하는 데이터를 모드 전송하기 위하여 소단위 버스를 구동하기 위한 내부동작중(예를 들어 어드레스버스 구동을 위한 내부중재동작 도는 상태버스 구동을 위한 내부캐쉬 동일성 유지동작 등) 가장 수행시간이 긴 것을 기준으로 설정되는데, 이는 한 주기내에 전송해야할 데이터량이 적은 버스에 대해서는 데이터전송시간을 낭비하게 되는 요인이 된다. 이러한 데이터 전송시간 낭비현상이 일부 특정 소버스(예를 들어 데이터버스, 상태버스)에 해당된다. 하더라도 전체시스템버스 데이터 전송속도를 저하시키는 요인으로 작용된다.
따라서, 본 발명의 목적은 대칭구조형 다중 프로세서 시스템에 있어서 시스템버스 전송제어를 위하여 사용되는 기준클럭을 관련신호별로 제공하여 전체시스템버스의 전송속도를 향상시키기 위한 시스템버스 전송제어장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 팬디드 프로토콜을 이용하여 소버스단위로 이루어진 시스템버스의 데이터 송수신을 제어하기 위한 다중 프로세서 시스템에서 시스템버스의 전송상태를 제어하기 위한 전송제어장치에 있어서 : 시스템버스내의 소정의 소버스로부터 제공되는 기준클럭신호에 의하여 어드레스와 데이터버스에 대한 기준클럭신호를 별도로 생성하기 위한 클럭신호생성부: 클럭신호생성부로부터 출력되는 어드레스와 데이터버스클럭신호에 의하여 시스템버스내의 어드레스와 데이터전송, 중재 및 인터럽트버스에 해당되는 소버스를 제어하기 위한 제어부 : 및 클럭신호생성부로부터 출력되는 어드레스클럭신호에 등기되어 제더부에서 출력되는 어드레스관련 버스제어신호와 중재 및 인터럽트버스를 제어하는 신호를 시스텝버스내의 해당 소버스로 전송하기 위한 제 1 버퍼: 및 클럭신호생성부로부터 출력되는 데이터클럭신호에 등기되어 데이터관련 버스제어신호를 시스템 버스내의 해당 소버스로 전송하기 위한 제 2 버퍼를 포함함을 특징으로 한다.
이어서 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세하게 설명하기로 한다.
제 1 도는 다중프로세서 시스템에 있어서 본 발명에 따른 시스템버스 전송제어장치와 시스템버스내의 소버스들의 관계를 나타낸 것으로, 시스템버스(120)는 어드레스버스(121), 데이터버스(122), 상태버스(Status Bus)(123), 어드레스중재버스(124), 인터럽트전송버스(125) 및 유틸리티버스(Utility Bus)(126)를 포함하도록 구성되고, 시스템버스 전송제어장치(100)는 유틸리티버스(126)에서 제공되는 버스클럭(이하 BCLK라 함)에 의하여 어드레스 버스클럭(이하 ABCLK)과 데이터 버스클럭(DBCLK) 신호를 기준클럭으로 생성하는 클럭신호생성부(101), ABCLK신호와 DBCLK신호를 기준클럭으로 하여 시스템버스(120)내의 어드레스 및 데이터 전송용 소버스를 제어하는 어드레스 및 데이터전송버스 제어기(102), ABCLK신호를 기준클럭으로 하여 시스템 버스(120)내의 소버스인 어드레스 중재(Arbitration)버스(124)를 제어하기 위한 중재버스 제어기(103), ABCLK 신호를 기준클럭으로 하여 시스템버스(120)내의 인터럽트전송버스(125)를 제어하기 위한 인터럽트 버스 제어기(104), ABCLK신호에 등기되어 어드레스 및 데이터 전송버스 제어기(102)로부터 전송되는 어드레스관련 제어신호를 어드레스 버스(121)에 전송하는 어드레스버스 버퍼(105), DBCLK신호에 도기되어 어드레스 및 데이터 전송버스 제어기(102)에서 저송되는 데이터관련 제어신호를 데이터버스(122)에 전송하는 데이터 버스버퍼(106), ABCLK신호에 동기되어 어드레스 및 데이터 전송버스제어기(102)에서 전송되는 어드레스관련 상태버스 제어신호를 상태버스(123)에 전송하는 제 1 상태버스버퍼(107), DBCLK신호에 동기되어 어드레스 및 데이터 전송버스 제어기(102)에서 제공되는 데이터 관련 상태버스제어신호를 상태버스(123)에 전송하기 위한 제 2 상태버스버퍼(108), ABCLk신호에 동기되엉 중재버스제어기(103)에서 전송되는 중재버스제어신호를 어드레스중재버스(124)로 전송하는 중재버스버퍼(109), ABCLK신호에 동기되어 인터럽트 버스제어기(104)에서 전송되는 제어신호를 인터럽트 전송버스(125)로 전송하는 인터럽트버스버퍼(110)로 구성된다.
제 2 도는 제 1 도에 도시된 클럭신호생성부(101)로부터 발생된 ABCLK와 DBCLK신호의 타이밍도로서, (A)는 16.5㎒의 속도를 갖는 ABCLK신호이고, (B)는 33㎒의 속도를 갖는 DBCLK신호이다. 이들은 정확한 제어를 위하여 하강지점만을 사용하도록 규정하고, 클럭의 듀티사이클(Duty Cycle)은 50%로 규정한다. 또 각 버스클럭신호가 90%에서 10%로 천이하는 하강점 천이시간(Falling Transition Time)은 3~5ns 이내로 규정한다.
제 3 도는 중재버스, 어드레스 버스 및 어드레스관련 상태신호의 타이밍도로서, (A)는 ABCLK신호이고, (B)는 DBCLK신호이고, (C)는 중재요청 및 어드레스관련정보 구동시간을 나타낸 것이고, (D)는 중재중지 구동시간을 나타낸 것으로, (C)에 도시된 바와 같이 어드레스버스요청(ABRQ(n))과 데이터버스 요청(DBRQ(n))신호는 중재에 참가하고자 하는 버스클럭주기에 ABCLK신호의 하강점에서 TP1 ARB시간이후부터 TP0 ARB동안 해당 중재요청신호를 백플레인에 안정되게 구동하여야 한다. 버스사용권을 획득한 중재기는 이어지는 중재에 영향을 미치지 않도록 TP2 ARB를 보장하여야 한다. 또한 중재요청신호의 구동을 제한하기 위한 ABINH, DBINH, WRINH, 및 PCW는 ABCLK신호의 하강점에서 TP1I NH시간이후부터 TP0 INH시간동안 안정된 신호로 유지되어야 한다. 연속해서 여러 ABCLK사이클동안 구동하는 경우 TP1 INH시간은 처음 구동사이클에서만 지키고, TP2 INH시간은 마지막 구동사이클에서 지킨다.
제 4 도는 데이터버스 및 데이터 관련 상태신호의 타이밍도로서, (A)는 DBCLK신호이고, (B)는 데이터래치 타이밍도이다. 데이터버스와 데이터관련 상태신호의 정보 구동은 제 4 (A)도의 BCLK신호의 하강점으로부터 TP0 DTB(데이터버스신호 래치치시간)후에 안정되게 래치할 수 있도록 TP1 DTB를 보장해야 한다. 이를 위하여는 셋업시간으로 TP2 DTB를 홀드타임(Hold Time)으로 TP3 DTB를 반드시 보장해야 한다. 또한 이어지는 DBCLK에 구동될 신호와 충돌을 방지하기 위하여 TP1INK를 보장해야 한다.
제 5 도는 인터럽트 버스신호의 타이밍도로서, (A)도는 ABCLK신호이고, (B)는 인터럽트버스의 래치타이밍이다.
인터럽트버스의 각 신호선은 ABCLK클럭의 하강점에서 TP0 IB후에 안정된 후에 래치할 수 있도록 셋업타임으로 TP2 IB홀드시간으로 TP3 IB를 보장해야 한다. 또한 다음 사이클에 영향을 주지 않도록 하기 위해서 TP4 IB를 보장해야 한다. 여러 버스 사이클동안 연속에서 구동해야 하는 경우는 TP1 IB는 처음 위상(Phase)에서 TP4 IB는 마지막위상에서 지키면 된다.
상술한 바와 같이 본 발명은 다중프로세서 시스템에서 시스템버스의 전송을 제어하기 위한 기준클럭을 관련데이터별로 발생시켜 시스템버스의 전송을 제어함으로서, 기존 방식에 비해 데이터전송속도를 향상시킬 수 있는 효과가 있다.
Claims (5)
- 팬디드 프로토콜을 이용하여 소버스단위로 이루어진 시스템버스의 데이터 송수신을 제어하기 위한 다중 프로세서 시스템에서 상기 시스템버스의 전송상태를 제어하기 위한 전송제어장치에 있어서; 상기 시스템버스내의 소정의 소버스로부터 제공되는 기준클럭신호에 의하여 어드레스와 데이터버스에 대한 기준클럭신호를 별도로 생성하기 위한 클럭신호생성부; 상기 클럭신호생성부로부터 출력되는 어드레스와 데이터버스 틀럭신호에 의하여 상기 시스템버스내의 어드레스와 데이터전송, 중재 및 인터럽트버스에 해당되는 소버스를 제어하기 위한 제어부; 및 상기 클럭신호생성부로부터 출력되는 어드레스클럭신호에 동기되어 상기 제어부에서 출력되는 어드레스관련 버스제어신호와 중재 및 인터럽트버스를 제어하는 신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 제 1 버퍼; 및 상기 클럭신호생성부로부터 출력되는 데이터클러신호에 동기되어 상기 데이터관련 버스제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 제 2 버퍼를 포함함을 특징으로 하는 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치.
- 제1항에 있어서, 상기클럭생성부로 상기 기준클럭을 제공하는 상기 소정의 소버스는 유틸리티버스임을 특징으로 하는 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치.
- 제1항에 있어서, 상기 제어부는, 상기 클럭신호생성부에서 생성되는 상기 어드레스와 데이터버스 클럭신호에 의해 상기 시스템버스내의 상기 어드레스 및 데이터전송 관련버스를 제어하기 위한 어드레스 및 데이터전송버스 제어기: 상기 클럭신호생성부에서 생성되는 상기 어드레스 버스클럭신호에 의해 상기 시스템버스내의 상기 중재버스를 제어하기 위한 중재버스제어기: 상기 클럭신호생성부에서 생성되는 상기 어드레스버스 클럭신호에 의해 상기 시스템버스내의 상기 인터럽트버스를 제어하기 위한 인터럽트버스제어기로 이루어짐을 특징으로 하는 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치.
- 제3항에 있어서 상기 제1버퍼는, 상기 어드레스버스클럭신호에 의해 동기되어 상기 어드레스 및 데이터전송버스제어기로부터 전송되는 어드레스버스제어신호를 상기 시스템버스내의 해당 소버르로 전송하기 위한 어드레스버스버퍼: 상기 어드레스 클럭신호에 동기되어 상기 어드레스 및 데이터전송버스제어기로부터 전송되는 어드레스관련 상태버스제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 제 1 상태버퍼: 상기 어드레스클럭신호에 동기되어 상기 중재버스제어기로부터 인가되는 제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 중재버스버퍼: 상기 어드레스클럭신호에 동기되어 상기 인터럽트버스 제어기로부터 전송되는 제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 인터럽트버스버퍼로 이루어짐을 특징으로 하는 다중 프로세서 시스템에 있어서 시스템버스제어장치.
- 제3항 또는 제4항에 있어서, 상기 제2버퍼는, 상기 클럭신호생성부로부터 인가되는 상기 데이터버스 클럭신호에 동기되어 상기 어드레스 및 데이터전송버스제어기로부터 전송되는 데이터버스제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 데이터버스버퍼: 상기 데이터버스 클럭신호에 동기되어 상기 어드레스 및 데이터전송버스제어기로부터 전송되는 데이터 관련 상태버스 제어신호를 상기 시스템버스내의 해당 소버스로 전송하기 위한 제2상태버퍼로 이루어짐을 특징으로 하는 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034087A KR0142289B1 (ko) | 1994-12-14 | 1994-12-14 | 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034087A KR0142289B1 (ko) | 1994-12-14 | 1994-12-14 | 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025114A KR960025114A (ko) | 1996-07-20 |
| KR0142289B1 true KR0142289B1 (ko) | 1998-07-01 |
Family
ID=66688314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034087A KR0142289B1 (ko) | 1994-12-14 | 1994-12-14 | 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142289B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103778021A (zh) * | 2012-10-22 | 2014-05-07 | 罗伯特·博世有限公司 | 用于控制器的计算单元及其操作方法 |
-
1994
- 1994-12-14 KR KR1019940034087A patent/KR0142289B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103778021A (zh) * | 2012-10-22 | 2014-05-07 | 罗伯特·博世有限公司 | 用于控制器的计算单元及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025114A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329344B1 (ko) | 전원관리장치및방법 | |
| CA2050129C (en) | Dynamic bus arbitration with grant sharing each cycle | |
| US6151651A (en) | Communication link with isochronous and asynchronous priority modes coupling bridge circuits in a computer system | |
| US6148357A (en) | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes | |
| JP3633998B2 (ja) | コンピュータシステム | |
| US5293491A (en) | Data processing system and memory controller for lock semaphore operations | |
| US6611893B1 (en) | Data bus method and apparatus providing variable data rates using a smart bus arbiter | |
| KR0142289B1 (ko) | 다중 프로세스 시스템에 있어서 시스템버스 전송제어장치 | |
| US20040054843A1 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| US5872937A (en) | System for optimizing bus arbitration latency and method therefor | |
| KR100276136B1 (ko) | 캐시 스트리밍을 가능하게 하기 위한 방법 및 장치 | |
| EP0584498B1 (en) | Wait state apparatus and method for high speed busses | |
| US6453373B1 (en) | Method and apparatus for differential strobing | |
| JP3240863B2 (ja) | 調停回路 | |
| KR930004910Y1 (ko) | 다중처리기 시스템에서의 데이터버스 중재기 | |
| KR0144535B1 (ko) | 하이파이 플러스 버스의 고속 데이타 전송 방법 | |
| KR950003877B1 (ko) | 캐쉬 업데이트(Cache Update)장치 및 방법 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| KR100666950B1 (ko) | 패킷 처리를 위한 다중 메모리 액세스 시스템 및 그 방법 | |
| KR950013114B1 (ko) | 컴퓨터의 데이타 다중처리 시스템 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JP2001022691A (ja) | データ交換装置 | |
| KR950022434A (ko) | 중재기에 의한 방송 스타방식의 비동기전달모드(atm) 허브 및 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |