KR0141717B1 - 마이크로프로세서 제어장치 - Google Patents

Abstract

본 발명은 마이크로프로세서 제어장치에 관한 것으로, 동기식 입/출력제어신호가 있는 마이크로프로세서는 동기식 주변장치나 멀티플렉스식 주변장치와 인터페이스할 때 각종 제어신호를 발생하거나 동작조건을 맞춰주는 것과 같은 일련의 동작들이 마이크로프로세서 자체적으로 일어나기 때문에 동기식 주변장치등과 인터페이스가 가능하였으나 시스템의 제어성능을 향상시키기 위해 마이크로프로세서를 상위기종으로 변경했을때는 동기식 입/출력 제어신호들이 마이크로프로세서 자체적으로 제공되지 않기 때문에 종래 마이크로프로세서 제어장치의 각종 주변장치들을 사용할 수가 없게 됨에따라 전체 마이크로프로세서 제어시스템 자체의 동작이 불가능하게 되는 등의 문제점이 있다. 따라서, 본 발명은 시스템의 제어성능을 향상시키기 위해 마이크로프로세서 제어장치의 마이크로프로세서를 동기식 입/출력 제어신호들이 제공되지 않는 상위레벨의 마이크로프로세서로 변경할 때 동기식 주변 장치나 멀티플렉스식 주변 장치와 인터페이스가 가능하도록 하여 시스템 제어에 필요한 입출력장치들을 제어할 수 있도록 한다.

Description

마이크로프로세서 제어장치

제1도는 종래의 마이크로프로세서 제어장치 회로구성도.

제2도는 본 발명의 마이크로프로세서 제어장치 회로구성도.

제3도는 제2도에서 비동기 버스제어신호 발생부의 세부구성도.

제4도는 제2도에서 멀티플렉스 버스제어신호 발생부의 세부구성도.

제5도는 제3도에 대한 각 부의 상세회로도.

제6도는 제4도에 대한 각 부의 상세회로도.

제7도는 제5도에서 비동기식 주변장치와 인터페이스시 타이밍도.

제8도는 제6도에서 멀티플렉스식 주변장치와 인터페이스시 타이밍도.

*도면의 주요부분에 대한 부호의 설명

100:마이크로프로세서 유닛 101:마리트 인에이블 발생부

102:주기 인터럽트부 103:마이크로프로세서

104:롬 105:램

106:디코더 107:비동기 버스제어신호 발생부

108:버스에러 발생부 109:워치독타이머

110:멀티플렉스 버스제어신호 발생부 200:입출력부

201:동기식 주변장치 202:멀티플렉스식 주변장치

1072, 1101:셋엎타임 유지부

1073:동기식 입/출력 제어신호 발생부

본 발명은 마이크로프로세서 제어장치에 관한 것으로, 특히 동기식 입/출력 제어신호가 없는 마이크로프로세서에 의해 제어되는 시스템에 있어서 동기식 주변장치와 멀티플렉스식 주변장치와의 인터페이스에 적당하도록 한 마이크로프로세서 제어장치에 관한 것이다.

종래의 마이크로프로세서 제어장치 회로구성은 제1도에 도시된 바와 같이 롬에 저장되어 있는 제어프로그램을 실행하여 각 시스템을 제어하는 마이크로프로세서 유닛(1)과, 상기 마이크로프로세서 유닛(1)와 인터페이스하여 각 부분을 제어하는 입출력부(2)로 구성된다.

상기 마이크로프로세서 유닛(1)은 제어 프로그램이 저장되어 있는 롬(4) 및 램(5)과, 상기 롬(4)으로 부터 프로그램을 리드(READ)하고 각종 데이터들을 램(5)에 라이트(WRITR)하여 시스템제어를 행하는 마이크로프로세서(3)와, 상기 마이크로프로세서(3)의 주변장치를 인에이블 시켜주는 디코더(6)와, 상기 디코더(6)에 버스에러를 발생시켜주는 버스에러 발생부(8)와, 상기 마이크로프로세서(3)의 고장검출 및 동작감시를 행하는 와치독 타이며(9)와, 상기 마이크로프로세서(3)에 멀티 타스킹을 행하기 위한 주기 인터럽트부(10)로 이루어지고, 상기 입출력 유닛(2)은 버스사이클을 변형시켜 동작조건을 맞추는 동기식 주변장치(11)와 멀티플렉스식 주변장치(12)로 구성된다.

이와같이 구성된 종래의 기술에 대하여 상세히 설명하면 다음과 같다.

마이크로프로세서 유닛(1)의 마이크로프로세서(3)는 데이터버스(DATA BUS)와 어드레스버스(ADDRESS BUS)를 통해 제어 프로그램이 저장되어 있는 롬(4)으로부터 프로그램을 리드(READ) 그 리드한 프로그램을 실행함과 동시에 각종 데이터들을 램(5)에 라이트(WRITE)하여 시스템의 제어동작을 행함에 있어, 상기 데이터버스(DATA BUS)와 어드레스버스(ADDRESS BUS)를 통해

입출력부(2)에 동기식 입출력 제어신호들로써 동기식 주변장치(11) 및 멀티플렉스식 주변장치(12)와 인터페이스하여 제어동작을 행하도록 한다.

이때 주기 인터럽트부(10)는 마이크로프로세서(3)에 주기적으로 인터럽트를 발생하여 상기 마이크로프로세서(3)가 시스템을 멀티 타스킹처리할 수 있도록 해주며, 디코더(6)는 상기 마이크로프로세서 주변장치를 인에이블시켜준다.

그러면, 마이크로프로세서 주변장치중 버스에러 발생부(8)는 상기 마이크로프로세서(3)가 존재하지 않는 어드레스를 억세스할때나 홀수번지에 워드단위의 데이터를 써넣을 때와 같은 경우 버르에러를 발생시켜 프로세서(3)가 머신 사이클을 종료하고 예외처리 상태로 들어가게끔 해주고, 워치독타이머(9)는 마이크로프로세서 유닛(1)의 하드웨어적인 고장을 검출하고 프로그램 폭주등과 같은 에러 등을 감지하는 역할을 한다.

그런, 상기에서와 같은 종래의 기술에 있어서 동기식 입/출력제어신호가 있는 마이크로프로세서는 동기식 주변장치나 멀티플렉스식 주변장치와 인터페이스할 때 각종 제어신호를 발생하거나 동작조건을 맞춰주는 것과 같은 일련의 동작들이 마이크로프로세서 자체적으로 일어나기 때문에 동기식 주변장치등과 인터페이스가 가능하였으나 시스템의 제어성능을 향상시키기 위해 마이크로프로세서를 상위기종으로 변경했을때는 동기식 입/출력 제어신호들이 마이크로프로세서 자체적으로 제공되지 않기 때문에 종래 마이크로프로세서 제어장치의 각종 주변장치들을 상용할 수가 없게되고 따라서 전체 마이크로프로세서 제어시스템 자체의 동작이 불가능하게 되는 등의 문제점이 있다.

따라서, 본 발명의 목적은 시스템의 제어성능을 향상시키기 위해 마이크로프로세서 제어장치의 마이크로프로세서를 동기식 입/출력 제어신호들이 제공되지 않는 상위레벨의 마이크로프로세서로 변경할 때 동기식 주변장치나 멀티플렉스식 주변장치와 인터페이스가 가능하도록 하여 시스템 제어에 필요한 입출력장치들을 제어할 수 있도록 한 마이크로프로세서 제어장치를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 제어프로그램을 저장하고 있는 롬(104)과, 필요한 데이터를 라이트할 수 있도록 하는 램(105)과, 상기 램(105)의 라이트 데이터의 크기를 결정해주는 라이트 인에이블 발생부(101)와, 상기 롬(104)에 저장되어 있는 제어프로그램 및 주기 인터럽트부(102)의 인터럽트에 따라 시스템제어동작을 행하는 마이크로프로세서(103)와, 상기 마이크로프로세서(103)의 제어출력에 따라 각종 주변장치를 선택해주는 디코더(106)와, 상기 마이크로프로세서(103)가 존재하지 않는 어드레스를 억세스할때나 홀수번지에 워들단위의 데이터를 써넣을 때 버스에러를 발생하는 버스에러 발생부(108)와, 상기 마이크로프로세서(103)의 고장을 검출함과 동시에 프로그램 폭주등과같은 에러발생을 감지하는 위치독타이머(109)와, 시스템의 제어성능을 향상시키기 위해 마이크로프로세서 유닛을 상위기종으로 변경할 경우 동기식 입/출력 제어신호가 없는 마이크로프로세서가 동기식 주변 장치와 인터페이스할 수 있도록 하는 비동기 제어신호 발생부(107)와, 상기 동기식 입/출력 제어신호가 없는 마이크로프로세서가 멀티플렉스식 주변장치와 인터페이스할 수 있도록 하는 멀티플렉스 버스제어신호 발생부(110)로 구성한다.

이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.

마이크로프로세서(103)는 데이타버스(DATA BUS)와 어드레스버스(ADDRESS BUS)를 통해 롬(104)에 저장되어 있는 제어프로그램을 리드하고, 라이트 인에이블 발생부(101)에서 램(105)의 데이터의 크기를 결정해준 크기에 맞게 상기 마이크로프로세서(103)는 각종 데이터들을 라이트하며 시스템의 제어동작을 행한다.

이때 주기 인터럽트부(102)는 마이크로프로세서(103)에 주기적으로 인터럽트를 발생하여 상기 마이크로프로세서(103)가 시스템을 멀티타스킹 처리할 수 있도록 해주고, 워치독타이머(109)는 하드웨어적인 고장을 검출하고 프로그램 폭주등과 같은 소프트웨어적인 에러 등을 감시하며, 버스에러발생부(108)는 상기 마이크로프로세서(103)에 알려 머신사이클을 종료하고 예외처리 상태로 들어가게끔 해준다.

상기에서의 버스에러 발생부(108)와 워치독타이머(109)와 같은 마이크로프로세서 주변장치의 인에이블시키는 동작은 디코더(106)가 행한다.

다음 마이크로프로세서(103)가 동기식 주변장치(201)와 멀티플레스식 주변장치(202)와 인터페이스하는 방법에 대하여 좀더 상세하게 설명하면 다음과 같다.

먼저 마이크로프로세서(103)가 동기식 주변장치(201)와 인터페이스하기 위해 어드레스버스(ADDRESS BUS)를 통해 해당 어드레스를 디코더(106)로 내어놓으면, 상기 디코더(106)는 입력 어드레스를 디코딩하여 비동기 버스제어신호 발생부(107)로 출력한다.

그러면, 상기 비동기 버스제어신호 발생부(107)는 제3도와 제5도에 도시한 바와같이 상기 디코더(106)로 부터 디코딩된 제7도의 (나)에서와 같은 펄스를 갖는 신호는 셋엎타임 유지부(1072)내 앤드게이트(AD1)의 비반전단자로 입력받고 E신호 발생부(1071)로 부터 발생되는 제7도의 (가)에서와 같은 E신호는 상기 앤드게이트(AD1)의 반전단자로 입력되어 반전되어 입력된다.

따라서, 상기 앤드게이트(AD1)는 입력되는 두 신호에 대하여 논리곱하여 얻어지는 제7도의 (다)에서와 같은 펄스를 상기 셋엎타임 유지부(1072)내의 제1카운터(CNT1)의 리셋단자로 출력한다.

상기 제1카운터( CNT1)는 앤드게이트(AD1)가 하이신호를 출력하게 되면 셋트되어 카운트를 행함에 있어, 제7도의 (라)에서와 같이 카운트를 행하여 동기식 입/출력 제어신호 발생부(1073)내 플립플롭(F/F1)의 클럭단자(CK)로 출력함에 따라 이 클럭에 동기하여 데이터 입력단(D)로 전달되는 데이터(P5)를 저장하게 된다.

이때 상기 플립플롭(F/F1)의 셋트 및 리셋트는 외부로부터 전달되는 제7도의 (사)에서와 같은 억세스신호(AS)를 버퍼(B1)의 반전입력단자를 거쳐 반전되고 다시 버퍼링되어 얻어진 신호에 의해 이루어진다.

상기에서와 같은 방식으로 상기 플립플롭(F/F1)이 셋트되면 입력되는 데이터를 저장하고 있다가 리셋트되면 저장된 데이터를 출력하게 되는데 이는 제7도의 (마)에서와 같은 데이터펄스를 제2카운터(CNT2)에 출력한다.

상기 제2카운터(CNT2)는 플립플롭(F/F1)으로부터 출력되는 신호를 리셋단자로 입력받아 셋트되면 입력되는 클럭을 카운트하다가 리셋트되면 카운트한 값을 출력하게 되는데, 그 출력되는 카운트값이 비동기 버스제어신호가 되는 것이며 이는 제7도의 (바)에 도시한 바와같은 펄스신호가 된다.

여기서, 제7도의 (바)에서 는 미도시된 비동기식 주변장치 데이터의 리드(READ)/라이트(WRITE)시점이다.

다시말하면, 마이크로프로세서(103)가 동기식 주변장치(201)와 인터페이스하기 위해 해당 어드레스를 내어 놓으면 디코더(106)에 의해 디코딩된 신호는 프리런닝하는 E신호 발생부(1071)의 E신호와 로직 앤드조합되어 셋엎타임 유지부(1072)로 입력되어 동기식 주변장치(201)가 활성화 되었을때만 즉, E신호의 로우(LOW)구간에서 일정시간 이상 억세스 되었을때만 동기식 입/출력 제어신호 발생부(1073)가 동작하게 되어 그때부터 E신호가 하이가된 시점부터 일정시간을 확보해 동기식 주변장치(201)의 데이터가 유효데이터를 리드하고 또 그 시점에 비동기식 주변장치로 라이트하는 방법으로 인터페이스한다.

또한 마이크로프로세서(103)가 멀티플레스식 주변장치(202)와 인터페이스하기 위한 방법은 상기의 동기식 주변장치(201)와 인터페이스 하기위한 방법과 같게 동작하는데, 이에 대하여 다시한번 살펴보면 아래의 동작과 같다.

마이크로프로세서(103)가 멀티플렉스식 주변장치(202)와 인터페이스하기 위해 어드레스버스(ADDRESS BUS)를 통해 해당 어드레스를 디코더(106)로 내어놓으면, 상기 디코더(106)는 입력 어드레스를 디코딩하여 멀티플랙스식 버스제어신호 발생부(110)로 출력한다.

그러면, 상기 멀티플렉스식 버스제어신호 발생부(110)는 제4도와 제6도에 도시한 바와같이 상기 디코더(106)로부터 디코딩된 제8도의 (나)에서와 같은 펄스를 갖는 신호는 셋엎타임 유지부(1101)내 앤드게이트(AD2)의 비반전단자로 입력받고 E신호 발생부(1071)로부터 발생되는 제8도의 (가)에서와 같은 E신호는상기 앤드게이트(AD2)의 반전단자로 입력되어 반전되어 입력된다.

따라서, 상기 앤드게이트(AD2)는 입력되는 두 신호에 대하여 논리곱하여 얻어지는 제8도의 (다)에서와 같은 펄스를 상기 셋엎타임 유지부(1101)내의 제1카운터(CNT3)의 리셋단자로 출력한다.

상기 제1카운터(CNT3)은 앤드게이트(AD3)가 하이신호를 출력하게 되면 셋트되어 카운트를 행함에 있어, 제8도의 (라)에서와 같이 카운트를 행하여 멀티플렉스식 제어신호 발생부(1102)내 플립플롭(F/F2)의 클럭단자(CK)로 출력함에 따라 이 클럭에 동기하여 데이터 입력단(D)로 전달되는 데이터(P5)를 저장하게 된다.

이때 상기 플립플롭(F/F1)의 셋트 및 리셋트는 외부로부터 전달되는 제8도의 (사)에서와 같은 억세스신호(AS)를 버퍼(B2)의 반전입력단자를 거쳐 반전되고 다시 버퍼링되어 얻어진 신호에 의해 이루어진다.

상기에서와 같은 방식으로 상기 플립플롭(F/F2)이 셋트되면 입력되는 데이터를 저장하고 있다가 리셋트되면 저장된 데이터를 출력하게 되는데 이는 제8도의 (마)에서와 같은 데이터펄스를 제2카운터(CNT4)에 출력한다.

상기 제2카운터(CNT4)는 플립플롭(F/F2)으로부터 출력되는 신호를 리셋단자로 입력받아 셋트되면 입력되는 클럭을 카운터하다가 리셋트되면 카운트한 값을 출력하게 되는데, 그 출력되는 카운트값이 멀티플렉스식 버스제어신호가 되는 것이며 이는 제8도의 (바)에 도시한 바와같은 펄스신호가 된다.

여기서, 제8도의 (바)에서 는 미도시된 멀티플렉스식 주변장치 데이터의 리드(READ)/라이트(WRITE)시점이다.

다시말하면, 마이크로프로세서(103)가 멀티플렉스식 주변장치(202)와 인터페이스하기 위해 해당 어드레스를 내어놓으면 디코더(106)에 의해 디코더딩된 신호는 프리런닝하는 E신호 발생부(1071)의 E신호와 논리적으로 앤드조합되어 셋엎타임 유지부(1072)로 입력되어 멀티플렉스식 주변장치(202)가 활성화되었을때만 즉, E신호의 로우구간에서 일정시간 이상 억세스되었을때만 멀티플렉스 제어신호 발생부(1102)가 동작하게 하고 또, 멀티플렉스식 주변장치(202)의 멀티플렉스 입력(AD0~AD7)에 해당 어드레스를 입력하기 위해 멀티플렉스 제어신호 발생부(1102)를 동작시키는 신호를 인버팅시켜 멀티플렉스식 주변장치(202)로 입력시킨다.

이렇게 멀티플렉스식 주변장치(202)가 활성화되고 해당번지가 선택되면 멀티플렉스 제어신호 발생부(1102)가 동작하게 되어 E신호의 하이가 된 시점부터 일정시간을 확보하고 멀티플렉스 입력(AD1~AD7)을 데이터버스로 전환하여 멀티플레스식 주변장치(202)의 데이터가 유효하게 되었을때만 비동기 버스제어신호를 어서트(ASSERT)시켜 유효데이터를 리드하고 또 그 시점에 멀티플렉스식 주변장치(202)도 라이트하는 방법으로 인터페이스한다.

상기에서와 같이 동기식 입/출력 제어신호가 있는 마이크로프로세서가 동기식 주변장치, 멀티플렉스식 주변장치등과 인터페이스하며 엘리베이서의 제어를 행하는 엘리베이터 제어장치에서 엘리베이터의 제어성능을 향상시키기 위해 동기식 입/출력 제어신호가 없는 상위레벨의 마이크로프로세서로 변경하여 입출력수단의 주변장치들과 인터페이를 행하면서 엘리베이터를 제어하는 엘리베이터 시스템에 적용할 수 있다.

이상에서 상세히 설명한 바와같이 마이크로프로세서가 비동기식 주변장치나 멀티플렉스식 주변장치와 인터페이스할 경우 그 주변장치들의 동작조건을 맞춰주기 위한 동기식 입/출력 제어신호가 없기 때문에 이들 주변장치의 동작조건에 맞게 비동기 제어신호를 외부 하드웨적으로 제어하여 버스사이클을 변경시켜주어야 하는데, 상기의 동작조건에 맞추기 위하여 버스사이클을 변경할 경우 동기식 주변장치와 멀티플렉스식 주변장치와 인터페이스가 가능하도록 한다.

즉, 마이크로프로세서 유닛의 마이크로프로세서가 동기식 주변장치나 멀티플렉스식 주변장치와 인터페이스할 때, 먼저 비동기식 주변장치가 동기식 주변장치일 경우 마이크로프로세서가 동기식 주변장치를 억세스(ACCESS)하면 동기식 주변장치를 활성화시키기 위해 셋엎타임 유지수단에서 셋엎타임을 확보해준 후 동기식 주변장치의 데이터를 리드(READ)/라이트(WRITE)하기 위해 동기식 입/출력 제어신호 발생수단에서 일정시간을 다시 확보한 후 비동기 버스제어신호를 어서트(ASSERT)시켜 동기식 주변장치의 유효한 데이터를 리드/라이트할 수 있도록 함과 동시에 멀티플렉스식 주변장치와 인터페이스할 경우에도 상기에서와 같은 동일한 방법으로 유효데이터를 리드/라이트할 수 있어 시스쳄 제어에 필요한 입/출력장치들을 제어할 수 있도록 한 효과가 있다.

Claims (5)

1. 제어프로그램을 저장하고 있는 롬과, 필요한 데이터를 라이트할 수 있도록 하는 램과, 상기 램의 라이트 데이터의 크기를 결정해주는 라이트 인에블 발생수단과 상기 롬에 저장되어 있는 제어프로그램 및 주기 인터럽트수단의 인터럽트에 따라 시스템제어동작을 행하는 마이크로프로세서와, 상기 마이크로프로세서의 제어출력에 따라 각종 주변장치를 선택해주는 디코더와, 상기 마이크로프로세서가 존재하지 않는 어드레스를 억세스할때나 홀수번지에 워드단위의 데이터를 써넣을 때 버스에러를 발생하는 버스에러 발생수단과 상기 마이크로프로세서의 고장을 검출함과 동시에 프로그램 폭주등과 같은 에러발생을 감지하는 위치독타이머와, 시스템의 제어성능을 향상시키기 위해 마이크로프로세서 유닛을 상위기종으로 변경할 경우 동기식 입/출력 제어신호가 없는 마이크로프로세서가 동기식 주변장치와 인터페이스할 수 있도록 하는 비동기 제어신호 발생수단과, 상기 동기식 입/출력 제어신호가 없는 마이크로프로세서가 멀티플럭스 버스제어신호 발생수단으로 구성된 것을 특징으로 하는 마이크로프롯서 제어장치.
2. 제1항에 있어서, 비동기 버스제어신호 발생수단은 인에블신호를 발생하는 E신호 발생수단과, 상기 E신호 발생수단의 E신호와 디코더의 디코딩된 신호에 의해 동기식 주변장치와 인터페이스가 가능하도록 동기식 주변장치의 액티브상태시간을 확보해주는 셋엎타임 유지수단과, 상기 E신호 발생수단의 E신호와 셋엎타임 유지수단의 출력에 따라 동기식 주변장치가 유효데이터를 내어놓을 수 있는 시간을 확보해주는 동기식 입/출력 제어신호 발생수단으로 구성된 것을 특징으로 하는 마이크로프로세서 제어장치.
3. 제2항에 있어서, 셋엎타임 유지수단은 비반전단자로 디코딩신호를 입력받고 반전단자로 E신호를 입력받아 앤드조합하는 앤드게이트와, 상기 앤드게이트의 출력신호에 따라 입력되는 클럭을 카운트하는 카운트로 이루어진 것을 특징으로 하는 마이크로프로세서 제어장치.
4. 제2항에 있어서, 동기식 입/출력 제어신호 발생수단은 셋엎타임 유지수단의 카운터로부터 발생되는 출력에 동기하여 데이터입력단을 통해 입력되는 데이터를 저장하는 플립플롭과, 액세스신호(AS)를 반전입력반자로 입력받아 버퍼링하여 상기 플립플롭의 리세트동작을 제어하는 버퍼와, 상기 플립플롭의 출력은 리셋트단자로 입력받고 E신호 발생수단의 출력은 데이터입력단자(A)(B)로 입력받으며 클럭을 카운트하는 카운터로 이루어진 것을 특징으로 하는 마이크로프로서 제어장치.
5. 제1항에 있어서, 멀티플렉스 버스제어신호 발생수단은 멀티플렉스식 주변장치와 인터페이스하기 위해 멀티플렉스식 주변장치의 액티브 상태시간을 확보해주는 셋엎타임 유지수단과, 상기 멀티플렉스식 주변장치에 어드레스와 데이터를 시분할 시켜주며 유효데이터를 내어 놓을 수 있는 시간을 확보해주는 멀티플렉스 제어신호 발생수단으로 구성된 것을 특징으로 하는 마이크로프로세서 제어장치.