KR0140690B1 - 스포트 라이트 제한회로 - Google Patents
스포트 라이트 제한회로Info
- Publication number
- KR0140690B1 KR0140690B1 KR1019920017005A KR920017005A KR0140690B1 KR 0140690 B1 KR0140690 B1 KR 0140690B1 KR 1019920017005 A KR1019920017005 A KR 1019920017005A KR 920017005 A KR920017005 A KR 920017005A KR 0140690 B1 KR0140690 B1 KR 0140690B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- comparator
- limiting circuit
- resistor
- spotlight
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 10
- 101150073536 FET3 gene Proteins 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
이 발명은 비데오 카메라나 비데오 카세트 레코더등 비데오 신호를 픽업하여 사용하는 시스템에서 고체활상소자의 출력신호에 노이즈를 제거하여 화질을 개선하는 스포트 라이트 제한회로에 관한 것이며, 특히 프리앰프의 특성 개선기술에 해당한다.
이 발명은 화면의 일부분에 하이 라이트 또는 스포트 라이트가 입력될 경우 초단증폭부에서 과포화되는 신호를 제어하는 하이 라이트 신호를 제한하여 화질을 개선하는 것이다.
Description
제 1 도는 비데오 신호를 도식화한 파형도,
제 2 도는 일반적인 프리앰프부를 나타낸 회로도,
제 3 도는 이 발명에 따른 스포트 라이트 제한회로의 일실시예를 나타낸 회로도이다.
*도면의 주요부분에 대한 부호의 설명
10:적분부20:리셋부
30:비교부40:제어부
FET1∼FET4:전계효과 트랜지스터
Q1∼Q7:트랜지스터op1:연산증폭기
COMP1:비교기SW1: 스위치
R1∼R29:저항C1∼C11:콘덴서
이 발명은 비데오 카메라나 비데오 카세트 레코더등 비데오 신호를 픽업(Pick up)하여 사용하는 시스템의 프리앰프(Pre Amp)의 특성 개선기술에 관한 것으로서, 더욱 상세하게는 화면의 일부분에 하이 라이트(High Light) 또는 스포트 라이트(Spot Light)가 입력될 경우 초단증폭부에서 과포화되는 신호를 제어하여 하이 라이트의 신호를 제어하여 화질을 개선하는 스포트 라이트 제한회로에 관한 것이다.
일반적으로 고체촬상소자에서 픽업된 신호는 불연속적인 신호로 존재하며 제 1 도와 같다. 제 1 도에서 ①은 리셋기간이며, ②는 파이드 쓰루(Feed Through) 기간이며, ③은 신호기간이며, 노이즈는 ②,③ 기간 모두 존재하고, 신호는 ③ 기간만 존재한다. 그리고 ②기간에 해당되는 펄스가 SHP이며, ③ 기간에 해당되는 퍼스가 SHD이다.
그러므로, 일반적인 프리앰프부의 회로를 나타낸 제 2 도의 전계효과트랜지스터(FET1)에서 ②기간을 샘플링하고 트랜지스터(Q2),(Q3)를 거쳐 전계효과트랜지스터(FET2)에서 샘플링된 신호를 ③ 기간에 타이밍에 맞추게 된다
또한, 전계효과트랜지스터(FET3)DPTJSMS ③ 기간에 샘플링하여 트랜지스터(Q6)로 출력한다. 그리고 전계효과트랜지스터(FET4)는 신호기간중에 존재하는 성분인 블랙(Black)과 화이트(White)를 샘플링에 의해 게이팅(Gating)을 하게 되고, 전계효과트랜지스터(FET4)의 바이어스에 의해 신호의 크기가 많이 좌우되며 바이어스를 낮추며 이득(Gain)은 증가하지만 반면에 노이즈도 같이 증가한다.
즉, 신호의 크기에 상관없이 항상 일정하게 동작하므로 화면중에 라이트(Light)나 강한 빛이 들어오면 그대로 통과시켜 프로세스계의 아리아스(Iris) 동작이니 특성등이 과대광량 신호에 영향을 많이 받게 되므로 화질이 저하되는 문제점이 있었다.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 샘플링한 하나의 화소에 해당하는 신호를 DC 적분하여 일정이상의 레벨이 되면 하이 라이트 신호라고 판단하여 출력 이득을 제한하여 화면에 하이 라이트 현상이 나타나지 않도록 하는 스포트 라이트 제한회로를 제공하고자 함에 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은 비데오 신호 처리계의 프리앰프부에 있어서, 입력되는 샘플링 신호를 적분하는 적분부와, 상기 적분부 및 SHP 단자에 연결되어 상기 적분부의 입력신호를 샘플링 타임대로 리셋하는 리셋부와, 상기 적분부에 연결되어 적분부에 의해 적분된 DC 값을 설정된 기준전압과 비교하는 비교부와, 상기 비교부에 연결되어 비교부의 출력에 따라 스위칭되어 출력부의 DC 바이어스를 가변하여 하이 라이트를 제어하는 제어부로 구비되는 스포트 라이트 제한회로에 있다.
이하, 이 발명의 바람직한 일실시예를 첨부도면을 참조로 하여 상세히 설명한다.
제 3 도는 이 발명에 따른 스포트 라이트 제한회로를 나타낸 회로도로써, 제 2 도와 같은 일반적인 프리 앰프회로에 적분부(10), 리셋부(20), 비교부(30), 제어부(40)를 구비시켜 구성된다.
상기 적분부(10), 전압원(+Vcc)에 연결된 기준전압(Vref1) 설정용 저항(R25),(R26)과, 이 저항(R25),(R26)에 비반전 입려단(+)이 연결되고 종래 프리앰프부에서 신호기간을 샘플링하는 전계효과트랜지스터(FET3)에 저항(R23)을 통하여 반전 입력단(-)이 연결된 연산증폭기(op1)와 상기 연산증폭기(op1)의 반전입력단(-) 및 출력단에 연결되어 연산증폭기(op1)와 함께 적분기를 구성하는 저항(R27) 및 콘덴서(C11)로 구성되어 입력되는 샘플링 신호를 적분한다.
그리고, 상기 리셋부(20)는 SHP 단자에 연결된 저항(R24)에 베이스측에 연결되고 상기 저항(R23)에 콜렉터측이 연결된 샘플링 신호 리셋용 트랜지스터(Q7)로 구성되어 상기 적분부(10)의 입력신호를 샘플링 타임대로 리셋한다.
또한, 상기 비교부(30)는 전압원(+Vcc)에 연결된 기준전압(Vref2)설정용 저항(R28),(R29)과 상기 저항(R28),(R29)에 반전 입력단(+)이 연결되고 적분부(10)에 비반전 입력단(+)이 연결된 비교기(COMP1)로 구성되어 상기 적분부(10)에 의해 적분된 DC 값을 기준전압(Vref2)과 비교한다.
그리고, 상기 제어부(40)는 상기 적분부(10) 및 비교기(COMP1)에 연결된 스위치(SW1)로 되어 상기 비교기(COMP1)의 출력에 따라 스위칭되어 출력부의 DC 바이어스를 가변하여 하이 라이트를 제어한다.
상기와 같이 구성된 이 발명에서 전계효과트랜지스터(FET3)에 의해 샘플링된 신호는 저항(R17)및 콘덴서(C10)를 통해 저항(27) 및 콘덴서(C11) 및 연산증폭기(op1)로 된 적분기에 입력되어 DC로 적분된다.
만일, 상기 적분된 값이 저항(R28),(R29)에 의해 설정된 기준전압(Vref2)보다 크게 되면 하이 라이트 신호라 판단하며, 비교기(COMP1) 출력이 하이가 되어 스위치(SW1)가 하이(H)쪽에 접속되어 전계효과트랜지스터(FET4)의 바이어스를 제어하여 출력 이득이 줄어들게 한다. 따라서, 하이 라이트가 제어되어 화면은 정상이 된다.
상기와 달리 전계효과트랜지스터(FET3)에 의해 샘플링 신호가 적분부(10)에서 적분된 값이 저항(R28),(R29)에 의해 설정된 기준전압(Vref2)보다 적을 경우는 스위치(SW1)가 로우(L)쪽에 접속되어 전계효과트랜지스터(FET4)의 바이어스가 감소하여 출력이득을 제어하여 정상 화면을 유지하게 된다.
이상에서 살펴본 바와같이 이 발명은 화면의 일부분에 하이라이트 또는 소프트 라이트가 입력될 경우 전체신호가 일부분의 하이라이트 신호에 영향을 받는 것을 방지하기 위해 초단증폭부에서 미리 과포화되는 신호를 제어하여 하이 라이트를 제어함으로써 화질을 개선하게 되는 효과가 나타나게 된다.
Claims (4)
- 비데오 신호 처리계의 프리앰프부에 있어서, 입력되는 샘플링 신호를 적분하는 적분부(10)와, 상기 적분부(10) 및 SHP 단자에 연결되어 상기 적분부(10)의 입력신호를 샘플링 타임대로 리셋하는 리셋부(20)와, 상기 적분부(10)에 연결되어 적분부(10)에 의해 적분된 DC 값을 설정된 기준전압(Vref2)과 비교하는 비교부(30)와, 상기 비교부(30)에 연결되어 비교부(30)의 출력에따라 스위칭되어 출력부의 DC바이어스를 가변하여 하이 라이트를 제어하는 제어부(40)로 구비되는 스포트 라이트 제한회로.
- 제 1 항에 있어서, 상기 리셋부(20)는 SHP 단자에 연결된 저항(R24)에 베이스측이 연결되고 샘플링용 전계효과트랜지스터(FET3)에 연결된 저항(R23)에 콜렉터측이 연결된 신호 리셋용 트랜지스터(Q7)로 구성되는 스포트 라이트 제한회로.
- 제 1 항에 있어서, 상기 비교부(20)는 전압원(+Vcc)에 연결된 기준전압(Vref2) 설정용 저항(R28),(R29)과, 상기 저항(R28),(R29)에 비반전 입력단(+)이 연결된 비교기(COMP1)로 구성되는 스포트 라이트 제한회로.
- 제 1 항에 있어서, 상기 제어부(40)는 상기 적분부(10) 및 비교기(COMP1)에 연결된 스위치(SW1)로 구성되는 스포트 라이트 제한회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017005A KR0140690B1 (ko) | 1992-09-18 | 1992-09-18 | 스포트 라이트 제한회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017005A KR0140690B1 (ko) | 1992-09-18 | 1992-09-18 | 스포트 라이트 제한회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940008422A KR940008422A (ko) | 1994-04-29 |
| KR0140690B1 true KR0140690B1 (ko) | 1998-06-15 |
Family
ID=19339741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920017005A KR0140690B1 (ko) | 1992-09-18 | 1992-09-18 | 스포트 라이트 제한회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140690B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103847819A (zh) * | 2012-11-30 | 2014-06-11 | 重庆长安汽车股份有限公司 | 一种备胎支撑件 |
-
1992
- 1992-09-18 KR KR1019920017005A patent/KR0140690B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103847819A (zh) * | 2012-11-30 | 2014-06-11 | 重庆长安汽车股份有限公司 | 一种备胎支撑件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940008422A (ko) | 1994-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090066823A1 (en) | Solid-state image pickup device and clamp control method therefor | |
| KR0140690B1 (ko) | 스포트 라이트 제한회로 | |
| JPH0628396B2 (ja) | 電子スチルカメラ | |
| US4268866A (en) | Peak-response controller for average-responding automatic iris | |
| US4947242A (en) | White balance control with adjusting means responsive to image brightness change | |
| JP3416953B2 (ja) | 画面振れ検出回路および画面振れ検出方法 | |
| US5525922A (en) | Automatic gain and level control circuit and method | |
| JP2668144B2 (ja) | 撮像装置 | |
| JPH05153428A (ja) | クランプ回路 | |
| KR100253943B1 (ko) | 조리개자동제어방법 | |
| KR930006989Y1 (ko) | 비디오 카메라의 라이트 자동 제어장치 | |
| JPH05153431A (ja) | クランプ回路 | |
| JP2867144B2 (ja) | 露出制御回路および撮像装置 | |
| KR0117876Y1 (ko) | 마이크로 콤퓨터에 의한 agc 제어회로 | |
| KR0137416Y1 (ko) | 촬영시간 제어회로 | |
| JPH042538Y2 (ko) | ||
| KR910003760Y1 (ko) | 광량 비교 검출에 의한 노이즈 감쇄 회로 | |
| JP3287483B2 (ja) | サンプルホールド回路及び出力回路 | |
| JPH05153429A (ja) | クランプ回路 | |
| JPH04258092A (ja) | 映像信号処理回路 | |
| JPH07236088A (ja) | オートアイリス制御装置 | |
| JPH04107078A (ja) | 撮像装置 | |
| JPH06303458A (ja) | ビデオカメラのクランプ回路 | |
| JP3271190B2 (ja) | アイリス制御回路 | |
| JPH05153430A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |