KR0140474B1 - 데이타 라인 구동회로 - Google Patents

데이타 라인 구동회로

Info

Publication number
KR0140474B1
KR0140474B1 KR1019940033243A KR19940033243A KR0140474B1 KR 0140474 B1 KR0140474 B1 KR 0140474B1 KR 1019940033243 A KR1019940033243 A KR 1019940033243A KR 19940033243 A KR19940033243 A KR 19940033243A KR 0140474 B1 KR0140474 B1 KR 0140474B1
Authority
KR
South Korea
Prior art keywords
data line
node
dbb
gate
nmos transistor
Prior art date
Application number
KR1019940033243A
Other languages
English (en)
Other versions
KR960025741A (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940033243A priority Critical patent/KR0140474B1/ko
Publication of KR960025741A publication Critical patent/KR960025741A/ko
Application granted granted Critical
Publication of KR0140474B1 publication Critical patent/KR0140474B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 데이타라인 구동회로에 관한 것으로, 진위 데이타라인(db) 및 보수 데이타라인(dbb) 사이에 연결된 등화 회로가 상기 데이타라인(db, dbb)의 스윙폭에 의해 동작되도록 회로를 구현하여 리드 동작에서 상기 데이타라인(db, /db)의 스윙폭이 다이오드의 문턱전압(Vt)보다 작게 움직일대는 상기 다이오드가 동작하지 않게하고, 라이트 동작 이후에 리드 동작이 수행되는 경우에 상기 다이오드를 통하여 상기 데이타라인(db, dbb)이 빠르게 천이될 수 있도록 함으로써, 라이트 동작 이후의 리드 동작에서 동작속도를 향상시켰다.

Description

데이타 라인 구동회로
제1도는 종래의 비트라인 및 데이타 라인 감지증폭기 및 그 주변회로도,
제2도는 본 발명의 실시예에 따른 데이타 라인 구동회로를 도시한 회로도,
제3도∼제7도는 제2도에 도시된 등화 회로의 다른 실시예를 도시한 회로도,
제8도는 제2도의 데이타 라인 구동회로의 출력파형도.
* 도면의 주요부분에 대한 부호의 설명
101, 102 : 비트라인 감지증폭기 103 : 클램프 회로
104 : 데이타라인 감지증폭기 201 : 등화 회로
본 발명은 반도체 소자의 데이타 라인 구동회로에 관한 것으로, 보다 상세하게는 라이트 동작 이후에 리드동작에서의 동작속도를 향상시키기 위하여 진위 데이터라인 및 보수 데이타라인 사이에 리드동작에서만 동작하는 등화 회로를 구현한 데이타 라인 구동회로에 관한 것이다.
제1도는 종래의 비트라인 및 데이터 라인 감지증폭기 및 그 주변회로의 한 예를 도시한 회로도로서, 선택된 비트라인의 데이타를 증폭시켜서 데이타리인으로 전달하는 비트라인 감지증폭기(101, 102)와, 상기 데이타라인의 데이타를 증폭시켜서 출력단지(rd)로 전달하는 데이타라인 감지증폭기(104)와, 상기 비트라인 감지증폭기(101, 102) 및 상기 데이타라인 감지증폭기(104) 사이의 데이타라인(db, dbb) 에 접속되며 상기 데이타라인(db, dbb)을 클램핑(clamping)하는 클램프 회로(103)로 구성된다.
상기 클램프 회로(103)는 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타(wd)를 논리조합하여 노드(N4)로 출력하는 NOR게이트(G1)와, 상기 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타 신호(wd_b)를 논리조합하여 노드(N5)로 출력하는 NOR게이트(G2)와, 전원전압(Vdd) 및 노드(N1) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS트랜지스터(Q7)와, 상기 노드(N1) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 NMOS트랜지스터(Q8)와, 전원전압(Vdd) 및 노드(N2) 사이에 접속되며 게이트가 상기 노드(N5)에 연결된 PMOS트랜지스터(Q9)와, 상기 노드(N2) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N5)에 연결된 NMOS트랜지스터(Q10)로 구성된다.
상기와 같이 구성된 도 1의 회로 동작에 대해 설명하면, 우선 워드라인이 인에이블되면 그 워드라인에 연결된 셀에 저장되어 있던 데이타들이 셀트랜지스터와 연결된 비트라인(b1, b1b 또는 b2, b2b)으로 출력되어 셀과 비트라인(b1, b1b 또는 b2, b2b)상이에 전하 분배가 일어난다.
그 이후에 비트라인 감지증폭기(예컨대, 101)의 동작시점을 알리는 신호가 들어오면 로오 어드레스(xadd)에 의하여 선택된 셀 어레이 블럭의 감지 증폭기 구동회로가 동작하여 감지 증폭기 바이어스 전위(rto, /s)를 전원전위(Vcc)와 접지전위(Vss)로 천이시킴으로써, 상기 비트라인 감지증폭기(101)를 구동한다.
상기 비트라인 감지증폭기(101)가 동작을 시작하면 미세한 전위차를 유지하고 있던 비트라인(b1, b1b)이 큰 전위차로 변하게 되고, 그 이후 컬럼어드레스 프리디코더 제어신호가 입력되면 컬럼 어드레스(yaddj)에 의하여 선택된 컬럼 디코더에서 상기 컬럼 전달 트랜지스터(Q5, Q6)를 턴온시키는 신호(yi)가 출력되어 비트라인(b1, b1b)에 전달되어 있던 데이타를 상기 데이타 버스(db, dbb)로 전달하게 된다.
따라서, 상기 데이타 버스(db, dbb)로 전달된 데이타(Vcc, Vss)에 의해 상기 데이타라인 감지증폭기(104)가 구동한다.
즉, 상기 데이타라인 감지증폭기(104)의 NMOS트랜지스터(Q19)가 턴온되고, NMOS트랜지스터(Q20)가 턴오프되므로, PMOS트랜지스터(Q18)를 통해 출력단자(rd)로 전원전압(Vdd)이 출력된다. 그리고, 풀업 트랜지스터 (Q21)는 게이트에 연결된 제어신호(en)에 의해 턴온되어 상기 NMOS트랜지스터(Q19)를 통해 흐르는 전류를 접지전위로 방출시킨다.
한편, 상기 클램프 회로(103)는 리드동작에서 상기 데이타라인(db, dbb)의 스윙(swing)폭을 제한하여 리드동작에서 상기 컬럼 어드레스가 변하는 경우에 데이타 라인의 변화가 빠르도록 구현된 것이다.
즉, 리드동작에서는 상기 라이트 컨트롤 신호(wrt_b)가 하이, 라이트데이타(wd)가 로우가 되어 상기 NOR게이트(G1)의 출력노드(N4)를 로우로 만들고, 상기 라이트 컨트롤 신호(wrt-b) 및 라이트 데이터 신호(wd_b)가 하이가 되어 상기 NOR게이트(G2)의 출력신호에 의해 상기 PMOS트랜지스터(Q7, Q9)가 턴온되어 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)으로 전원전압(Vdd)을 공급하게 된다. 상기 컬럼 전달 트랜지스터(Q5)를 통하여 전원전압(Vcc)이 상기 진위 데이타라인(db)으로 공급된다고 한다면, 상기 PMOS트랜지스터(Q7)를 통하여 진위 데이타라인(db)로 전달되는 전원전압(Vdd)에 의해 상기 진위 데이타라인(db)의 전위차는 전원전압(Vdd)에서 델타브이(△V)만큼 변하게 된다.
여기서, 상기 △V는 다음과 같은 식으로 표현된다.
△V=(Vdd-Vss)/(RQ5/(RQ7 + RQ5))
(RQ5, RQ7 : 트랜지스터의 저항)
그리고, 상기 컬럼 전달 트랜지스터(Q6)를 통하여 접지전압(Vss)이 데이타라인(dbb)으로 공급된다면, 상기 PMOS트랜지스터(Q9)를 통하여 보수데이타라인(dbb)으로 전달되는 접지전압(Vss)에 의해 상기 보수 데이타라인(dbb)의 전위차는 접지전압(Vss)에서 델타브이(△V)만큼 변하게 된다.
따라서, 데이타라인(db, dbb)의 스윙폭을 제한하여 리드동작에서 상기 컬럼 어드레스가 변하는 경우에 데이타라인의 변화가 빠르도록 구현된 것이다.
그런데, 상기 종래의 회로는 라이트동작이 일어난 이후에 리드동작이 수행되는 경우, 상기 데이타라인(db, dbb)이 전원전위(Vcc) 및 접지전위(Vss)로 벌여져 있다가 리드동작이 수행될 경우 상기 데이타라인(db, dbb)이 (Vcc-Vss)/2의 전위로 바뀌었다가 다시 전원전위(Vcc) 및 접지전위(Vss)로 천이되므로, 동작속도가 느려지는 문제점이 발생된다.
따라서, 본 발명은 상술한 종래 문제점을 해결하기 위해 이루어진 것으로, 라이트 동작 이후에 리드 동작에서의 동작속도를 향상시킬 수 있도록 한 데이타 라인 구동회로를 제공함을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 선택된 비트라인의 데이타를 증폭시켜서 진위 데이타라인 및 보수 데이타라인으로 전달하는 비트라인 감지증폭기와, 상기 진위 데이타라인 및 보수 데이타라인의 데이타를 증폭시켜서 출력단자로 전달하는 데이타라인 감지증폭기와, 상기 진위 데이타라인 및 보수 데이타라인을 전원전압 또는 접지전압으로 프리차지시키는 클램프 수단 및, 상기 진위 데이타라인 및 보수데이타라인의 전압스윙폭에 따라 상기 데이타라인을 고속으로 등화시키는 등화 수단을 구비한 데이타 라인 구동회로가 제공된다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 더욱 상세히 설명한다.
제2도는 본 발명의 실시예에 따른 데이타 라인 구동회로를 도시한 회로도로서, 제1도에서 설명한 부분과 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.
본 발명의 실시예의 구성과 제1도의 구성과의 차이점이라면, 진위 데이타라인(db) 및 보수 데이타라인(dbb) 사이에 리드동작에서만 동작하는 동화 회로(201)가 더 설치된 것이 차이난다.
상기 등화 회로(201)는 노드(N3) 및 노드(N6) 사이에 접속되어 입력되는 라이트 컨트롤 신호(wrt_b)를 반전시키는 인버터(G3)와, 노드(N1 ; 진위데이타라인(db)) 및 노드(N7) 사이에 접속되며 게이트가 노드(N2 ; 보수 데이타라인(dbb))에 연결된 PMOS트랜지스터(Q22)와, 상기 노드(N7) 및 상기 노드(N2) 사이에 접속되며 게이트가 상기 노드(N6)에 연결된 PMOS트랜지스터(Q23)와, 상기 노드(N1) 및 노드(N8) 사이에 접속되며 게이트가 상기 노드(N6)에 연결된 PMOS트랜지스터(Q24)와, 상기 노드(N8) 및 상기 노드(N2) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS트랜지스터(Q25)로 구성된다.
그 동작을 살펴보면, 정상적인 리드 동작에서는 상리 라이트 컨트롤 신호(wrt_b)가 하이, 라이트 데이타(wd)가 로우로 되어 상기 PMOS트랜지스터(Q7)를 통하여 진위 데이타라인(db)에 전원전압(Vdd)이 공급되고, 상기 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타 신호(wd_b)가 하이이르모 상기 PMOS트랜지스터(Q9)가 턴온되어 상기 보수 데이타라인(dbb)으로 전원전압(Vdd)이 공급된다. 따라서, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb) 사이의 전위차가 PMOS트랜지스터(Q23, Q24)의 문턱저압(Vt) 보다 작기 때문에 상기 등화 회로(201)는 동작하지 않게 된다.
한편, 라이트 동작에서는 상기 라이트 컨트롤 신호(wrt_b)가 로우, 라이트 데이타(wd)가 하이가 되어 상기 PMOS트랜지스터(Q7)를 통하여 상기 진위 데이타라인(db)으로 전원전압(Vdd)이 공급되고, 상기 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타 신호(wd_b)가 로우로 되어 상기 NMOS트랜지스터(Q10)를 통하여 상기 보수 데이타라인(dbb)으로 접지전압(Vss)이 흐른다.
그리고, 상기 노드(N3) 및 상기 노드(N6) 사이에 접속된 인버터(G3)에 의해 상기 노드(N6)가 라이트 동작에서는 하이가 되어 상기 등화 회로(201)의 PMOS트랜지스터(Q23, Q24)를 턴오프시킴으로써, 상기 등화 회로(201)는 동작하지 않게 된다.
그러나, 라이트 동작 이후의 리드 동작의 경우에는 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb) 사이의 전위차가 PMOS트랜지스터(Q23, Q24)의 문턱전압(Vt) 이상되고, 상기 노드(N6)가 로우가 되어 상기 PMOS트 랜지스터(Q23, Q24)를 턴온시킴으로써, 상기 등화 회로(201)가 동작하게 된다.
따라서, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위가 PMOS트랜지스터(Q23, Q24)의 문턱전압(Vt)으로 빠르게 변하게 된다.
제3도는 제2도에 도시된 등화 회로의 다른 실시예로서, 리드 동작에서만 동작된다.
동 도면에서의 등화 회로(201)는 전원전압(Vdd) 및 진위 데이타라인(db) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q26)와, 전원전압(Vdd) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS 트랜지스터(Q27)로 굿ㅇ된다.
그 동작에 대해 설명하면, 정상적인 리드 동작에서는 상기 제2도에서 설명한 바와 같이, 상기 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타(wd)에 의해 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)을 전원전압(Vcc)으로 클램핑하고, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 NMOS트랜지스터(Q26, Q27)의 문턱전압(Vt)보다 작은 경우에는 상기 라이트 컨트롤 신호(wrt_b) 라인(N3)이 하이(즉, Vcc)가 되어 상기 NMOS트랜지스터(Q26, Q27)를 턴온시킴으로써 동작하게 된다.
제4도는 제2도에 도시된 등화 회로의 또다른 실시예로서, 리드 동작에서만 동작된다.
동 도면에서의 등화 회로(201)는 진위 데이타라인(db) 및 보수 데이타 라인(dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q28)로 구성된다.
그 동작에 대해 설명하면, 리드 동작에서 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)을 클램핑하는 전위가 전원전압(Vcc)이고, 상기 전위 데이타라인(db)및 보수 데이타라인(dbb)의 전위차가 상기 NMOS트랜지스터(Q28)의 문턱전압(Vt)보다 작은 경우에 라이트 컨트롤 신호(wrt_b)가 하이가 되어 상기 NMOS트랜지스터(Q28)를 턴온시킴으로써 등화동작이 행해진다. 이때, 상기 NMOS트랜지스터(Q28)의 게이트에 연결된 노드(N3)의 전위는 전원전압(Vcc)이 인가된다.
제5도는 제2도에 도시된 등화 회로의 또다른 실시예로서, 리드 동작에서만 동작된다.
동 도면에서의 등화 회로(201)는 진위 데이터라인(db) 및 노드(N9) 사이에 접속되며 게이트 노드(N2)에 연결된 NMOS트랜지스터(Q29)와, 상기 노드(N9) 및 보수 데이타라인(dbb) 사이에 접속되고 게이트가 노드(N6)에 연결된 PMOS트랜지스터(Q30)와, 상기 진위 데이타라인(db) 및 노드(N10) 사이에 접속되고 게이트가 노드(N6)에 연결된 PMOS트랜지스터(Q31)와, 상기 노드(N10) 및 상기 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 진위 데이타라인(db)에 연결된 NMOS트랜지스터(Q32)로 구성된다.
그 동작에 대해 설명하면, 리드 동작에서 상기 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타(wd)에 의해 상기 진위 레이타라인(db) 및 보수 데이타라인(dbb)을 전원전압(Vcc)으로 클램핑하고, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 PMOS트랜지스터(Q30, Q31)의 문턱전압(Vt)보다 커지게 되고, 상기 노드(N6)가 로우로 되어 상기 PMOS트랜지스터(Q30, Q31)를 턴온시키게 되므로, 데이타라인에 대한 등화동작을 수행하게 된다. 즉, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 등화 회로에 의해 문턱전압(Vt)으로 빠르게 변하게 된다.
제6도는 제2도에 도시된 등화 회로의 또다른 실시예로서, 리드 동작에서만 동작된다.
동 도면에서의 등화 회로(201)는 진위 데이타라인(db) 및 노드(N1) 사이에 접속되며 게이트가 노드(N2)에 연결된 PMOS트랜지스터(Q33)와, 상기 노드(N11) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q34)와, 상기 진위 데이타라인(db) 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS트랜지스터(Q35)와, 상기 노드(N12) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 진위 데이타라인(db)에 연결된 PMOS트랜지스터(Q36)로 구성된다.
그 동작에 대해 설명하면, 리드 동작에서 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타(wd)에 의해 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)을 전원전압(Vcc)으로 클램핑하고, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 NMOS트랜지스터(Q34, Q35)의 문턱전압(Vt)보다 작고, 상기 노드(N3)가 하이로 되어 상기 NMOS 트랜지시트(Q34, Q35)를 턴온시킴으로써, 상기 등화 회로가 동작하게 된다.
따라서, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 등화 회로의 문턱전압(Vt)으로 빠르게 변하게 된다.
제7도는 제2도에 도시된 등화 회로의 또다른 실시예로서, 리드 동작에서만 동작된다.
동 도면에서의 등화 회로(201)는 진위 데이타라인(db) 및 노드(N13) 사이에 접속되며 게이트가 보수 데이타라인(dbb)에 연결된 NMOS트랜지스터(Q37)와, 상기 노드(N13) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOIS트랜지스터(Q38)와, 진위 데이타라인(db) 및 노드(N14) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS트랜지스터(Q39)와, 상기 노드(N14) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 진위 데이타라인(db)에 연결된 NMOS트랜지스터(Q40)로 구성된다.
그 동작에 대해 설명하면, 리드 동작에서 라이트 컨트롤 신호(wrt_b) 및 라이트 데이타(wd)에 의해 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 NMOS트랜지스터(Q38, Q39)의 문턱전압(Vt)보다 작고, 상기 노드(N3)가 하이로 되어 상기 NMOS트랜지스터(Q38, Q39)를 턴온시킴으로써, 상기 등화 회로가 동작하게 된다.
따라서, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 상기 등화 회로에 의해 문턱전압(Vt)으로 빠르게 변하게 된다.
제8도는 본 발명의 데이타 라인 구동회로의 출력파형도로서, 데이타라인 감지증폭기의 동작시간을 비교한 것이다.
상기 파형도에서, t1은 본 발명에 의한 데이타라인 감지증폭기의 동작지점을 표시한 것이고, t2는 종래기술에 의한 데이타라인 감지증폭기의 동작지점을 표시한 것이다.
상기 시뮬레이션의 결과에서 볼 수 있듯이, 본 발명에서 구현된 데이타라인 구동회로는 종래의 기술에 비해 라이트 동작 이후의 리드 동작속도를 향상시켰음을 알 수 있다.
이상 설명한 바와 같은 본 발명에 의하면, 정상적인 리드 동작의 경우에는 진위 데이타라인 및 보수 데이타라인의 스윙폭이 등화 회로의 문턱전압보다 작게 움직이므로 등화 회로는 동작을 하지 않게 되고, 라이트 동작 이후에 리드 동작이 수행되는 경우에는 등화 회로를 통해 진위 데이타라인 및 보수 데이타라인이 빠르게 천이될 수 있도록 함으로써, 라이트 동작 이후의 리드 동작에서 동작속도를 향상시키는 효과가 있다.

Claims (10)

  1. 선택된 비트라인의 데이타를 증폭시켜서 진위 데이타라인(db)및 보수 데이타라인(dbb)으로 전달하는 비트라인 감지증폭기(101, 102)와, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 데이타를 증폭시켜서 출력단자로 전달하는 데이타라인 감지증폭기(104)와, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)을 전원전압(Vcc) 또는 접지전압(Vss)으로 프리차지시키는 클램프 수단(103) 및, 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전압스윙폭에 따라 상기 데이타라인을 고속으로 등화시키는 등화 수단(201)을 구비하는 것을 특징으로 하는 데이타 라인 구동회로.
  2. 제1항에 있어서, 상기 등화 수단(201)은 리드 동작에서만 동작하는 것을 특징으로 하는 데이타 라인 구동회로.
  3. 상기 등화 수단(201)은 노드(N3) 및 노드(N6) 사이에 접속된 인버터(G3)와, 노드(N1) 및 노드(N7) 사이에 접속되며 게이트가 노드(N2)에 연결된 PMOS트랜지스터(Q22)와, 상기 노드(N7) 및 상기 노드(N2) 사이에 접속되며 게이트가 상기 노드(N6)에 연결된 PMOS트랜지스터(Q23)와, 상기 노드(N1) 및 노드(N8) 사이에 접속되며 게이트가 상기 노드(N6)에 연결된 PMOS트랜지스터(Q24)와, 상기 노드(N8) 및 상기 노드(N2) 사이에 접속되며 게이트가 상기 노드(N1)에 연결된 PMOS 트랜지스터(Q25)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  4. 제1항에 있어서, 상기 등화 수단(201)은 상기 진위 데이타라인(db) 및 노드(N9) 사이에 접속되며 게이트가 노드(N2)에 연결된 NMOS 트랜지스터(Q29)와, 상기 노드(N9) 및 보수 데이타라인(dbb) 사이에 접속되고 게이트가 노드(N6)에 연결된 PMOS트랜지스터(Q30)와, 상기 진위 데이타라인(db) 및 노드(N10) 사이에 접속되고 게이트가 노드(N6)에 연결된 PMOS트랜지스터(Q31)와, 상기 노드(N10) 및 상기 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 진위 데이타라인(db)에 연결된 NMOS트랜지스터 (Q32)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  5. 상기 등화 수단(201)은 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 PMOS트랜지스터(Q30, Q31)의 문턱전압(Vt) 이상일 경우에 동작하는 것을 특징으로 하는 데이타 라인 구동회로.
  6. 제1항에 있어서, 상기 등화 수단(201)은 전원전압(Vdd) 및 진위 데이타라인(db) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q26)와, 전원전압(Vdd) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS트랜지스터(Q27)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  7. 상기 등화 수단(201)은 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q28)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  8. 상기 등화 수단(201)은 상기 진위 데이타라인(db) 및 노드(N11) 사이에 접속되며 게이트가 보수 데이타라인(dbb)에 연결된 PMOS트랜지스터(Q33)와, 상기 노드(N11) 및 상기 보수 데이타라인(dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q34)와, 상기 진위 데이터라인(db) 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS트랜지스터(Q35)와, 상기 노드(N12) 및 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 진위 데이타라인(db)에 연결된 PMOS트랜지스터(Q36)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  9. 상기 등화 수단(201)은 상기 데이타라인(db) 및 노드(N13) 사이에 접속되며 게이트가 상기 보수 데이타라인(dbb)에 연결된 NMOS트랜지스터(Q37)와, 상기 노드(N13)및 상기 데이타라인 (dbb) 사이에 접속되며 게이트가 노드(N3)에 연결된 NMOS트랜지스터(Q38)와, 상기 진위 데이타라인(db) 및 노드(N14) 사이에 접속되며 게이트가 상기 노드(N3)에 연결된 NMOS트랜지스터(Q39)와, 상기 노드(N14) 및 상기 보수 데이타라인(dbb) 사이에 접속되며 게이트가 상기 진위 데이타라인(db)에 연결된 NMOS트랜지스터(Q40)로 구성된 것을 특징으로 하는 데이타 라인 구동회로.
  10. 제9항에 있어서, 상기 등화 수단(201)은 상기 진위 데이타라인(db) 및 보수 데이타라인(dbb)의 전위차가 NMOS트랜지스터(Q38, Q39)의 문턱전압(Vt)보다 작을 경우에 동작하는 것을 특징으로 하는 데이타 라인 구동회로.
KR1019940033243A 1994-12-08 1994-12-08 데이타 라인 구동회로 KR0140474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033243A KR0140474B1 (ko) 1994-12-08 1994-12-08 데이타 라인 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033243A KR0140474B1 (ko) 1994-12-08 1994-12-08 데이타 라인 구동회로

Publications (2)

Publication Number Publication Date
KR960025741A KR960025741A (ko) 1996-07-20
KR0140474B1 true KR0140474B1 (ko) 1998-07-15

Family

ID=19400674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033243A KR0140474B1 (ko) 1994-12-08 1994-12-08 데이타 라인 구동회로

Country Status (1)

Country Link
KR (1) KR0140474B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804152B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 장치
US7738307B2 (en) 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100097A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体記憶装置及びそのテスト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804152B1 (ko) * 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 장치
US7738307B2 (en) 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device

Also Published As

Publication number Publication date
KR960025741A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR0120606B1 (ko) 반도체 기억소자의 자동모드 선택 회로
KR890012321A (ko) 레벨시프트회로를 사용한 고속센스방식의 반도체장치
US5973984A (en) Static semiconductor memory device with reduced power consumption, chip occupied area and access time
JP2894115B2 (ja) カラム選択回路
KR100266528B1 (ko) 반도체메모리디바이스
KR970005281B1 (ko) 반도체 기억장치
KR100297717B1 (ko) 반도체메모리의입출력선프리차아지회로및이를사용하는반도체메모리
US5502681A (en) Column start signal generation circuit for memory device
US5329492A (en) Semiconductor memory device having improved connections between word lines and memory cell array blocks
US6411559B1 (en) Semiconductor memory device including a sense amplifier
KR0140474B1 (ko) 데이타 라인 구동회로
US5742185A (en) Data bus drive circuit for semiconductor memory device
KR950006300B1 (ko) 반도체 메모리 회로
KR19980084662A (ko) 반도체 메모리 장치
JPH10162584A (ja) 半導体記憶装置
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프
KR100301820B1 (ko) 센스 앰프
KR19990016994A (ko) 반도체 메모리장치
KR100190761B1 (ko) 비트라인 감지 증폭기
KR100295632B1 (ko) 메모리소자의컬럼선택회로
KR100388225B1 (ko) 센서앰프 출력 조정회로
USRE33725E (en) Self referenced sense amplifier
KR100316180B1 (ko) 반도체기억소자의x-디코더회로
KR960001295B1 (ko) 데이타 라인 클램프 회로
JPS6190389A (ja) 自己基準取り式の感知増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee