KR0139961B1 - 에이티엠 스위치 - Google Patents

Abstract

본 발명은 ATM 스위치에 관한 것으로, 전체적인 비트레이트를 감소시킴으로서 보다 많은 입력과 출력에 대해서도 스위칭을 고속으로 수행함과 동시에 원할한 방송기능을 수행하므로 동화상, 음성 및 데이터를 전달하는 고속통신망에 유용하게 적용할 수 있다.

Description

ATM 스위치

제1도는 종래의 ATM 스위치구성도.

제2도는 종래의 BSC블럭구성도.

제3도는 본 발명에 의한 ATM 스위치구성도.

제4도는 제3도에 도시된 선택부와 버퍼부에 대한 상세구성도.

제5도는 제3도에 도시된 입출력제어부의 상세구성도.

* 도면의 주요부분에 대한 부호의 설명

10,70:다중화부20a~20n, 40a~40n:선택부

30a~30n:버퍼50a~50n:FIFO

60a~60n:수신부80:입출력제어부

본 발명은 ATM(Asynchronous Transfer Mode) 스위치에 관한 것으로, 특히 데이타셀의 입출력을 고속으로 수행함으로써 고속스위칭이 가능하도록 한 ATM 스위치에 관한 것이다.

최근 동화상, 데이타 및 음성 등의 종합정보서비스를 제공하기 위한 스위칭방식에 관한 연구가 활발히 진행되고 있다.

IFIP-TC6의 제4차 Data Communication System and ther Performance (1990년도) 국제학술대회에서 공유출력버퍼방식에 의한 새로운 ATM스위치라는 논문이 발표된 바 있는데, 그 구성은 제1도에 도시된 바와 같다.

제1도에서, 직/병렬변환부(S/P)는 직렬데이타를 병렬로 변환하여 다중화부(MUX1)는 다수개(N개) 데이타를 순차적으로 합쳐 출력한다.

메모리레지스터(MBR)는 다중화부(MUX1)에서 오는 데이타를 공유버퍼 메모리(SBM)에 일시저장하고, 공유버퍼메모리(SBM)는 일반적인 메모리로 이루어진다. 역다중화부(DMU1)는 공유버퍼메모리(SBM)의 출력데이타를 N개의 경로로 순차적으로 출력한다. 출력레지스터(IDRO)는 입력레지스터(IDRI)로부터의 데이타를 출력하고, 병/직렬변환부(P/S)는 병렬데이타를 직렬로 변환하여 출력하며, 목적지 어드레스 디코더(DAD)는 다중화부(MUX1)에서 출력된 데이타 중 그 데이타의 경로를 나타내는 헤더를 읽고 그 대상 경로의 FIFO에 해당 어드레스가 쓰여지게 한다.

방송서비스제어부(BSC)는 ATM스위치의 기본 기능으로 방송기능이 있는데 방송기능을 구현하고, FIFO는 선입선출하는 일종의 메모리소자로 버퍼기능을 한다.

레지스터(FR)는 FIFO의 데이타를 출력하고, 다중화부(MUX2)는 레지스터(FR)에서 출력되는 데이타를 순차적으로 출력하고, 입력레지스터(IDRI)는 현재 비어있는 어드레스의 정보를 저장하는 것이다. 아이들 레지스터 FIFO(IAF)는 입력레지스터(IDRI)의 정보를 저장했다가 출력한다.

이와 같은 ATM스위치는 셀단위스위치로 각 데이타 셀(Cell)이 53바이트로 구성되고, CCITT의 규정에 따라 각 데이타레이트는 155Mbps를 유지해야 되며, 각 데이터셀은 48바이트의 사용자구간과 5바이트의 헤더구간으로 구분되고, 헤더의 입력정보는 그 셀데이타의 출력방향에 대한 내용이 포함된다.

직/병렬변환부(S/P)와 다중화부(MUX1)를 통과한 데이타셀은 일단 메모리레지스터(MBR)에 저장되고 헤더의 내용이 목적지어드레스 디코더(DAD)에 들어가게 된다. 목적지어드레스 디코더(DAD)는 헤더의 정보를 읽고 그 데이타셀 가는 방향에 대한 출력단(Wri)을 설정한다.

그때 A-버스상에 있는 비어있는 어드레스의 정보가 FIFO에 기록되는 순간 메로리레지스터(MBR)에 있던 내용이 FIFO에 기록된 공유버퍼메모리(SBM)의 어드레스정보를 출력한다. 위의 내용은 공유버퍼메모리(SBM)에 기록하는 과정을 나타내고 있으며 기록과 판독과정은 시간적으로 분리되어 수행된다.

판독과정을 살펴보면 FIFO에 쓰여진 데이터가 레지스터(FR)에 저장되고, 레지스터(FR)에 들어 있는 데이타는 순차적으로 다중화부(MUX2)를 통하여 출력되며, 레지스터(FR)는 역다중화(DMUX)이후 병/직렬변환부(P/S)의 위치에 관련이 있는데 FR 3은 P/S 3측으로 출력된다.

병/직렬변환부(MUX2)를 통하여 출력되면 공유버퍼메모리(SBM)를 읽는 어드레스가 출력되며 이때 공유버퍼메모리(SBM)의 데이타셀이 출력된다. 그리고 역다중화부(DMUX)를 지나 해당 다중화부(P/S)를 통하여 바뀌어진 경로로 출력되어 스위칭된다.

방송기능은 한개의 데이타셀을 여러경로로 출력하기 위한 것으로, 이 기능을 실현하기 위해서 방송서비스제어부(BSC)는 이와 같이 구성된다.

먼저 목적지어드레스 디코더(DAD)는 여러출력단(Wr)을 통해 FIFA에 같은 어드레스를 기록한다. 방송서비스제어부(BSC)의 제어부(C)에는 방송되는 수가 입력되고 그 값이 데이타 레지스터(BMBR1)에 출력되면서 A-버스에서 들어오는 값이 같으면 데이타 레지스터(BMBR2)가 값을 증가시키면서 데이타 레지스터(BMBR1)와 데이타 레지스터(BMBR2)가 같으면 제어부(C)의 입력을 지우고 어드레스값을 빈 어드레스를 보관하는 입력레지스터(IDIR)에 내보내게 된다. 실질적으로 이것을 구성하기위해서는 각 데이타셀당 처리시간은 2.7㎲ 요구되는데 N개의 입력을 동시에 처리해야하므로 2.7㎲/N으로 출력된다. 즉 N이 증가하면 처리 시간이 짧아지기 때문에 비트를 나누어 처리하는 방법을 제안하고 있다.

이와 같은 ATM스위치는 공유버퍼메모리(MBR)에서 모든 방향에서 들어오는 데이터를 스위칭하기 때문에 N이 증가되면 메모리에 기록하는 시간을 짧게 해주어야 하므로 데이타기록에 한계가 생기며 비트로 나누어 사용한다하더라도 비트를 나누는 수에도 한계가 있어 32 × 32 이상의 스위치구현이 실질적으로 어렵게 되는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 전체적인 비트레이트를 감소시킴으로써 보다 많은 입력과 출력에 대해서도 스위칭을 고속으로 수행함과 동시에 원할한 방송기능을 수행하도록한 ATM스위치를 제공하는데 목적이 있다.

이와 같은 목적을 달성하기 위하여, 본 발명은 입력단을 통해 공급되는 데이타를 선택하는 다수의 제1선택부, 상기 제1선택부측으로 선택제어정보를 출력하고 상기 제1선택부로부터 공급되는 데이타를 출력하고 별도 경로를 통해 데이타입출력정보를 출력하는 다수의 버퍼, 상기 입력단을 통해 공급외는 데이타의 헤더를 출력하는 제1다중화부, 자신에게 할당된 출력버퍼어드레스정보를 수신하는 다수의 수신부, 상기수신부로부터의 출력데이타선택정보를 저장했다가 출력하는 다수의 FIFO, 상기 FIFO로 부터의 출력버퍼어드레스정보에 따라 상기 버퍼로부터의 데이타을 선택하여 출력하는 다수의 제2선택부, 상기 FIFO로부터의 출력버퍼어드레스정보를 수집하여 출력하는 제2다중화부 및, 상기 제1다중화부로부터의 헤더정보와 상기 제2다중화부로부터의 출력버퍼어 드레스정보에 따라 상기 버퍼측으로 선택제어정보를 출력함과 동시에 상기 수신부측으로 출력버퍼어드레스정보를 출력하고 상기 버퍼로부터의 데이타입출력정보를 수신하는 방송동작을 제어하는 입출력제어부를 구비하는 것을 특징으로 하는 ATM스위치를 제공한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제3도는 본 발명에 의한 ATM스위치의 구성도이고, 제4도는 제3도에 도시된 선택부 및 버퍼부에 대한 상세구성도이며, 제5도는 제3도에 도시된 입출력제어부의 상세구성도이다.

본 발명에 의한 ATM스위치는 제3도에 도시된 바와 같이 다중화부(10), 선택부(20a∼20n), 버퍼(30a∼30n), 선택부(40a∼40n), FIFO(50a∼50n), 수신부(60a∼60n), 다중화부(70) 및 입출력제어부(80)를구비하여 이루어진다.

버퍼(30a∼30n)위의 선택부(20a∼20n)는 입력되는 다수의 ATM 데이타셀 중에서 하나를 선택하여 출력하고, 선택의 대상은 버퍼(30a∼30n)의 출력에 따라 결정된다.

다중화부(10)는 다수의 라인에서 입력되는 ATM 데이타셀의 헤더만을 취합하여 1에서 N까지 순차적으로 2.7㎲동안 입출력제어부(80)로 보낸다. 버퍼(30a∼30n)는 읽기동작과 쓰기동작을 수행하는데, 읽기동작동안에는 입출력제어부(80)측으로 비어있다는 통보를 보내고 그 통보를 받은 입출력제어부(80)는 쓰기동작이 가능하게 하고 동시에 입력N중에 1개를 선택하기위한 정보를 버퍼(30a∼30n)측에 출력한다.

입출력제어부(80)는 다중화부(10)에서 공급되는 데이타의 헤더값을 수신부(60a∼60n)측으로 보내는 기능을 하고 이때 그 데이타셀이 어떤 버퍼(30a∼30n)에 기록되었는가를 알리는 정보를 동시에 출력한다.

선택부(40a∼40n)는 버퍼(30a∼30n)로부터 출력된 데이타 중 하나를 선택하고, 선택대상은 FIFO(50a∼50n)의 출력에 따라 결정된다.

FIFO(50a∼50n)는 먼저 들어온 데이타를 먼저 내보내는 기능을 수행하여 완충작용을 한다. 수신부(60a∼60n)는 단순히 입출력제어부(80)로부터 공급되는 데이타가 자신이 가져야 하는지를 판단하고 그 경우가 맞으면 임시저장하였다가 FIFO(50a∼50n)측으로 출력한다.

다중화부(70)는 FIFO(50a∼50n)가 선택부(40a∼40n)에 어떤 데이타를 보냈는가를 확인하는 정보를 출력하는데, 그 정보는 위치를 의미하고 데이타를 출력한 해당 버퍼(30a∼30n)에 데이타를 기록할 수 있도록 그 정보를 입출력제어부(80)측으로 출력하며 방송의 경우에 대비하여 FIFO(50a∼50n)의 출력내용이 같은 버퍼(30a∼30n)를 선택하면 두번이상 쓰였다는 정보를 입출력제어부(80)에게 보내게 된다.

먼저 N개의 입력쪽에서 ATM형태의 데이타가 들어오면 상위 5바이트는 다중화부(10)로 보내지고 하위 48바이트는 선택부(20a∼20n)에 의해 선택되어 버퍼(30a∼30n)에 기록된다. 입출력제어부(80)는 다중

화부(70)와 버퍼(30a∼30n)로부터 비워진 버퍼(30a∼30a)에 관한 정보를 가지고 있다가 각 버퍼(30a∼30n)에게 1에서 N까지 번호를 부여하고, 그 버퍼들은 부여된 번호를 선택부(20a∼20n)에게 주어 48바이트영역을 기록하게 된다. 그런데 이때 그 데이타셀이 비워진경우 그것이 쓰여진 퍼퍼는 입출력제어부(80)측으로 자신이 비워져있다는 정보를 보낸다. 그 다음은 입출력제어부(80)가 비워있는 버퍼를 확인하여 다음번 데이타들을 기록할 수 있도록 준비한다. 일단 버퍼(30a∼30n)에 데이타셀이 기록된 후 입출력제어부(80)는 헤더를 순차적으로 처리하면서 그 데이타셀이 1 내지 N의 경로중 어떤 경로인가를 확인하고 수신부(60a∼60n)들 중 어떤 곳으로 갈것인가를 정하는 정보와 함께 그 데이타셀이 어떤 버퍼(30a∼30n)에 쓰여져 있는지에 대한 정보도 보내면 해당되는 수신부(60a∼60n)는 그것을 읽어 FIFO(50a∼50n)측에 기록한다.

FIFO(50a∼50n)에 기록된 데이타가 출력되면 그순간 출력된 내용을 다중화부(70)측에 보내어 입출력제어부(80)에게 버퍼(30a∼30n)가 비었음을 확인시킨다. 즉 다음번 데이타셀을 비워진 해당버퍼에 기록할 수 있는 조건을 마련하기 위하여 다중화부(70)가 사용된 버퍼의 번호를 입출력제어부(80)로 보내어 빈 버퍼에 데이타셀을 기록할 수 있게 한다.

선택부(20a∼20n)와 버퍼(30a∼30n)는 제4도에 도시된 바와 같이 이루어진다. 제4도는 1에서 4N까지의 버퍼들 중 K번째를 중심으로 나타낸 것으로, K번째 버퍼는 선택부에 선택정보를 제공하기 위해 1∼K만 더하는 가산기를 가지고 점유가 되면 1점유가 안되면 0로 표시되는 점유상태인 버스의 1에서 K까지만을 더한 값이 선택부에 주는 정보가 선택부에 정보를 주지 않으므로 ATM데이타가 공급되지 않아 빈 버퍼상태를 유지한다. 선택부에 데이타를 주지않는 다른 경우는 버퍼자체에 데이타가 있는 경우이다.

입출력제어부(80)는 제5도에 도시된 바와 같이 레지스터(81a∼81n), 방송ID검출부(82), 어드레스다중화부(83) 및 동기화 다중화기(84)를 구비하여 이루어진다.

다중화부(70)로부터 공급된 정보 즉 사용된 버퍼(30a∼30n)의 어드레스(번호)가 방송용인가를 확인하고 방송용이 아니면 레지스터(81a∼81n)에 그 값을 보내어 [각 레지스터(81a∼81n)에는 버퍼의 어드레스(번호)가 기록됨] 해당 레지스터(81a∼81n)의 값을 0으로 바꾸어 점유상태를 해재한다.

그리고 빈 버퍼 어드레스(번호)를 다중화하는 다중화부(83)는 각 레지스터(81a∼81n)의 점유/비점유를 정리하여 다중화부(10)에서 오는 헤더값에 맞게 비점유버퍼의 번호를 순서대로 출력한다.

그리고 동기화 다중화기(83)는 헤더값에 맞는 버퍼번호값을 동시에 출력하는 기능을 갖고 있다.

방송시의 스위칭동작은 다음과 같이 이루어진다.

입출력제어부(80)가 헤더의 내용을 해석하여 수신부(60a∼60n)로 보내면 그 값을 읽고 동시에 여러곳의 수신부에 데이타를 전송하며, 이것이 동시에 FIFO(50a∼50n)에 쓰여진다. 그러나 FIFO(50a∼50n)의 상태에 따라 동시에 출력되지 않으며 이로 인하여 다중화부(70)에서 보낸 데이타를 읽은 입출력제어부(80)는 몇개의 출력을 갖고 있는가를 확인하고 그 수에 도달하면 버퍼(30a∼30n)를 비우는 명령을 보낸다.

즉 한 버퍼(30a∼30n)의 내용이 원하는 모든 출력으로 나갈때까지 새로운 데이타셀이 그 해당 버퍼에 기록되지 못하도록 한다. 그러므로 입출력제어부(80)는 방송의 수를 각 데이타셀마다 가지고 있어야 한다.

방송시에 방송ID검출부(82)에서 방송용인가를 확인하고 방송용인 버퍼어드레스가 들어오면 몇개로 출력되야 하는지를 확인하고 그 값을 카운트하여 들어온 총수가 되면 레지스터(81a∼81n)로 비점유신호를 보내게 된다. 즉 완전히 방송이 될때까지는 버퍼(30a∼30n)에 새로운 데이타가 기록되는 것을 방지한다. 이상 설명한 바와 같이 본 발명은 전체적인 비트 레이트를 감소시킴으로써 보다 많은 입력과 출력에대해서도 스위칭을 고속으로 수행함과 동시에 원활한 방송기능을 수행하므로 동하상, 음성 및 데이타를 전달하는 고속통신망에 유용하게 적용할 수 있다.

Claims (3)

1. [ATM 스위치에 있어서]

   입력단을 통해 공급되는 데이타를 선택하는 다수의 제1선택부(20a∼20n)의 , 상기 제1선택부(20a∼20n)측으로 선택제어정보를 출력하고 상기 제1선택부(20a∼20n)로부터 공급되는 데이타를 출력하고 별도 경로를 통해 데이타입출력정보를 출력하는 다수의 버퍼(30a∼30n), 상기 입력단을 통해 공급되는 데이터의 헤더를 출력하는 제1다중화부(10), 자신에게 할당된 출력버퍼어드레스정보를 수신하는 다수의 수신부(60a∼60n), 상기 수신부960a∼60n)로부터의 출력데이타선택정보를 저장했다가 출력하는 다수의 FIFO(50a∼50n), 상기 FIFO(50a∼50n)로부터의 출력버퍼어드레스정보에 따라 상기 버퍼(30a∼30n)로부터의 데이터를 선택하여 출력하는 다수의 제2선택부(40a∼40n), 상기 FIFO(50a∼50n)로부터의 출력버퍼어드레스정보를 수집하여 출력하는 제2다중화부(70) 및, 상기 제1다중화부(10)로부터의 헤더정보와 상기 제2다중화부(70)로부터의 출력버퍼어드레스정보에 따라 상기 버퍼(30a∼30n)측으로 선택제어정보를 출력함과 동시에 상기 수신부(60a∼60n)측으로 출력버퍼어 드레스정보를 출력하고 상기 버퍼(30a∼30n)로부터의 데이타입출력정보를 수신하는 방송동작을 제어하는 입출력제어부(80)를 구비하는 것을 특징으로 하는 ATM스위치.
2. 제1항에 있어서,

   상기 입출력제어부(80)는 상기 제2다중화부(70)로부터 공급되는 출력버퍼어드레스정보에서 방송용 어드레스정보를 검출하는 방송ID검출부(82), 상기 방송ID검출부(82)로부터의 비선택제어신호를 상기 버퍼(30a∼30n)측으로 출력하고 상기 버퍼(30a∼30n)로부터 데이타입출력정보를 수신하는 다수의 레지스터(81a∼81n)로부터의 데이터입출력정보를 다중화하는 다중화부(83) 및, 상기 다중화부(83)로부터의 데이타입출력정보를 상기 제1다중화부(10)로부터의 헤더정보에 동기시켜 상기 선택정보(60a∼60n)측으로 출력하는 동기화 다중화기(84)를 구비하는 것을 특징으로 하는 ATM 스위치
3. 제1항에 있어서

   상기 제1선택부(20a∼20n)의 각각에는 상기 입출력제어부(80)로부터의 선택제어정보를 공급받기 위한 가산기가 접속되는 것을 특징으로 하는 ATM 스위치.