JP3122278B2 - Atm交換機の系切替え方式 - Google Patents

Atm交換機の系切替え方式

Info

Publication number
JP3122278B2
JP3122278B2 JP5999493A JP5999493A JP3122278B2 JP 3122278 B2 JP3122278 B2 JP 3122278B2 JP 5999493 A JP5999493 A JP 5999493A JP 5999493 A JP5999493 A JP 5999493A JP 3122278 B2 JP3122278 B2 JP 3122278B2
Authority
JP
Japan
Prior art keywords
cells
shaper
current
atm
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5999493A
Other languages
English (en)
Other versions
JPH06276216A (ja
Inventor
正文 加藤
祐司 加藤
次雄 加藤
裕 江崎
竜一 武智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5999493A priority Critical patent/JP3122278B2/ja
Publication of JPH06276216A publication Critical patent/JPH06276216A/ja
Application granted granted Critical
Publication of JP3122278B2 publication Critical patent/JP3122278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はATM交換機の系切替え
方式に係わり、特に2つの同じATM通話路を並列に配
列した二重化構成を備え、無瞬断で現運用系を予備系に
すると共に、現予備系を運用系にして運用状態を切替え
るATM交換機の系切替え方式に関する。
【0002】
【従来の技術】音声通信、データ通信だけでなく動画像
通信も含めたマルチメディア通信のニーズが高まりつつ
あり、そのような広帯域(broadband)の通信の実現手段
として、非同期転送モード(Asynchronous Transfer Mo
de:ATM)を基本とするB−ISDN(Broadband−
ISDN)の交換技術がCCITTで合意され、研究が
進められている。ATM方式では物理回線上に多重に論
理リンクを張ることにより回線を複数の呼に割り当て
る。そして、各呼に応じた端末からの動画像データや音
声データ等を固定長の情報単位(セルという)に分解
し、順次回線に送り出して多重化を実現する。セルは図
7に示すように、53バイトの固定長ブロックで構成さ
れ、その内5バイトがヘッダ部HD、48バイトがイン
フォメーションフィールド(情報部)DTである。ヘッ
ダ部HDには、データがブロックに分解された後でも宛
先が判るように呼識別用の仮想チャンネル番号(Virtua
l Channel Identifier:VCI)が含まれ、そのほか方
路を特定する仮想パスの識別子(Virtual Path Identif
ier:VPI)や、リンク間のフロー制御に用いられる
ジェネリックフローコントロールGFC(Generic Flow
Control)や、ペイロードPT(PayloadType)やヘッダ
のエラー訂正用符号HEC(Header Error Control)等
が含まれている。
【0003】図8はATM方式を説明するためのATM
網の概略構成図であり、11a,11bは端末装置、1
3はATM網である。ATM網13は、データセルを伝
送する情報網13aと制御信号を伝送する信号網13b
を備え、情報網13aにおける各ATM交換機13c-1
〜13c-nのCPU13d-1〜13d-nは信号網13bと接
続されている。発信端末11aが着信端末11bを呼び
出すための発呼操作を行うと、発信端末内のセル組立部
は発信番号、着信番号、端末の種別、伝送速度(帯域)
等を含むデータをセル単位に分割し、各分割データに信
号用VCI(端末毎に予め定まっている)を付して信号
セルを生成し、該信号セルをATM網13に送り出す。
【0004】ATM交換機(発信側交換機)13c-1の
図示しない信号装置は信号セルを受信すれば、該信号セ
ルに含まれる情報を組立ててCPU13d−1に通知す
る。CPUは発信者サービス分析処理、課金処理、着信
者数字翻訳処理等の呼処理を行なうと共に、方路(VP
I)及び呼識別情報(VCI)を決定し、信号網13b
を介してNO.7プロトコルに従って次の中継交換機13
c-2に発信番号、着信番号、VPI、VCI、その他の
データを含む接続情報を送出する。以後、中継交換機13
c-2は同様な処理を行ない、最終的に発信側交換機13c
-1から着信端末が接続されたATM交換機(着信側交換
機)13c-nまでのパス及び中継ATM交換機13c-2,
13c-3,・・・が決定される。着信側交換機13c-nは発信
番号、着信番号、上位ATM交換機のVCIを含む接続
情報を受信すれば、着信端末に所定VCIを割り当てる
と共に、着信端末11bが通話可能であるか調べる。通
話可能であれば、信号網13bは通話可能な旨を発信側
交換機13c-1に通知し、発信側交換機は発信端末11
aに所定のVCIを割り当てる。
【0005】パス上の各ATM交換機13c-1〜13c-n
はパス毎に、上位ATM交換機のVCIに対応させて、
(1) 該VCIを有するセルの出力パス(出ハイウェイ)
を特定するための接続情報(ルーチングヘッダ)と、
(2) 出力するセルに付加する新たなVCI、VPIを内
蔵のルーチングテーブルに登録する。以上により、発信
端末11aと着信端末11b間にパスが形成されると、
両端末は発呼セル、応答セルを互いに送受しあって通信
手順を確認する。しかる後、発信端末11aは送信すべ
きデータを所定バイト長に分解すると共に、前記割り当
てられたVCIを含むヘッダを付けてセルを生成し、該
セルをATM網13に送り出す。各ATM交換機13c-
1〜13c-nは上位交換機から所定の入ハイウェイを介し
てセルが入力されると、ルーチングテーブルに基づいて
該入力されたセルのVCIを付け変えると共に所定の出
ハイウェイに送り出す。この結果、発信端末11aから
出力されたセルは呼制御で決定したパスを介して着信側
交換機13c-nに到達する。着信側交換機13c-nはルー
チングテーブルに基づいて、入力されたセルに付加され
ているVCIを着信端末に割り当てたVCIに付け変え
た後、着信端末11bが接続されている回線に送出す
る。
【0006】以後、発信端末11aはセルを順次着信端
末11bに送り、着信端末は受信したセルに含まれる情
報部DTを組立て、元のデータを復元する。以上は、1
つの呼に対する場合であるが、端末−ATM交換機間及
び隣接ATM交換機間の各回線の両端で互いに持ち合う
VCI値を変えることにより、1つの回線に多数の呼に
応じた論理リンクを張ることができ、これにより高速多
重通信が実現される。ATM方式によれば、画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため1本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、150Mbpsの超
高速のデータ伝送が可能となる。
【0007】又、ATM交換機にはバッファリングの機
能があり、このバッファリング機能によりATM交換機
や着信端末に多数の呼が発生した場合でも発信端末を待
たせることなく呼を受け付けて着信端末に送ることがで
きる。例えば、着信端末11bに対し同時に多数の端末
から呼が発生し、これにより着信側交換機13c-nと着信
端末11b間の回線に空きがなくなると、着信端末に送
れないセルが発生する。かかる場合、着信側交換機13c-
nは送れないセルをバッファリングし、回線に空きがで
きた時に送ることにより発信端末を待たせることなく呼
を受け付けて着信端末に送ることができる。
【0008】図9は自己ルーチングATM交換機の構成
図であり、基本スイッチングユニットSWUと制御情報
付加ユニットCIAUと、呼処理用のCPU(呼制御
部)CLPを有している。尚、このATM交換機は、入
線・出線間に1段の自己ルーチングスイッチモジュール
SRM1が存在する構成になっているが、1段につき複
数の自己ルーチングスイッチモジュ−ルが複数段接続さ
れた構成であっても構わない。モジュールSRM1の入
力端は制御情報付加回路CIAUを介して入線(入ハイ
ウェイ)#1〜#3接続され、出力端は出線(出ハイウ
ェイ)#1〜#3と接続されている。制御情報付加ユニ
ットCIAUは、各入力線#1〜#3に対応してルーチ
ング情報等を付加する付加回路AC1〜AC3を備え、
各付加回路AC1〜AC3は対応する入線から入力され
たセルにルーチングヘッダを付加すると共に、該セルに
含まれるVCIを付け替えて基本スイッチングユニット
SWUに送り出す。
【0009】呼制御部CLPは発呼時、呼制御を行って
セルのVCI、VPIを決定すると共に、着信端末の所
在地に応じてルーチングヘッダRHを決定し、これら制
御情報をセルが入力される付加回路のルーチングテーブ
ル(図示せず)に書き込む。尚、セルが入力される付加
回路は呼制御時に上位ATM交換機より通知される情報
より既知である。又、前記決定した制御情報を上位AT
M交換機のVCIに対応させて付加回路のルーチングテ
ーブルに書き込む。呼制御が終わって、セルが上位AT
M交換機を介して所定の入線に入力されると、該入線に
接続された付加回路AC1〜AC3は、ルーチングテー
ブルより入力セルに付加されているVCIに応じた制御
情報(ルーチングヘッダRHとVCI)を読み出す。そ
して、セルに該ルーチングヘッダRHを付加すると共
に、該セルのVCIを読み出したVCIで付け替えて基
本スイッチングユニットSWUに送り出す。基本スイッ
チングユニットSWUの自己ルーチングスイッチモジュ
ールSRM1はルーチングヘッダRHを用いてセルを所
定の出線より送出する。尚、出線に送出する前に図示し
ない後処理回路でルーチングヘッダは除去される。
【0010】図10は自己ルーチングスイッチモジュー
ル(SRM1)の具体例を示す回路図である。I1〜I3
は制御情報検出回路、D1〜D3は伝送情報遅延回路、D
1〜DM3はデマルチプレクサ、DEC1〜DEC3は制
御情報デコード回路であり、以上によりセル振分け部C
ELDが構成される。FM11〜FM33はバッファメモリ
で例えばFIFO(First-In First-Out)メモリ、SEL
1〜SEL3はセレクタ、AOM1〜AOM3は到着順序管
理FIFOである。各到着順序管理FIFO(AOM1
〜AOM3)はそれぞれ制御情報デコード回路DEC1
DEC3の出力端に接続され、対応する3つのバッファ
メモリFM11〜FM13,FM21〜FM23,FM31〜FM
33にセルが到来する順序を記憶し、対応するセレクタS
EL1〜SEL3を制御してセル到来順に3つのバッファ
メモリからセルを読み出して出線#1〜#3に送出す
る。
【0011】検出回路Ii(i=1〜3)は入力されたセル
に含まれる制御情報を抽出してデコード回路DECi(i=
1〜3)に送る。デコード回路DECiは入力されたル
ーチングヘッダRHが出力端#j(j=1〜3)を示す
ものであれば、切換信号SiによりデマルチプレクサD
Miを操作してFIFOメモリFMjiに伝送情報を送
る。例えば、入力端#1より入力した情報に含まれるル
ーチングヘッダRHが出力端#2を示すものであれば、
デコード回路DEC1はデマルチプレクサDM1を操作し
て入力端#1からの情報をFM 21に入力する。到着順序
管理FIFO(AOMi)は制御情報デコード回路DE
1〜DEC3の出力端に接続され、対応する3つのバッ
ファメモリFMi1〜FMi3にセルが到来する順序を記憶
する。例えば、セルがバッファメモリFM11→FM12
FM13→FM12→・・・の順序で到来すれば、到着順序
管理FIFO(AOM1)には1→2→3→2→・・・
のようにセル到来順にバッファメモリ識別符号が記憶さ
れる。しかる後、到着順序管理FIFO(AOMi)は
対応するセレクタSELiを制御してセル到来順に3つ
のバッファメモリFMi1〜FMi3からセルを読み出して
出線#iに送出する。
【0012】このように、FIFOメモリFMijに複数
セル分の容量を持たせておくことにより、バッファ機能
が得られ、一時的に伝送データが増大するような場合に
も十分に対応できる。また、セル到来順にバッファメモ
リFMi1〜FMi3からセルを読み出すため各バッファメ
モリFMi1〜FMi3に均等数のセルが滞留し、バッファ
メモリよりオーバフローしてセルが廃棄される事態がな
くなる。以上のようなATM交換機においては、信頼性
をあげるために運用系(Act系)と予備系(Sby
系)を有する二重化構成になっており、現運用系に障害
が発生すると即座に現予備系を運用系に切り替えてサー
ビス向上を図っている。ところで、長時間現運用系が動
作している状態で障害が発生して予備系に切り替えても
予備系が正常に動くかどうか判らない。このため、定期
的に運用系→予備系、予備系→運用系に切り替えて、両
系が正常に動作していることを確認し、障害発生時に予
備系に切り替えるようにしている。このようにすれば、
障害発生時に予備系が正常でないことにより通信システ
ムがダウンするのを防止できる。尚、定期的な系切替え
は1日に1回程度行なって予備系が正常に動作するかど
うかのチェックを行ない、正常に動作してなければ元に
戻して予備系の不具合を直す。
【0013】かかる系切替えは無瞬断に行なう必要があ
る。というには、ATM交換機は前述のようにバッファ
リング機能によりATMセルを蓄積しており、急に運用
系と予備系の運用状態を切り替えると、ATM交換機に
滞留されているATMセルが失われる(セル廃棄)。A
TM網のサ−ビス条件としてエンド・ツー・エンドで1
/1011〜1/106オ−ダのセル廃棄でなければなら
ない。このため、定期的な系切替えによりセル廃棄が生
じると、前記サ−ビス条件を満足しなくなる。このた
め、系切替えは無瞬断、換言すればセル廃棄無しで行な
う必要がある。以上より、無瞬断で系切替えを行なう系
切替え方式が提案されている。
【0014】図11は提案されている系切換方式におけ
る一方の系のATM通話路の概略構成図であり、1段の
ATMスイッチで構成されている。図12は提案されて
いる系切替え方式の説明図である。図11において、M
LPは多重化部、DBF1〜DBFmは出バッファーで
ある。多重化部MLPは出線#1〜#m行きの速度Vの
セルを多重化してmVの速度で各出線対応に設けた出バ
ッファーDBF1〜DBFmに格納し、各出バッファよ
り速度Vで読出して対応する出線#1〜#mに出力す
る。図12において、ATPT0,ATPT1は図11に
示す運用系、予備系のATM通話路であり、出線#iの
出バッファーDBFiのみが示されている。SSWは予
備系・運用系の切替えを行なう系切替部、SCCは系切
替えを指示する系切替指示部、EMNは出バッファーD
BFiが空きになったことを監視する空き監視部であ
る。
【0015】系切替指示部SCCより切替指示がある
と、現予備系のATM通話路ATPT1の全出バッファ
ーDBF1〜DBFmを空にする。例えば、図示しない
バッファクリア手段により全出バッファーをクリアす
る。 ついで、現運用系のATM通話路ATPT0へのセル
の入力を停止すると共に、現予備系のATM通話路AT
PT1のみへセルを入力する。又、系切替部SSWは現
運用系からの出力を有効とし、現運用系からのセルを選
択して各出線に出力する。なお、現予備系のATM通話
路ATPT1は入力されたセルを各出バッファーDBF
1〜DBFmに記憶・滞留する。 現運用系の出線#iに対応する出バッファーDBFi
に滞留されているセルが全て出力されると空き監視部E
MNは系切替信号を出力する。 これにより、系切替部SSWは現予備系のATM通話
路ATPT1の出バッファーDBFiよりセルを選択して
出線#iに出力する。以後、同様に、各出バッファーに
滞留されているセルが全て出力される毎に系切替信号が
出力されて予備系に切り替えられ、最終的に全出線に出
力されるセルは予備系からのセルに切り替えられ、系の
切替えが無瞬断で行なわれる。
【0016】この出バッファー毎に切替える方法によれ
ば、出バッファー間の滞留セル数のバラツキを吸収する
ためにバッファー長を冗長に用意する必要がなく、又、
ハ−ド増分もなく優れている。尚、出線毎でなく、全出
線一度に切り替える場合には、運用系で常時使用してい
るバッファ長の2倍のバッファー長が必要になり、この
点からも優れているといえる。又、この方法は図13に
示すように各出線の出バッファーを共通化した共通バッ
ファー型ATM通話路へ適用することもできる。図13
において、MLPは多重化部、CMMは共通バッファー
メモリ、DMPXは多重分離部である。各入力リンクを
多重化する手前の地点と出力を多重分離した地点に系交
絡点(運用系と予備系の切換点)をもたせ、多重分離さ
れた出力毎に、その方路行きのセルが運用系から全部読
み出されたことを確認してから出力選択論理を変える。
各出方路毎の蓄積セル数が0になったことは、この共通
バッファメモリCMMの使用アドレスを出方路毎に管理
しているFIFO(図示せず)の中身が0になったこと
で簡単に確認できる。
【0017】
【発明が解決しようとする課題】しかし、提案されてい
る系切替え方式は、運用系への入力を止めて予備系への
みセルを入力し、運用系のセルの滞留が無くなった後に
予備系に切り替えるものである。このため、予備系に切
り替えたとき該予備系が正常に動作しない場合、元の運
用系に切り替えるとセルの廃棄が生じ、ATM網のサー
ビス条件(セル廃棄率)を満足できなくなりサービスの
低下を来す問題がある。又、提案されている系切替え方
式は1段のATMスイッチを用いるATM通話路の系切
替えに適用できるが、1段であっても、ATM特有のシ
ェーピング機能部(VPシェーパ)を備えたATM通話
路の系切替に適用できない問題がある。以下、この点を
詳細に説明する。
【0018】図14は第1段目に図11のATMスイッ
チ(ATPT)を有し、第2段にシェーピング機能を備
えたVPシェーパ(VSH)を有するATM通話路であ
り、VPシェーパの前後に系交絡点が存在する。尚、V
Pシェーパは出線#1のみ示してあるが他の出線につい
ても同様のVPシェーパが設けられている。VPシェー
パは1つの伝送路の使用帯域V(例えば150Mb/s)をVP
I毎に予め設定しておき、該使用帯域に収まるようにセ
ルを伝送路に送り出すものである。伝送路の使用帯域を
VPI毎に管理をすることにより、特定のVPIにより
伝送路の帯域の大半が専有されて他のVPIのセルが送
出できなくなることを防止できる。
【0019】VPシェーパにおいて、VPDVはVPI
毎にセルを振り分けるVP振分部、FB1〜FBnはV
PI毎に設けられたFIFOバッファ、SELはセレク
タ、SCDは予め設定されているスケジュールに従って
各バッファからセルを読み出して出線(伝送路)#1に
送り出すスケジューラである。スケジューラは伝送路を
1周期128個のセルスロットに区分する時、各セルス
ロットS1〜S128の各々にどのバッファからのセルを呼
び出すかを予め設定されており、128個のセルスロッ
ト毎に所定のバッファからセルを読み出して伝送路に送
出し、この動作をサイクリックに行う。これにより、各
VPIに使用帯域V1,V2,・・・Vn(V≧V1+
V2+・・・+Vn)が割り当てられる。かかるVPシェ
ーパを有するATM通話路においては、VPI毎に各バ
ッファの出口に交絡点があるのではなく、速度Vで多重
化された後に系切替え点があり、VPシェーパの全バッ
ファFB1〜FBnの切替は同時に行われる。このた
め、系切替え指示があると、現運用系シェーパの全バッ
ファの全てが空きになるまで、予備系シェーパのバッフ
ァに入力セルを蓄積しなければならない。そして、この
蓄積セル数は現運用系の最も時間のかかるものに左右さ
れる。
【0020】系切替えをしない場合に廃棄されるセルを
も系切替え時に予備系で救済する必要はないが、系切替
えをしなければそのまま現運用系を通り抜けるセルが系
切替により予備系で廃棄を起こすことがありうる。例え
ば、V=150Mb/s、V1=10Mb/s、Q1=100(Qは滞留
セル数)、V2=140Mb/s、Q2=0とし、その後、バッ
ファFB2へ140Mb/sで連続的にセルが到着するものと
する。もし、系切替えを行なうことなく運用系を通すな
らば、当然バッファFB2への全セルは、該バッファを
経由して正しく伝送路#1に送出される。しかし、系切
替えが起動されると、バッファFB1が空きになるまで
の間に、V2・Q1/V1=1400個のセルが予備系
に到来する。これを吸収するためには、非常に長いバッ
ファを用意する必要があり、ハード量が膨大になりすぎ
る。すなわち、提案されている系切替え方式は、ATM
特有のシェーピング機能を備えたVPシェーパに適用で
きない。
【0021】以上から本発明の目的は、バッファ量を冗
長に設けなくてもセル廃棄なく無瞬断で系の切替えがで
きるATM交換機の系切替え方式を提供することであ
る。本発明の別の目的は、VPシェーパを備えたATM
通話路でもセルの廃棄がなく無瞬断で系の切替えができ
るATM交換機の系切替え方式を提供することである。
【0022】
【課題を解決するための手段】図1、図2はは本発明の
原理説明図であり、2つの同じATM通話路を並列に配
列した二重化構成を備えている。図1において、51は
運用系のVPシェーパ、FB1〜FBnはVPI毎に設け
られたFIFOバッファ、SELは予め設定されている
スケジュールに従って各バッファからセルを読み出して
出線(伝送路)#iに送り出すセレクタである。52は
予備系のVPシェーパ、53は運用系のバッファが空き
になったことを監視する空き監視部、54はセルを運用
系、予備系のVPシェーパに選択的に入力する入力側の
系切替部、54はセルを運用系、予備系のVPシェーパ
から選択的に出力する出力側の系切替部、56は系切替
制御部である。
【0023】図2において、61は運用系のATM通話
路、62は予備系のATM通話路であり、ATMスイッ
チ61a,62aとVPシェーパ61b,62bを縦続
した構成を有している。63は運用系のVPシェーパ6
1bの全バッファが空きになったことを監視する空き監
視部、64はセルを運用系、予備系のATMスイッチに
選択的に入力する入力側の系切替部、64はセルを運用
系、予備系のVPシェーパから選択的に出力する出力側
の系切替部、66は系切替制御部である。運用系、予備
系のATMスイッチ61,62において、ATMスイッ
チとVPシェーパの中間には系切替部61c,62cが
それぞれ設けられている。
【0024】
【作用】系切替指示により、系切替制御部56は現予備
系のVPシェーパ52の全バッファを一度空きにし、し
かる後、現運用系のVPシェーパ51の各FIFOバッ
ファFB1〜FBnに蓄積されているセルが読み出される
のに要する時間をFIFOバッファ毎に求め、その最大
時間内に到着しうるセル数を求め、該セル数分現予備系
VPシェーパ52のFIFOバッファで吸収できるか判
断する(無瞬断系切替条件)。前記セル数分現予備系の
FIFOバッファで吸収できれば、系切替制御部56
は、入力側系切替部54を制御してセルが入力されるV
Pシェーパを現運用系から現予備系に切替える。これに
より、以後、セルは現運用系には入力されず現予備系に
入力される。しかる後、空き監視部53は現運用系の各
FIFOバッファに蓄積されている全セルが読み出され
た監視し、全セルの読み出しが完了すれば、現予備系の
VPシェーパ52よりセルの読み出しを開始すると共
に、出力側系切替部55を制御して現予備系から読み出
されたセルを出線#iに送り出す。このように、系切替
指示があった時、現運用系のVPシェーパに滞留してい
る全セルが読み出されるまでの時間を求め、該時間内に
到来しうるセルを全て予備系バッファに蓄積できること
を条件に、系切替を行なうようにしたから、バッファ長
を冗長に設けなくても、セル廃棄なくVPシェーパの無
瞬断切替えができる。
【0025】又、図2に示すように、ATMスイッチ6
1a,62aとVPシェーパ61b,62bが縦続さ
れ、ATMスイッチの前段とVPシェーパの後段とそれ
らの中間に系交絡点(系切替え部)が存在する場合、系
切替指制御部66は系切替指示により、予備系のATM
スイッチ62aとVPシェーパ62bにおける全バッフ
ァを空きにし、又、セルが入力されるATMスイッチを
現運用系から現予備系に切り換えると共に、現予備系の
ATMスイッチ62aからのセルの読み出しを停止して
おく。かかる状態において、現運用系のATMスイッチ
61aに滞留している全セルが読み出された時、系切替
制御部66は無瞬断系切替条件が成立しているか判断
し、条件が成立していれば、現予備系のATMスイッチ
62aからのセルの読み出しを開始して現予備系のVP
シェーパ62bへ入力する。しかる後、空き監視部63
は現運用系のVPシェーパ61bにおける各FIFOバ
ッファに蓄積されている全セルが読み出された監視し、
全セルの読み出しが完了すれば、現予備系のVPシェー
パ62bよりセルの読み出しを開始すると共に、出力側
系切替部65を制御して現予備系から読み出されたセル
を出線#iに送り出す。これにより、ATMスイッチと
VPシェーパが縦続されたATM通話路であっても、バ
ッファ長を冗長に設けなくても、VPシェーパの無瞬断
切替えができる。
【0026】又、前記無瞬断系切替条件が成立しない場
合には、現予備系のATMスイッチ62aからのセルの
読み出しを開始して現運用系のVPシェーパ61bに入
力し、無瞬断系切替条件が成立した時、現予備系のAT
Mスイッチ62aから読み出されたセルが入力されるV
Pシェーパを現運用系から現予備系に切替え、現運用系
のVPシェーパ61bにおける各FIFOバッファに蓄
積されている全セルが読み出された後に、現予備系のV
Pシェーパ62bよりセルの読み出しを開始し、現運用
系を予備系に、現予備系を運用系に切替える。
【0027】
【実施例】(a) 本発明の第1の実施例全体の構成 図3はVPシェーパの前後に交絡点が存在する場合の本
発明の第1の実施例構成図である。51は現運用系のV
Pシェーパ、52は予備系のVPシェーパ、53は運用
系のVPシェーパにおける全バッファが空きになったこ
とを監視する空き監視部、54はセルを運用系、予備系
のVPシェーパ51,52に選択的に入力する入力側の
系切替部、54はセルを運用系、予備系のVPシェーパ
51,52から選択的に出力する出力側の系切替部、5
6は系切替指示に基づいて運用系、予備系の無瞬断切替
制御を実行する系切替制御部である。尚、図3では出線
#1についてのみ示しているが、実際には各出線毎に設
けられているものである。又、図3では、現運用系51
を予備系に、現予備系52を運用系に切替るために必要
な信号線のみ示している。
【0028】VPシェーパ 運用系、予備系のVPシェーパ51,52は共に同一の
構成を備えている。VPDVはVPI毎にセルを振り分
けるVP振分部、FB1〜FBnはVPI毎に設けられ
たFIFOバッファ、SELはセレクタ、SCDは予め
設定されているスケジュールに従って各FIFOバッフ
ァからセルを読み出して出線(伝送路)#1に送り出す
スケジューラ、BSMは各FIFOバッファ(FB1〜
FBn)に滞留しているセル数C1〜Cnを監視する滞留
セル数監視部である。スケジューラSCDには、伝送路
を1周期128個のセルスロットに区分する時、各セル
スロットS1〜S128の各々にどのFIFOバッファFB
1〜FBnからのセルを呼び出すかが予め設定されてい
る。従って、スケジューラSCDは、128個のセルス
ロット毎にバッファ指示信号BFIを出力し、セレクタ
SELはバッファ指示信号BFIが指示するFIFOバ
ッファからセルを読み出して伝送路に送出し、この動作
をサイクリックに行う。これにより、各VPIに使用帯
域V1,V2,・・・Vn(V≧V1+V2+・・+V
n)が割り当てられる。
【0029】滞留セル数監視部BSMはスケジューラS
CDから出力されるバッファ指示信号BFIをデコード
するデコーダDECと各FIFOバッファ毎に設けられ
たカウンタ部CN1〜CNnを有している。各カウンタ部
QNiは対応するFIFOバッファFBiにセルが蓄積さ
れる毎に計数値(セル数)Qiをカウントアップし、
又、対応するFIFOバッファFBiからセルが読み出
される毎にカウントダウンするようになっている。尚、
空き監視部53は各カウンタ部CN1〜CNnのセル数Q
1〜Qnを監視することにより全FIFOバッファFB1
〜FBnの空きを検出できる。
【0030】系切替の基本原理 FIFOバッファFBiの現蓄積セル数をQi、スケジュ
ーリングされた平均読み出し速度をViとすると、これ
を読み出すのに必要な時間はQi/Viであり、この値は
バッファ毎に当然異なり、最後のバッファがセルの吐き
出しを完了するまでの時間に、到着しうるセルの数が予
備に設けておく必要があるバッファ長となる。その時間
Tmaxは、 Tmax=max(Qi/Vi) ・・・(1) ただし、max(Qi/Vi)=max(Q1/V1,Q2/V2,・
・・,Qn/Vn)である。
【0031】時間Tmaxの間に予備系に到着しうるセル
の数を求めると、入力速度がVであるため、V・Tmax
となる。この到着セル数が、1つのバッファに集中して
到着した場合にも、吸収しうる(セル廃棄なく蓄積でき
る)バッファ長を予備系に設ける必要がある。言いかえ
ると、予備系のバッファ長をLとすると次式 V・max(Qi/Vi)≦L ・・・(2) を満足することがセル廃棄なく無瞬断で系を切替えるこ
とができる条件(無瞬断系切替条件)である。この条件
が成立するとき、運用系で全バッファが空きになるまで
の間、予備系のあるバッファに集中的にのVの速度でセ
ルが到着しても、Lというバッファ長で吸収できる。つ
まり、系切替え用にバッファ長に冗長を持たせる必要が
なくなる。
【0032】系切替制御 図4はVPシェーパの前後に系交絡点が存在する場合に
おけるATM通話路の系切替制御の流れ図である。系切
替指示が入力されると、系切替制御部56はバッファク
リア指令CLを現予備系のVPシェーパ52に入力し、
図示しないクリア手段により全バッファを一度空きにす
る(ステップ101)。しかる後、系切替制御部56は
VPシェーパ51の各FIFOバッファFB1〜FBnに
蓄積されているセル数Q1〜Qnを用いて、各バッファか
ら全セルが読み出されるのに要する時間(Qi/Vi)を演
算する。ついで、最大時間Tmax(=max(Qi/Vi))を求
め、時間Tmax内に到着しうるセル数V・Tmaxを演算
し、(2)式が成立するか判断する。すなわち、V・Tmax
個のセルを現予備系のVPシェーパ52のFIFOバッ
ファで吸収できるか判断する(無瞬断系切替条件)。・
・ステップ102
【0033】無瞬断系切替条件が成立してなければ成立
するまで迄、今まで通りの動作を繰り返す。すなわち、
現運用系のVPシェーパ51にセルを入力し、該VPシ
ェーパ51よりセルを読み出して出線#iに出力する。
かかる状態において、系切替制御部56は(2)式が成立
するか常時チェックし、成立すれば、系切替部54を制
御してセルが入力されるVPシェーパを現運用系から現
予備系に切替える(ステップ103)。これにより、以
後、セルは現運用系には入力されず現予備系に入力され
る。ついで、系切替制御部56は空き監視部53に空き
監視開始MSTを指示する。以後、空き監視部53はセ
ル数Q1〜Qnに基づいて、現運用系の各FIFOバッフ
ァに蓄積されている全セルが読み出された監視する(ス
テップ104)。すなわち、Q1=Q2=・・・=Qn=0に
なったか監視する。
【0034】全セルの読み出しが完了すれば、空き監視
部53は切替イネーブル信号SCEを発生すると共に、
現運用系のVPシェーパ51にセル読み出し停止RSP
を指示し、現予備系のVPシェーパ52にセル読み出し
開始RSTを指示する。系切替部55は以後現予備系の
VPシェーパ52より読み出されたセルを出線#iに送
り出す(ステップ105)。
【0035】(b) 本発明の第2の実施例全体の構成 図5は本発明の第2の実施例構成図であり、運用系、予
備系の各ATM通話路がそれぞれATMスイッチとVP
シェーパを縦続した構成を有し、ATMスイッチの前
段、VPシェーパの後段、それらの中間に系交絡点(系
切替え部)が存在する場合である。61は現運用系のA
TM通話路、62は現予備系のATM通話路であり、そ
れぞれATMスイッチ(自己ルーチングスイッチモジュ
ール)61a,62aとVPシェーパ61b,62bを
縦続接続した構成を有している。ATMスイッチ61
a,62aは例えば、図9、図10に示す構成を備え、
VPシェーパ61b,62bは図3のVPシェーパ51
と同一構成を備えている。尚、ATMスイッチ61a,
62aの各出線#i(i=1,2,3,・・・)毎にV
Pシェーパが設けられているが、図5では出線#1につ
いてのみ示している。
【0036】63は運用系のVPシェーパ61bの全バ
ッファが空きになったことを監視する空き監視部、64
はセルを運用系、予備系のATMスイッチに選択的に入
力する入力側の系切替部、65はセルを運用系、予備系
のVPシェーパから選択的に出力する出力側の系切替
部、66は系切替制御部である。ATMスイッチ61
a,62aの出線#1とVPシェーパ61b,62bの
中間には系切替部61c,62cがそれぞれ設けら、A
TMスイッチ61a,62aの出力を選択できるように
なっている。又、ATMスイッチ61a,62aの各出
線#i(i=1,2,3)毎にバッファ空き監視部61
d,62dが設けられている(図では出線#1のバッフ
ァ空き監視部のみ示している)。バッファ空き監視部6
1d,62dはATMスイッチ61a,62aにおける
出線#1に応じた到着順序管理FIFO(AOMi、図
10参照)の内容が空きになったか監視し、空きになっ
た時、出線#1に接続されている全バッファFM11〜F
M13が同時に空きになったとみなしてバッファオールゼ
ロ信号BAZを出力する。
【0037】全体の動作 図6は第2の実施例におけるATM通話路の系切替制御
の流れ図である。系切替指示が入力されると、系切替制
御部66はバッファクリア指令CLを現予備系に入力
し、図示しないクリア手段によりATMスイッチ62a
とVPシェーパ62bにおける全バッファを一度空きに
する(ステップ201)。ついで、系切替イネーブル信
号SCE1を発生して、セルが入力されるATMスイッ
チを現運用系61から現予備系62に切り換える(ステ
ップ202)。尚、現予備系のATMスイッチ62aか
らのセルの読み出しを停止しておく。かかる状態におい
て、現運用系のATMスイッチ61aの出線#1に接続
されている全バッファのセルが読み出されてバッファが
空きになったか監視する(ステップ203)。
【0038】全バッファが空きになって、バッファ空き
監視部61dからバッファオ−ルゼロ信号BAZが出力
されると、系切替制御部66はVPシェーパ61bの各
FIFOバッファFB1〜FBnに蓄積されているセル数
1〜Qnを用いて、各バッファFB1〜FBnから全セル
が読み出されるのに要する時間(Qi/Vi)を演算する。
ついで、最大時間Tmax(=max(Qi/Vi))を求め、時間
Tmax内に到着しうるセル数V・Tmaxを演算し、(2)式
が成立するか判断する(ステップ204)。すなわち、
V・Tmax個のセルを現予備系のVPシェーパ52のF
IFOバッファで吸収できるか判断する(無瞬断系切替
条件)。系切替制御部66は無瞬断系切替条件が成立し
ていれば、読み出し開始指令RSTを現予備系のATM
スイッチ62aに入力し、該ATMスイッチ62aから
のセルの読み出を開始し、読み出したセルを現予備系の
VPシェーパ62bへ入力する(ステップ205)。
尚、現運用系のATMスイッチ61aには読み出し停止
信号RSPを入力し、読み出しを停止する。
【0039】ついで、系切替制御部66は空き監視部6
3に空き監視開始MSTを指示する。以後、空き監視部
63は現運用系のVPシェーパ61bから入力されるセ
ル数Q1〜Qnに基づいて、該VPシェーパの各FIFO
バッファに蓄積されている全セルが読み出された監視す
る(ステップ206)。全セルの読み出しが完了すれ
ば、空き監視部63は切替イネーブル信号SCE4を発
生すると共に、現運用系のVPシェーパ61bにセル読
み出し停止CRSPを指示し、現予備系のVPシェーパ
62bにセル読み出し開始CRSTを指示する。系切替
部65は以後,現予備系のVPシェーパ62bより読み
出されたセルを出線#1に送り出す(ステップ20
7)。以上により、系の切替えが完了する。
【0040】一方、ステップ204において、無瞬断系
切替条件が成立しない場合には、読み出し開始指令RS
Tを現予備系のATMスイッチ62aに入力し、該AT
Mスイッチ62aからのセルの読み出しを開始する。そ
して、系切替信号SCE2,SCE3を発生し、ATM
スイッチ62aから読み出したセルを現運用系のVPシ
ェーパ61bに入力する(現予備系のVPシェーパ62
bには入力しない)。尚、現運用系のATMスイッチ6
1aには読み出し停止信号RSPを入力し、読み出しを
停止する。以後、ステップ204に戻って無瞬断系切替
条件が成立するまで、ATMスイッチ62aから読み出
したセルを現運用系のVPシェーパ61bに入力する
(ステップ208)。無瞬断系切替条件が成立すれば、
系切替信号SCE2,SCE3を発生し、ATMスイッ
チ62aから読み出したセルを現予備系のVPシェーパ
62bに入力し、ステップ206以降の処理を実行して
系の切替えを行なう。以上、本発明を実施例により説明
したが、本発明は請求の範囲に記載した本発明の主旨に
従い種々の変形が可能であり、本発明はこれらを排除す
るものではない。
【0041】
【発明の効果】以上本発明によれば、系切替指示があっ
た時、現運用系のVPシェーパに滞留している全セルが
読み出されるまでの時間を求め、該時間内に到来しうる
セルを全て予備系バッファに蓄積できることを条件に、
系切替を行なうように構成したから、バッファ長を冗長
に設けなくても、セルの廃棄なく、VPシェーパの無瞬
断切替えができる。又、本発明によれば、ATMスイッ
チとVPシェーパが縦続されたATM通話路において、
ATMスイッチの前段とVPシェーパの後段とそれらの
中間に系交絡点(系切替え部)が存在する場合にも、バ
ッファ長を冗長に設けなくても、VPシェーパの無瞬断
切替えができる。
【図面の簡単な説明】
【図1】本発明の第1の原理説明図である。
【図2】本発明の第2の原理説明図である。
【図3】本発明の第1の実施例構成図である。
【図4】系切替制御の流れ図である。
【図5】本発明の第2の実施例構成図である。
【図6】第2実施例の系切替制御の流れ図である。
【図7】ATMセルの構成図である。
【図8】ATM網の概略説明図である。
【図9】自己ルーチングATM交換機の構成図である。
【図10】自己ルーチングスイッチモジュールの構成図
である。
【図11】系切替え方式におけるATM通話路の概略構
成図である。
【図12】提案されている系切替え方式の説明図であ
る。
【図13】共通バッファ型ATM通話路における系切替
方式説明図である。
【図14】提案されている系切替え方式の問題点説明図
である。
【符号の説明】
51・・運用系のVPシェーパ 52・・予備系のVPシェーパ 53・・空き監視部 54・・入力側の系切替部 55・・出力側の系切替部 56・・系切替制御部 61・・運用系のATM通話路 62・・予備系のATM通話路 61a,62a・・ATMスイッチ 61b,62b・・VPシェーパ 63・・空き監視部 64・・入力側の系切替部 65・・出力側の系切替部 66・・系切替制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平6−216928(JP,A) 信学技報SSE91−13

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 2つの同じATM通話路を並列に配列し
    た二重化構成を備え、現運用系を予備系にすると共に、
    現予備系を運用系にして運用状態を切替えるATM交換
    機の系切替え方式において、 VPI毎にFIFOバッファを設けてセルを蓄積し、各
    VPIの要求帯域に応じて出力リンクの各セルスロット
    を一定セル数を一周期として所定のFIFOバッファに
    割り当て、該割り当てに応じて各FIFOバッファから
    セルを読み出すVPシェーパがATM通話路に設けら
    れ、該VPシェーパの前後に系交絡点が存在する場合、 系切替え要求により、現運用系のVPシェーパの各FI
    FOバッファに蓄積されているセルが読み出されるのに
    要する時間をFIFOバッファ毎に求め、 その最大時間の時間内に到着しうるセル数を求め、 該セル数分現予備系のFIFOバッファで吸収できるか
    判断し、 吸収できることを条件にセルが入力されるVPシェーパ
    を現運用系から現予備系に切替え、 現運用系の各FIFOバッファに蓄積されている全セル
    が読み出された後に、現予備系よりセルの読み出しを開
    始して現運用系を予備系に、現予備系を運用系に切替え
    ることを特徴とするATM交換機の系切替え方式。
  2. 【請求項2】 ATMスイッチとVPシェーパが縦続さ
    れ、ATMスイッチの前段とVPシェーパの後段とそれ
    らの中間に系交絡点が存在する場合、 系切替え要求により、現予備系のATMスイッチとVP
    シェーパにおける全バッファを空きにし、 セルが入力されるATMスイッチを現運用系から現予備
    系に切り換えると共に、現予備系のATMスイッチから
    のセルの読み出しを停止しておき、 現運用系のATMスイッチに滞留している全セルが読み
    出されて次段のVPシェーパに入力された時、前記条件
    が成立しているか判断し、 条件が成立していれば、現予備系のATMスイッチから
    のセルの読み出しを開始して現予備系のVPシェーパへ
    入力し、 現運用系のVPシェーパにおける各FIFOバッファに
    蓄積されている全セルが読み出された後に、現予備系の
    VPシェーパよりセルの読み出しを開始し、現運用系を
    予備系に、現予備系を運用系に切替えることを特徴とす
    る請求項1記載のATM交換機の系切替え方式。
  3. 【請求項3】 前記条件が成立しない場合には、現予備
    系のATMスイッチからのセルの読み出しを開始して現
    運用系のVPシェーパに入力し、 前記条件が成立した時、現予備系のATMスイッチから
    読み出されたセルが入力されるVPシェーパを現運用系
    から現予備系に切替え、 現運用系のVPシェーパにおける各FIFOバッファに
    蓄積されている全セルが読み出された後に、現予備系の
    VPシェーパよりセルの読み出しを開始し、現運用系を
    予備系に、現予備系を運用系に切替えることを特徴とす
    る請求項2記載のATM交換機の系切替え方式。
JP5999493A 1993-03-19 1993-03-19 Atm交換機の系切替え方式 Expired - Fee Related JP3122278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5999493A JP3122278B2 (ja) 1993-03-19 1993-03-19 Atm交換機の系切替え方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5999493A JP3122278B2 (ja) 1993-03-19 1993-03-19 Atm交換機の系切替え方式

Publications (2)

Publication Number Publication Date
JPH06276216A JPH06276216A (ja) 1994-09-30
JP3122278B2 true JP3122278B2 (ja) 2001-01-09

Family

ID=13129238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5999493A Expired - Fee Related JP3122278B2 (ja) 1993-03-19 1993-03-19 Atm交換機の系切替え方式

Country Status (1)

Country Link
JP (1) JP3122278B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
信学技報SSE91−13

Also Published As

Publication number Publication date
JPH06276216A (ja) 1994-09-30

Similar Documents

Publication Publication Date Title
JP3291122B2 (ja) 自己ルーチング交換機、atm交換機及び交換システム
US6031838A (en) ATM switching system
JP3211833B2 (ja) Atm交換機
AU675302B2 (en) Output-buffer switch for asynchronous transfer mode
US5949757A (en) Packet flow monitor and control system
EP0472408B1 (en) ATM communication system
JP3354689B2 (ja) Atm交換機、交換機及びそのスイッチングパス設定方法
US7756013B2 (en) Packet switching system and method
KR100328642B1 (ko) 패킷흐름제어에관한장치및방법
US6683872B1 (en) Variable rate digital switching system
JPH07264190A (ja) Atm交換機における呼受付方法
US7453800B2 (en) Communications apparatus and congestion control method
Hajikano et al. Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR)
JPH08280080A (ja) マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置
US6137795A (en) Cell switching method and cell exchange system
US6529523B1 (en) Converting circuits and bandwidth management apparatus in mixed network
JP3122278B2 (ja) Atm交換機の系切替え方式
JP3227133B2 (ja) Atm交換機
JP3124642B2 (ja) Atm交換機の系切替え方法
JPH0522403A (ja) Stm−atm相互変換制御方式
US6400718B1 (en) Cell switching device capable of effecting hit-less switching between an active system and a standby system
JP2751832B2 (ja) Atm網および網構成装置
JP3075068B2 (ja) Atmスイッチ
JPH08191306A (ja) Atm交換機のルート切替えによる輻輳制御方法とその装置
JP3197152B2 (ja) セル交換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees