JPH08280080A - マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 - Google Patents
マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置Info
- Publication number
- JPH08280080A JPH08280080A JP32933395A JP32933395A JPH08280080A JP H08280080 A JPH08280080 A JP H08280080A JP 32933395 A JP32933395 A JP 32933395A JP 32933395 A JP32933395 A JP 32933395A JP H08280080 A JPH08280080 A JP H08280080A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- unit
- input
- demultiplexer
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5684—Characteristics of traffic flows
Abstract
(57)【要約】
【課題】 出力バッファ型の構造を有し、出力端での一
時的なオーバーフロー発生からスイッチング装置を保護
し、全体性能を高めるために、相互間に流れ制御構造を
有するマルチプレクサおよびデマルチプレクサを用いた
固定長パケット・スイッチング装置を提供する。 【解決手段】 ＩＰＤＵ３１は、入力ポート駆動ユニッ
トである。ＳＩＤＵ３２は、スイッチ入力デマルチプレ
クサ・ユニットである。ＳＯＭＵ３３は、上記ＳＩＤＵ
の各々に相互完全連結されて(fully interconnect)いる
入力リンクを通じてルーチングされたそれぞれのパケッ
トを入力して出力バッファに集め、パケット・フローと
して出力するために、上記集めたパケットをマルチプレ
クス化する。
時的なオーバーフロー発生からスイッチング装置を保護
し、全体性能を高めるために、相互間に流れ制御構造を
有するマルチプレクサおよびデマルチプレクサを用いた
固定長パケット・スイッチング装置を提供する。 【解決手段】 ＩＰＤＵ３１は、入力ポート駆動ユニッ
トである。ＳＩＤＵ３２は、スイッチ入力デマルチプレ
クサ・ユニットである。ＳＯＭＵ３３は、上記ＳＩＤＵ
の各々に相互完全連結されて(fully interconnect)いる
入力リンクを通じてルーチングされたそれぞれのパケッ
トを入力して出力バッファに集め、パケット・フローと
して出力するために、上記集めたパケットをマルチプレ
クス化する。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチプレクサお
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置に関し、特に私設網のみならず、広帯域総合
サービス・デジタル網（Ｂ−ＩＳＤＮ）において、確率
的に発生頻度の高い入力信号に多くの送信機会を与える
マルチプレクサおよびデマルチプレクサを用いた固定長
パケット・スイッチング装置に関する。
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置に関し、特に私設網のみならず、広帯域総合
サービス・デジタル網（Ｂ−ＩＳＤＮ）において、確率
的に発生頻度の高い入力信号に多くの送信機会を与える
マルチプレクサおよびデマルチプレクサを用いた固定長
パケット・スイッチング装置に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９４−３４７５６号（１
９９４年１２月１６日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９４−３４７５６号（１
９９４年１２月１６日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】通信技術の発展により使用者らは多様な
良質のサービスを要求しており、従って、音声サービス
のような連続的な特性のサービスのみならず、ファイル
伝送のような高速データサービス、およびＶＢＲ(Varia
ble Bit Rate) リアルタイム映像サービス等のバースト
特性のサービスを同一の伝送リンク上で提供するために
ＡＴＭシステムの広帯域総合サービス・デジタル網（Ｂ
−ＩＳＤＮ）が出現した。
良質のサービスを要求しており、従って、音声サービス
のような連続的な特性のサービスのみならず、ファイル
伝送のような高速データサービス、およびＶＢＲ(Varia
ble Bit Rate) リアルタイム映像サービス等のバースト
特性のサービスを同一の伝送リンク上で提供するために
ＡＴＭシステムの広帯域総合サービス・デジタル網（Ｂ
−ＩＳＤＮ）が出現した。
【０００４】このような環境でマルチプレクシングおよ
びスイッチング処理手段は、テレコミュニケーションシ
ステム内の核心的な構成要素(building Block)として既
存のＳＴＭシステムに基づくＴＤＭシステムとは異な
り、今後、到来すべきＢ−ＩＳＤＮ ＡＴＭシステムに
適合した固定長パケット・スイッチング・システムが要
求される。
びスイッチング処理手段は、テレコミュニケーションシ
ステム内の核心的な構成要素(building Block)として既
存のＳＴＭシステムに基づくＴＤＭシステムとは異な
り、今後、到来すべきＢ−ＩＳＤＮ ＡＴＭシステムに
適合した固定長パケット・スイッチング・システムが要
求される。
【０００５】図１は上記の如き要求による一般的なスイ
ッチング装置を示し、細分化された各ライン・インター
フェース部１１と、核心機能であるパケット・スイッチ
ング部１２と、システム管理部１３と、その他のＩ／Ｏ
ブロックに区分される。
ッチング装置を示し、細分化された各ライン・インター
フェース部１１と、核心機能であるパケット・スイッチ
ング部１２と、システム管理部１３と、その他のＩ／Ｏ
ブロックに区分される。
【０００６】ライン・インターフェース部１１は、伝送
フレームを整合する手段を有し、受信された信号のクロ
ックおよびパケットを復元した後、連結識別子(connect
ionidentifier) およびそれに係る情報が収録されたテ
ーブル管理手段を通じて、パケットに対するターゲット
・ポジション情報（ルーチング・タグ）をパケット・ス
イッチング部１２に入力する。これに従って、パケット
・スイッチング部１２はこれを利用して該当目的地（タ
ーゲット・ポジション）にパケットをルーチングし、ラ
イン・インターフェース部１１から伝達を受けたパケッ
ト・データのチャンネル識別子(channel identifier)を
変換した後に伝送することにより、パケット・スイッチ
ングを完了する。スイッチングの機能には単純な点対点
スイッチングのみならず、放送型サービス提供が可能に
なるよう点対多数点の伝達能力、すなわち、パケット複
製機能を必要とする。
フレームを整合する手段を有し、受信された信号のクロ
ックおよびパケットを復元した後、連結識別子(connect
ionidentifier) およびそれに係る情報が収録されたテ
ーブル管理手段を通じて、パケットに対するターゲット
・ポジション情報（ルーチング・タグ）をパケット・ス
イッチング部１２に入力する。これに従って、パケット
・スイッチング部１２はこれを利用して該当目的地（タ
ーゲット・ポジション）にパケットをルーチングし、ラ
イン・インターフェース部１１から伝達を受けたパケッ
ト・データのチャンネル識別子(channel identifier)を
変換した後に伝送することにより、パケット・スイッチ
ングを完了する。スイッチングの機能には単純な点対点
スイッチングのみならず、放送型サービス提供が可能に
なるよう点対多数点の伝達能力、すなわち、パケット複
製機能を必要とする。
【０００７】図２は、図１に示したスイッチング装置の
一例である専用の放送型バスを利用した出力バッファ型
パケット・スイッチング装置の構成を示す。
一例である専用の放送型バスを利用した出力バッファ型
パケット・スイッチング装置の構成を示す。
【０００８】入力接続部２１は、専用放送バスを通じて
全ての出力機能部２２と連結されており、各出力機能部
２２は、各出力接続部２３と一対一に連結される。ここ
で、システムの入力接続部２１がＮ個である場合、各出
力機能部２２はＮ個の入力端と１個の出力端を有するマ
ルチプレクサで構成され、各出力機能部２２は最大Ｎ個
のＡＴＭ情報セルを同時に受け入れて内部のサービス・
システムに従ってセルを一つずつ出力させる形態を有す
る。
全ての出力機能部２２と連結されており、各出力機能部
２２は、各出力接続部２３と一対一に連結される。ここ
で、システムの入力接続部２１がＮ個である場合、各出
力機能部２２はＮ個の入力端と１個の出力端を有するマ
ルチプレクサで構成され、各出力機能部２２は最大Ｎ個
のＡＴＭ情報セルを同時に受け入れて内部のサービス・
システムに従ってセルを一つずつ出力させる形態を有す
る。
【０００９】さらに、出力機能部２２は専用放送型バス
を通じて入力される情報セルの目的地住所(target poin
t address)と、該当出力機能部２２の固有住所とを比較
して、二つの住所が一致すれば、入力される情報セルを
受け入れ、一致しない場合には、該当情報セルを廃棄す
る機能を遂行する。このような構造のパケット・スイッ
チング装置としては、ノックアウト(knockout)コンセン
トレータ（米国特許第４，７５４，４５１号）を利用し
たスイッチング装置と、２段階バッファリング方法およ
び速度利得方法を利用したスイッチング装置等がある。
を通じて入力される情報セルの目的地住所(target poin
t address)と、該当出力機能部２２の固有住所とを比較
して、二つの住所が一致すれば、入力される情報セルを
受け入れ、一致しない場合には、該当情報セルを廃棄す
る機能を遂行する。このような構造のパケット・スイッ
チング装置としては、ノックアウト(knockout)コンセン
トレータ（米国特許第４，７５４，４５１号）を利用し
たスイッチング装置と、２段階バッファリング方法およ
び速度利得方法を利用したスイッチング装置等がある。
【００１０】このような構造を有するスイッチング装置
は、具現上容易であるという長点はあるが、他方、出力
端で一時的なオーバーフローが発生したときには、流れ
制御が不可能になるという欠点を有している。
は、具現上容易であるという長点はあるが、他方、出力
端で一時的なオーバーフローが発生したときには、流れ
制御が不可能になるという欠点を有している。
【００１１】
【発明が解決しようとする課題】よって、本発明の目的
は、上記の如き問題点を解決するために、出力バッファ
型の構造を有し、出力端での一時的なオーバーフロー発
生からスイッチング装置を保護し、全体性能を高めるた
めに、相互間に流れ制御構造を有するマルチプレクサお
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置を提供することにある。
は、上記の如き問題点を解決するために、出力バッファ
型の構造を有し、出力端での一時的なオーバーフロー発
生からスイッチング装置を保護し、全体性能を高めるた
めに、相互間に流れ制御構造を有するマルチプレクサお
よびデマルチプレクサを用いた固定長パケット・スイッ
チング装置を提供することにある。
【００１２】本発明の他の目的は、マルチプレクサとデ
マルチプレクサを連結して入力機能部と出力機能部との
間の相互連結を提供し、さらにマルチプレクサとデマル
チプレクサとの間の完全な非同期化を成して、どのよう
な入力パケットの流れに対してもスイッチング動作を遂
行できるマルチプレクサおよびデマルチプレクサを用い
た固定長パケット・スイッチング装置を提供することに
ある。
マルチプレクサを連結して入力機能部と出力機能部との
間の相互連結を提供し、さらにマルチプレクサとデマル
チプレクサとの間の完全な非同期化を成して、どのよう
な入力パケットの流れに対してもスイッチング動作を遂
行できるマルチプレクサおよびデマルチプレクサを用い
た固定長パケット・スイッチング装置を提供することに
ある。
【００１３】さらに、本発明の他の目的は、点対点の連
結のみならず、点対多数点の連結をサポートできるよう
パケット複製機能を有するマルチプレクサおよびデマル
チプレクサを用いた固定長パケット・スイッチング装置
を提供することにある。
結のみならず、点対多数点の連結をサポートできるよう
パケット複製機能を有するマルチプレクサおよびデマル
チプレクサを用いた固定長パケット・スイッチング装置
を提供することにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、複数のラインインターフェース部（１
１）とシステム管理部（１３）を有するスイッチング装
置において、パケット・ターゲット・ポイント情報信号
（ルーチング・タグ）と、接続アイデンティファイア信
号と、受信クロック信号とを上記複数のラインインター
フェース部（１１）を通じて入力される伝送フレームに
同期して入力し、これら信号のノイズ除去機能およびバ
ッファリング機能を遂行し、隣接ユニット間の接続機能
を遂行する複数の入力ポート駆動ユニットＩＰＤＵ(Inp
ut Port Driving Unit３１）と、パケット・フローに該
当するデータとパケット・フローに関連した制御信号で
構成された連続パケットを上記ＩＰＤＵから入力し、上
記パケットの選択または非選択を判断して、上記パケッ
トを一時的に貯蔵し、上記パケットをルーチングするた
めに上記ターゲット・ポイント情報信号に従ってデマル
チプレクス化および複製を行い、特定の入力リンクにオ
ーバーフローが発生した場合に上記パケットを一時的に
貯蔵する機能を遂行する複数のスイッチ入力デマルチプ
レクサ・ユニットＳＩＤＵ(Switch Input Demultiplexe
r Unit３２）と、上記ＳＩＤＵの各々に相互完全連結さ
れて(fully interconnect)いる入力リンクを通じてルー
チングされたそれぞれのパケットを入力して出力バッフ
ァに集め、パケット・フローとして出力するために上記
集めたパケットをマルチプレクス化する複数のスイッチ
ング出力マルチプレクサ・ユニットＳＯＭＵ(Switching
Output Multiplexer Unit３３）と、上記ＳＯＭＵから
出力されるパケット・フローを上記複数のラインインタ
ーフェース部の各々に出力する複数の出力ポート駆動ユ
ニットＯＰＤＵ(Output Port Driving Unit ３４）と、
それぞれの上記ＳＯＭＵを制御し、上記ＳＯＭＵの状態
を検査して、管理プロセッサに上記ＳＯＭＵの状態を報
告をするスイッチ・モジュール制御ユニットＳＭＣＵ(S
witch Module Control Unit ３６）と、上記ＳＭＣＵの
状態情報に従って誤り発生スイッチを代替するチェンジ
・オーバ機能を遂行するスイッチ・チェンジオーバ制御
ユニットＳＣＣＵ(Switch Change-over Control Unit３
７）と、外部からシステム・クロックを入力して上記ス
イッチング装置を構成する各ユニットに上記システム・
クロックを供給するシステム・クロック分配ユニットＳ
ＣＤＵ(System Clock Distribution Unit ３５）と、上
記スイッチング装置とプロセッサとのインターフェース
を行うプロセッサ・インターフェース制御ユニットＰＩ
ＣＵ(Procesor Interface Control Unit３８）と、上記
スイッチング装置の初期化を遂行するリセット制御ユニ
ットＲＳＣＵ(ReSet Control Unit ３９）とを含むスイ
ッチング部（１２）を具備したものである。
めに、本発明は、複数のラインインターフェース部（１
１）とシステム管理部（１３）を有するスイッチング装
置において、パケット・ターゲット・ポイント情報信号
（ルーチング・タグ）と、接続アイデンティファイア信
号と、受信クロック信号とを上記複数のラインインター
フェース部（１１）を通じて入力される伝送フレームに
同期して入力し、これら信号のノイズ除去機能およびバ
ッファリング機能を遂行し、隣接ユニット間の接続機能
を遂行する複数の入力ポート駆動ユニットＩＰＤＵ(Inp
ut Port Driving Unit３１）と、パケット・フローに該
当するデータとパケット・フローに関連した制御信号で
構成された連続パケットを上記ＩＰＤＵから入力し、上
記パケットの選択または非選択を判断して、上記パケッ
トを一時的に貯蔵し、上記パケットをルーチングするた
めに上記ターゲット・ポイント情報信号に従ってデマル
チプレクス化および複製を行い、特定の入力リンクにオ
ーバーフローが発生した場合に上記パケットを一時的に
貯蔵する機能を遂行する複数のスイッチ入力デマルチプ
レクサ・ユニットＳＩＤＵ(Switch Input Demultiplexe
r Unit３２）と、上記ＳＩＤＵの各々に相互完全連結さ
れて(fully interconnect)いる入力リンクを通じてルー
チングされたそれぞれのパケットを入力して出力バッフ
ァに集め、パケット・フローとして出力するために上記
集めたパケットをマルチプレクス化する複数のスイッチ
ング出力マルチプレクサ・ユニットＳＯＭＵ(Switching
Output Multiplexer Unit３３）と、上記ＳＯＭＵから
出力されるパケット・フローを上記複数のラインインタ
ーフェース部の各々に出力する複数の出力ポート駆動ユ
ニットＯＰＤＵ(Output Port Driving Unit ３４）と、
それぞれの上記ＳＯＭＵを制御し、上記ＳＯＭＵの状態
を検査して、管理プロセッサに上記ＳＯＭＵの状態を報
告をするスイッチ・モジュール制御ユニットＳＭＣＵ(S
witch Module Control Unit ３６）と、上記ＳＭＣＵの
状態情報に従って誤り発生スイッチを代替するチェンジ
・オーバ機能を遂行するスイッチ・チェンジオーバ制御
ユニットＳＣＣＵ(Switch Change-over Control Unit３
７）と、外部からシステム・クロックを入力して上記ス
イッチング装置を構成する各ユニットに上記システム・
クロックを供給するシステム・クロック分配ユニットＳ
ＣＤＵ(System Clock Distribution Unit ３５）と、上
記スイッチング装置とプロセッサとのインターフェース
を行うプロセッサ・インターフェース制御ユニットＰＩ
ＣＵ(Procesor Interface Control Unit３８）と、上記
スイッチング装置の初期化を遂行するリセット制御ユニ
ットＲＳＣＵ(ReSet Control Unit ３９）とを含むスイ
ッチング部（１２）を具備したものである。
【００１５】ここで、上記ＳＩＤＵは、上記ＩＰＤＵか
ら入力データバスを介して固定長パケットを入力し、受
信パケットの選択あるいは非選択を判断し、それに従っ
て上記ＳＩＤＵの各構成要素を制御するための制御信号
を発生するデマルチプレクサ制御部（４１）と、上記デ
マルチプレクサ制御部の制御に従って上記入力されたパ
ケットを貯蔵する第１のキュー（４２）と、上記デマル
チプレクサ制御部の制御に従って上記第１のキューから
出力されるパケットをデマルチプレクス化して上記ＳＯ
ＭＵに上記デマルチプレクス化されたパケットを出力す
るデマルチプレクサ機能部（４４）と、いずれかの上記
ＳＯＭＵの内部バッファに一時的なオーバーフローが発
生したとき、上記デマルチプレクサ機能部から出力され
たパケットを貯蔵する第２のキュー（４３）とを具備し
た構成とすることができる。
ら入力データバスを介して固定長パケットを入力し、受
信パケットの選択あるいは非選択を判断し、それに従っ
て上記ＳＩＤＵの各構成要素を制御するための制御信号
を発生するデマルチプレクサ制御部（４１）と、上記デ
マルチプレクサ制御部の制御に従って上記入力されたパ
ケットを貯蔵する第１のキュー（４２）と、上記デマル
チプレクサ制御部の制御に従って上記第１のキューから
出力されるパケットをデマルチプレクス化して上記ＳＯ
ＭＵに上記デマルチプレクス化されたパケットを出力す
るデマルチプレクサ機能部（４４）と、いずれかの上記
ＳＯＭＵの内部バッファに一時的なオーバーフローが発
生したとき、上記デマルチプレクサ機能部から出力され
たパケットを貯蔵する第２のキュー（４３）とを具備し
た構成とすることができる。
【００１６】また、上記ＳＯＭＵは、バッファリング制
御サブユニットＢＣＳＵ(BufferingControl SubUnit５
２）の制御に従って上記ＳＩＤＵから受信したセル・フ
ローを入力するセル入力サブユニットＣＩＳＵ(Cell In
put SubUnit ５１）と、上記ＢＣＳＵの制御に従って上
記ＣＩＳＵから入力したセル・フローを貯蔵する内部バ
ッファ・サブユニットＩＢＳＵ(Internal Buffer SubUn
it５３）と、各々の上記ＩＢＳＵに貯蔵されているセル
のレベル情報を上記ＢＣＳＵから入力し、ＬＩＦＯ(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、上記ＩＢＳＵの各々における上記
セルのマルチプレクス機能を制御するアービトレーショ
ン制御サブユニットＡＣＳＵ(Arbitration Control Sub
Unit５４）と、上記ＩＢＳＵの各々から入力速度の整数
倍でセルを読み出して上記セルのマルチプレクス化を行
うマルチプレクサ部（５５）と、上記マルチプレクサ部
によりマルチプレクス化されたパケットを貯蔵する出力
バッファ・サブユニットＯＢＳＵ(Output Buffer SubUn
it５６）と、上記ＯＢＳＵに一時的に貯蔵されたセルを
読み出し、外部速度に整合して上記セルを出力するセル
送信部（５７）とを具備した構成とすることができる。
御サブユニットＢＣＳＵ(BufferingControl SubUnit５
２）の制御に従って上記ＳＩＤＵから受信したセル・フ
ローを入力するセル入力サブユニットＣＩＳＵ(Cell In
put SubUnit ５１）と、上記ＢＣＳＵの制御に従って上
記ＣＩＳＵから入力したセル・フローを貯蔵する内部バ
ッファ・サブユニットＩＢＳＵ(Internal Buffer SubUn
it５３）と、各々の上記ＩＢＳＵに貯蔵されているセル
のレベル情報を上記ＢＣＳＵから入力し、ＬＩＦＯ(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、上記ＩＢＳＵの各々における上記
セルのマルチプレクス機能を制御するアービトレーショ
ン制御サブユニットＡＣＳＵ(Arbitration Control Sub
Unit５４）と、上記ＩＢＳＵの各々から入力速度の整数
倍でセルを読み出して上記セルのマルチプレクス化を行
うマルチプレクサ部（５５）と、上記マルチプレクサ部
によりマルチプレクス化されたパケットを貯蔵する出力
バッファ・サブユニットＯＢＳＵ(Output Buffer SubUn
it５６）と、上記ＯＢＳＵに一時的に貯蔵されたセルを
読み出し、外部速度に整合して上記セルを出力するセル
送信部（５７）とを具備した構成とすることができる。
【００１７】
【発明の実施の形態】本発明の実施の一形態は、図１に
示したような基本構造を有し、パケット・スイッチング
部１２の細部構成は、図３に示す通りである。
示したような基本構造を有し、パケット・スイッチング
部１２の細部構成は、図３に示す通りである。
【００１８】図３は、本発明に係るパケット・スイッチ
ング装置のパケット・スイッチング部を示し、８個の入
／出力ポートを有する場合を示している。
ング装置のパケット・スイッチング部を示し、８個の入
／出力ポートを有する場合を示している。
【００１９】入力ポート駆動ユニットＩＰＤＵ(Input P
ort Driving Unit) ３１は、パケット・ターゲット・ポ
イント情報信号（ルーチング・タグ）と、接続アイデン
ティファイア信号と、受信クロック信号とを上記複数の
ラインインターフェース部（１１）を通じて入力される
伝送フレームに同期して入力し、これら信号のノイズ除
去機能およびバッファリング機能を遂行し、隣接ユニッ
ト間の接続機能を遂行する。
ort Driving Unit) ３１は、パケット・ターゲット・ポ
イント情報信号（ルーチング・タグ）と、接続アイデン
ティファイア信号と、受信クロック信号とを上記複数の
ラインインターフェース部（１１）を通じて入力される
伝送フレームに同期して入力し、これら信号のノイズ除
去機能およびバッファリング機能を遂行し、隣接ユニッ
ト間の接続機能を遂行する。
【００２０】複数のスイッチング入力デマルチプレクサ
・ユニットＳＩＤＵ(Switch InputDemultiplexer Unit)
３２は、パケット・フローに該当するデータとパケッ
ト・フローに関連した制御信号で構成された連続パケッ
トを上記ＩＰＤＵから入力し、上記パケットの選択また
は非選択を判断して、上記パケットを一時的に貯蔵し、
上記パケットをルーチングするために上記ターゲット・
ポイント情報信号に従ってデマルチプレクス化および複
製を行い、特定の入力リンクにオーバーフローが発生し
た場合に上記パケットを一時的に貯蔵する機能を遂行す
る。ここで、上記特定の入力リンクは、相互にかつ完全
に、任意なスイッチング出力マルチプレクサ・ユニット
ＳＯＭＵ(Switching Output Multiplexer Unit) ３３に
接続されている。
・ユニットＳＩＤＵ(Switch InputDemultiplexer Unit)
３２は、パケット・フローに該当するデータとパケッ
ト・フローに関連した制御信号で構成された連続パケッ
トを上記ＩＰＤＵから入力し、上記パケットの選択また
は非選択を判断して、上記パケットを一時的に貯蔵し、
上記パケットをルーチングするために上記ターゲット・
ポイント情報信号に従ってデマルチプレクス化および複
製を行い、特定の入力リンクにオーバーフローが発生し
た場合に上記パケットを一時的に貯蔵する機能を遂行す
る。ここで、上記特定の入力リンクは、相互にかつ完全
に、任意なスイッチング出力マルチプレクサ・ユニット
ＳＯＭＵ(Switching Output Multiplexer Unit) ３３に
接続されている。
【００２１】ＳＯＭＵ３３は、上記ＳＩＤＵの各々に相
互完全連結されて(fully interconnect)いる入力リンク
を通じてルーチングされたそれぞれのパケットを入力し
て出力バッファに集め、パケット・フローとして出力す
るために上記集めたパケットをマルチプレクス化する。
互完全連結されて(fully interconnect)いる入力リンク
を通じてルーチングされたそれぞれのパケットを入力し
て出力バッファに集め、パケット・フローとして出力す
るために上記集めたパケットをマルチプレクス化する。
【００２２】複数の出力ポート駆動ユニットＯＰＤＵ(O
utput Port Driving Unit)３４はスイッチングされたパ
ケット・フローを各ラインインターフェース部１１に出
力し、スイッチ・モジュール制御ユニットＳＭＣＵ(Swi
tch Module Control Unit)３６はそれぞれのＳＯＭＵ３
３を制御し、上記ＳＯＭＵ３３の状態を検査して、管理
プロセッサに上記ＳＯＭＵの状態報告をする。
utput Port Driving Unit)３４はスイッチングされたパ
ケット・フローを各ラインインターフェース部１１に出
力し、スイッチ・モジュール制御ユニットＳＭＣＵ(Swi
tch Module Control Unit)３６はそれぞれのＳＯＭＵ３
３を制御し、上記ＳＯＭＵ３３の状態を検査して、管理
プロセッサに上記ＳＯＭＵの状態報告をする。
【００２３】一方、スイッチ・チェンジオーバ制御ユニ
ットＳＣＣＵ(Switch Change-overControl Unit) ３７
は、ＳＭＣＵ３６の状態情報に従って、スイッチング機
能の誤りが発生した時にスイッチを代替するチェンジオ
ーバ機能を遂行し、システム・クロック分配ユニットＳ
ＣＤＵ(System Clock Distribution Unit)３５は、シス
テムクロックを受信してスイッチング装置を構成する各
ユニットに上記システム・クロックを供給する。
ットＳＣＣＵ(Switch Change-overControl Unit) ３７
は、ＳＭＣＵ３６の状態情報に従って、スイッチング機
能の誤りが発生した時にスイッチを代替するチェンジオ
ーバ機能を遂行し、システム・クロック分配ユニットＳ
ＣＤＵ(System Clock Distribution Unit)３５は、シス
テムクロックを受信してスイッチング装置を構成する各
ユニットに上記システム・クロックを供給する。
【００２４】さらに、プロセッサ・インターフェース制
御ユニットＰＩＣＵ(Procesor Interface Control Uni
t) ３８は、上記スイッチング装置とプロセッサとのイ
ンターフェースを行い、リセット制御ユニットＲＳＣＵ
(ReSet Control Unit)３９は上記スイッチング装置の初
期化を遂行する。
御ユニットＰＩＣＵ(Procesor Interface Control Uni
t) ３８は、上記スイッチング装置とプロセッサとのイ
ンターフェースを行い、リセット制御ユニットＲＳＣＵ
(ReSet Control Unit)３９は上記スイッチング装置の初
期化を遂行する。
【００２５】図４および図５は、図３の入出力データバ
スと制御信号のタイミングを示す。第１，第２，第３の
バスは、それぞれ、８ビットデータバスと、３ビットの
上り方向制御信号のバスと、１ビットの下り方向流れ制
御信号のビットを示す。これらのバスを通じて、固定長
（例えば、５６オクテット）のパケットを入出力する。
スと制御信号のタイミングを示す。第１，第２，第３の
バスは、それぞれ、８ビットデータバスと、３ビットの
上り方向制御信号のバスと、１ビットの下り方向流れ制
御信号のビットを示す。これらのバスを通じて、固定長
（例えば、５６オクテット）のパケットを入出力する。
【００２６】第１，第２のバスは図４に示したのタイミ
ング規定に従い、第３のバスは図５に示したタイミング
規定に従って流れるが、それぞれのバスのポートは同一
であるため、一つのみを示した。
ング規定に従い、第３のバスは図５に示したタイミング
規定に従って流れるが、それぞれのバスのポートは同一
であるため、一つのみを示した。
【００２７】−ＣＬＫはパケットのデータを同期させる
バイトクロックであり、−ＳＯＣは固定長パケットの開
始を知らせる信号であり、−ＣＥＮはパケットの有効を
知らせる上り方向制御信号であり、−ＨＡＬＴは現在の
送信の停止を示す逆方向の流れ制御信号である。
バイトクロックであり、−ＳＯＣは固定長パケットの開
始を知らせる信号であり、−ＣＥＮはパケットの有効を
知らせる上り方向制御信号であり、−ＨＡＬＴは現在の
送信の停止を示す逆方向の流れ制御信号である。
【００２８】図６は図３に示したスイッチ入力デマルチ
プレクサ・ユニットＳＩＤＵの細部構成を示す。
プレクサ・ユニットＳＩＤＵの細部構成を示す。
【００２９】デマルチプレクサ制御部４１は、ＩＰＤＵ
３１から入力データバスを通じて固定長のパケットを入
力して、入力パケットの選択または非選択を判断し、入
力セルをキュー（ＱＵＥＵＥ）４２に一時的に貯蔵し、
入力セルのルーチング・タグのビット住所が０である地
点に該当する相互完全連結された(fully interconnect)
それぞれのＳＯＭＵ３３に上記セルをルーチングするた
めにデマルチプレクサ機能部４４を制御する。
３１から入力データバスを通じて固定長のパケットを入
力して、入力パケットの選択または非選択を判断し、入
力セルをキュー（ＱＵＥＵＥ）４２に一時的に貯蔵し、
入力セルのルーチング・タグのビット住所が０である地
点に該当する相互完全連結された(fully interconnect)
それぞれのＳＯＭＵ３３に上記セルをルーチングするた
めにデマルチプレクサ機能部４４を制御する。
【００３０】この際、任意なＳＯＭＵ３３の内部バッフ
ァに一時的なオーバーフローが発生すると、この連結路
を通じたパケット送信はブロックされ、他方への連結を
保証するために、オーバーフローが発生した該当ＳＯＭ
Ｕ３３から発生される識別信号ＨＡＬＴＩＤｘがアクテ
ィブされる。これに従い、オーバーフローが発生した地
点に該当するルーチング・タグのビット住所を除いて、
送信されたビット住所を“１”にターンした後、パケッ
トを送信し、再びこれをキュー４３に貯蔵する。
ァに一時的なオーバーフローが発生すると、この連結路
を通じたパケット送信はブロックされ、他方への連結を
保証するために、オーバーフローが発生した該当ＳＯＭ
Ｕ３３から発生される識別信号ＨＡＬＴＩＤｘがアクテ
ィブされる。これに従い、オーバーフローが発生した地
点に該当するルーチング・タグのビット住所を除いて、
送信されたビット住所を“１”にターンした後、パケッ
トを送信し、再びこれをキュー４３に貯蔵する。
【００３１】一方、送信が可能な状態になると、キュー
４３のパケットを再び送信する。従って、キュー４３に
送信すべきパケットがあれば、キュー４２より優先的に
送信の機会を与える。そして、デマルチプレクサにおい
ては、パケット複製機能を可能ならしめるために、ルー
チング・タグのビット住所が“０”である地点は全て送
信する。
４３のパケットを再び送信する。従って、キュー４３に
送信すべきパケットがあれば、キュー４２より優先的に
送信の機会を与える。そして、デマルチプレクサにおい
ては、パケット複製機能を可能ならしめるために、ルー
チング・タグのビット住所が“０”である地点は全て送
信する。
【００３２】図７は図３のスイッチング出力マルチプレ
クサ・ユニットＳＯＭＵ３３の細部構成を示す。このＳ
ＯＭＵ３３は、ＳＩＤＵ３２から相互連結された(inter
connected)入力リンクを通じてパケットを入力し、送信
待機のためにＩＢＳＵ５３に一時的に貯蔵し、これらセ
ルを出力ポートの送信速度に合わせてマルチプレクサす
る機能を遂行する。
クサ・ユニットＳＯＭＵ３３の細部構成を示す。このＳ
ＯＭＵ３３は、ＳＩＤＵ３２から相互連結された(inter
connected)入力リンクを通じてパケットを入力し、送信
待機のためにＩＢＳＵ５３に一時的に貯蔵し、これらセ
ルを出力ポートの送信速度に合わせてマルチプレクサす
る機能を遂行する。
【００３３】すなわち、８個のＳＩＤＵ３２に相互完全
連結されて(fully interconnect)いるＳＯＭＵ３３は、
マルチプレクス化機能、出力ポートの速度整合のために
一時的にバッファリングした後にセルを送信する機能、
ガビッジ(Gabage)セルを除去する機能を遂行する。
連結されて(fully interconnect)いるＳＯＭＵ３３は、
マルチプレクス化機能、出力ポートの速度整合のために
一時的にバッファリングした後にセルを送信する機能、
ガビッジ(Gabage)セルを除去する機能を遂行する。
【００３４】セル入力サブユニットＣＩＳＵ(Cell Inpu
t SubUnit)５１は、バッファリング制御サブユニットＢ
ＣＳＵ(Buffering Control SubUnit) ５２の制御に従っ
て、ＳＩＤＵ３２から受信したセル・フローを入力バッ
ファである内部バッファ・サブユニットＩＢＳＵ(Inter
nal Buffer SubUnit) ５３に貯蔵する機能を遂行する。
t SubUnit)５１は、バッファリング制御サブユニットＢ
ＣＳＵ(Buffering Control SubUnit) ５２の制御に従っ
て、ＳＩＤＵ３２から受信したセル・フローを入力バッ
ファである内部バッファ・サブユニットＩＢＳＵ(Inter
nal Buffer SubUnit) ５３に貯蔵する機能を遂行する。
【００３５】そして、アービトレーション制御サブユニ
ットＡＣＳＵ(Arbitration ControlSubUnit) ５４は、
各入力バッファ（ＩＢＳＵ）５３に貯蔵されているセル
のレベル情報をＢＣＳＵ５２から入力し、ＬＩＦＯ(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、各入力バッファ５３のセルをマル
チプレクス化する機能を制御する。この制御により、マ
ルチプレクサ部５５は各ＩＢＳＵ５３から入力速度の整
数倍でセルを読み出してマルチプレクス化した後、内部
の出力バッファである出力バッファ・サブユニットＯＢ
ＳＵ(Output Buffer SubUnit) ５６に貯蔵する。
ットＡＣＳＵ(Arbitration ControlSubUnit) ５４は、
各入力バッファ（ＩＢＳＵ）５３に貯蔵されているセル
のレベル情報をＢＣＳＵ５２から入力し、ＬＩＦＯ(Loa
ded Input First Output) のキューサービス・システム
を用いることにより、各入力バッファ５３のセルをマル
チプレクス化する機能を制御する。この制御により、マ
ルチプレクサ部５５は各ＩＢＳＵ５３から入力速度の整
数倍でセルを読み出してマルチプレクス化した後、内部
の出力バッファである出力バッファ・サブユニットＯＢ
ＳＵ(Output Buffer SubUnit) ５６に貯蔵する。
【００３６】一方、セル送信部５７はＯＢＳＵ５６に一
時貯蔵されたセルを読み出して外部速度に整合して送信
する。
時貯蔵されたセルを読み出して外部速度に整合して送信
する。
【００３７】ＣＩＳＵ５１は独立的に構成されているた
め、独立した速度および位相を有するパケット・フロー
が入力されても、これを処理することができ、一つのＳ
ＯＭＵ３３を利用して８：１マルチプレクス化機能を遂
行することができる。
め、独立した速度および位相を有するパケット・フロー
が入力されても、これを処理することができ、一つのＳ
ＯＭＵ３３を利用して８：１マルチプレクス化機能を遂
行することができる。
【００３８】
【発明の効果】以上説明した通り本発明によれば、出力
端で一時的に発生するオーバーフローに起因したスイッ
チング装置の障害を防止することにより、スイッチング
装置の全体動作を保護し、全体性能を向上させることが
でき、さらにスイッチング装置において、一つの出力ポ
ートにトラフィックが集中する現象が発生したとして
も、過度のセル損失なく処理が可能であり、併せて速度
利得(rate gain) 効果により所要バッファの縮小効果の
みならず、内部バッファへの入力トラフィックがバース
ト特性を有する場合にも円滑に処理することができる。
端で一時的に発生するオーバーフローに起因したスイッ
チング装置の障害を防止することにより、スイッチング
装置の全体動作を保護し、全体性能を向上させることが
でき、さらにスイッチング装置において、一つの出力ポ
ートにトラフィックが集中する現象が発生したとして
も、過度のセル損失なく処理が可能であり、併せて速度
利得(rate gain) 効果により所要バッファの縮小効果の
みならず、内部バッファへの入力トラフィックがバース
ト特性を有する場合にも円滑に処理することができる。
【００３９】さらに、多数の加入者に同時に分配される
放送型サービスを提供できるようセルを複製する機能を
有するため、多数の加入者が分配サービスを受けること
ができるので、チャンネルの有効性を増すことができ
る。
放送型サービスを提供できるようセルを複製する機能を
有するため、多数の加入者が分配サービスを受けること
ができるので、チャンネルの有効性を増すことができ
る。
【図１】一般的なパケット・スイッチング装置の構成図
である。
である。
【図２】図１に示した装置の一例である専用放送バスを
有する出力バッファ型パケット・スイッチング装置の構
成図である。
有する出力バッファ型パケット・スイッチング装置の構
成図である。
【図３】本発明に係るスイッチング装置の構成図であ
る。
る。
【図４】図３に示した入出力データバスと制御信号のタ
イミング図である。
イミング図である。
【図５】図３に示した入出力データバスと制御信号のタ
イミング図である。
イミング図である。
【図６】図３に示したデマルチプレクサの細部構成図で
ある。
ある。
【図７】図３に示したマルチプレクサの細部構成図であ
る。
る。
３１ 入力ポート駆動ユニットＩＰＤＵ(Input Port Dr
iving Unit) ３２ スイッチ入力デマルチプレクサ・ユニットＳＩＤ
Ｕ(Switch Input Demultiplexer Unit) ３３ スイッチング出力マルチプレクサ・ユニットＳＯ
ＭＵ(Switching Output MUX Unit) ３４ 出力ポート駆動ユニットＯＰＤＵ(Output Port D
riving Unit) ３５ システム・クロック分配ユニットＳＣＤＵ(Syste
m Clock DistributionUnit) ３６ スイッチ・モジュール制御ユニットＳＭＣＵ(Swi
tch Module Control Unit) ３７ スイッチ・チャンジオーバ制御ユニットＳＣＣＵ
（Ｓｗｉｔｃｈ Ｃｈａｎｇｅ−ｏｖｅｒＣｏｎｔｒｏ
ｌ Ｕｎｉｔ） ３８ プロセッサ・インターフェース制御ユニットＰＩ
ＣＵ（Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ Ｃｏ
ｎｔｒｏｌ Ｕｎｉｔ） ３９ リセット制御ユニットＲＳＣＵ（ＲｅＳｅｔ Ｃ
ｏｎｔｒｏｌ Ｕｎｉｔ）
iving Unit) ３２ スイッチ入力デマルチプレクサ・ユニットＳＩＤ
Ｕ(Switch Input Demultiplexer Unit) ３３ スイッチング出力マルチプレクサ・ユニットＳＯ
ＭＵ(Switching Output MUX Unit) ３４ 出力ポート駆動ユニットＯＰＤＵ(Output Port D
riving Unit) ３５ システム・クロック分配ユニットＳＣＤＵ(Syste
m Clock DistributionUnit) ３６ スイッチ・モジュール制御ユニットＳＭＣＵ(Swi
tch Module Control Unit) ３７ スイッチ・チャンジオーバ制御ユニットＳＣＣＵ
（Ｓｗｉｔｃｈ Ｃｈａｎｇｅ−ｏｖｅｒＣｏｎｔｒｏ
ｌ Ｕｎｉｔ） ３８ プロセッサ・インターフェース制御ユニットＰＩ
ＣＵ（Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ Ｃｏ
ｎｔｒｏｌ Ｕｎｉｔ） ３９ リセット制御ユニットＲＳＣＵ（ＲｅＳｅｔ Ｃ
ｏｎｔｒｏｌ Ｕｎｉｔ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム キョン スー 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内 (72)発明者 キム ヒョブ ゾン 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内 (72)発明者 キム グン ベー 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内 (72)発明者 イー ジョン ジン 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内
Claims (3)
- 【請求項１】 複数のラインインターフェース部とシス
テム管理部を有するスイッチング装置において、 パケット・ターゲット・ポイント情報信号（ルーチング
・タグ）と、接続アイデンティファイア信号と、受信ク
ロック信号とを上記複数のラインインターフェース部を
通じて入力される伝送フレームに同期して入力し、これ
ら信号のノイズ除去機能およびバッファリング機能を遂
行し、隣接ユニット間の接続機能を遂行する複数の入力
ポート駆動ユニットＩＰＤＵと、 パケット・フローに該当するデータとパケット・フロー
に関連した制御信号で構成された連続パケットを上記Ｉ
ＰＤＵから入力し、上記パケットの選択または非選択を
判断して、上記パケットを一時的に貯蔵し、上記パケッ
トをルーチングするために上記ターゲット・ポイント情
報信号に従ってデマルチプレクス化および複製を行い、
特定の入力リンクにオーバーフローが発生した場合に上
記パケットを一時的に貯蔵する機能を遂行する複数のス
イッチ入力デマルチプレクサ・ユニットＳＩＤＵと、 上記ＳＩＤＵの各々に相互完全連結されている入力リン
クを通じてルーチングされたそれぞれのパケットを入力
して出力バッファに集め、パケット・フローとして出力
するために上記集めたパケットをマルチプレクス化する
複数のスイッチング出力マルチプレクサ・ユニットＳＯ
ＭＵと、 上記ＳＯＭＵから出力されるパケット・フローを上記複
数のラインインターフェース部の各々に出力する複数の
出力ポート駆動ユニットＯＰＤＵと、 それぞれの上記ＳＯＭＵを制御し、上記ＳＯＭＵの状態
を検査して、管理プロセッサに上記ＳＯＭＵの状態を報
告をするスイッチ・モジュール制御ユニットＳＭＣＵ
と、 上記ＳＭＣＵの状態情報に従って誤り発生スイッチを代
替するチェンジ・オーバ機能を遂行するスイッチ・チェ
ンジオーバ制御ユニットＳＣＣＵと、 外部からシステム・クロックを入力して上記スイッチン
グ装置を構成する各ユニットに上記システム・クロック
を供給するシステム・クロック分配ユニットＳＣＤＵ
と、 上記スイッチング装置とプロセッサとのインターフェー
スを行うプロセッサ・インターフェース制御ユニットＰ
ＩＣＵと、 上記スイッチング装置の初期化を遂行するリセット制御
ユニットＲＳＣＵとを含むスイッチング部を具備したこ
とを特徴とするマルチプレクサおよびデマルチプレクサ
を用いた固定長パケット・スイッチング装置。 - 【請求項２】 請求項１において、上記ＳＩＤＵは、 上記ＩＰＤＵから入力データバスを介して固定長パケッ
トを入力し、受信パケットの選択あるいは非選択を判断
し、それに従って上記ＳＩＤＵの各構成要素を制御する
ための制御信号を発生するデマルチプレクサ制御部と、 上記デマルチプレクサ制御部の制御に従って上記入力さ
れたパケットを貯蔵する第１のキューと、 上記デマルチプレクサ制御部の制御に従って上記第１の
キューから出力されるパケットをデマルチプレクス化し
て上記ＳＯＭＵに上記デマルチプレクス化されたパケッ
トを出力するデマルチプレクサ機能部と、 いずれかの上記ＳＯＭＵの内部バッファに一時的なオー
バーフローが発生したとき、上記デマルチプレクサ機能
部から出力されたパケットを貯蔵する第２のキューとを
具備したことを特徴とするマルチプレクサおよびデマル
チプレクサを用いた固定長パケット・スイッチング装
置。 - 【請求項３】 請求項１において、上記ＳＯＭＵは、 バッファリング制御サブユニットＢＣＳＵの制御に従っ
て上記ＳＩＤＵから受信したセル・フローを入力するセ
ル入力サブユニットＣＩＳＵと、 上記ＢＣＳＵの制御に従って上記ＣＩＳＵから入力した
セル・フローを貯蔵する内部バッファ・サブユニットＩ
ＢＳＵと、 各々の上記ＩＢＳＵに貯蔵されているセルのレベル情報
を上記ＢＣＳＵから入力し、ＬＩＦＯのキューサービス
・システムを用いることにより、上記ＩＢＳＵの各々に
おける上記セルのマルチプレクス機能を制御するアービ
トレーション制御サブユニットＡＣＳＵと、 上記ＩＢＳＵの各々から入力速度の整数倍でセルを読み
出して上記セルのマルチプレクス化を行うマルチプレク
サ部と、 上記マルチプレクサ部によりマルチプレクス化されたパ
ケットを貯蔵する出力バッファ・サブユニットＯＢＳＵ
と、 上記ＯＢＳＵに一時的に貯蔵されたセルを読み出し、外
部速度に整合して上記セルを出力するセル送信部とを具
備したことを特徴とするマルチプレクサおよびデマルチ
プレクサを用いた固定長パケット・スイッチング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034756A KR0126848B1 (ko) | 1994-12-16 | 1994-12-16 | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 |
| KR1994-34756 | 1994-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08280080A true JPH08280080A (ja) | 1996-10-22 |
| JP3151139B2 JP3151139B2 (ja) | 2001-04-03 |
Family
ID=19401964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32933395A Expired - Lifetime JP3151139B2 (ja) | 1994-12-16 | 1995-12-18 | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5732085A (ja) |
| JP (1) | JP3151139B2 (ja) |
| KR (1) | KR0126848B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844763A2 (en) * | 1996-11-21 | 1998-05-27 | Alcatel | Digital communications switching fabric |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029613A1 (en) * | 1996-02-06 | 1997-08-14 | International Business Machines Corporation | Parallel on-the-fly processing of fixed length cells |
| US6683876B1 (en) * | 1996-09-23 | 2004-01-27 | Silicon Graphics, Inc. | Packet switched router architecture for providing multiple simultaneous communications |
| FI103857B1 (fi) * | 1996-10-10 | 1999-09-30 | Nokia Telecommunications Oy | Tietoliikennekeskus ja tietoliikennesignaalien välittäminen |
| KR100212064B1 (ko) | 1997-05-21 | 1999-08-02 | 윤종용 | 2n X n 다중화 스위치 구조 |
| KR100258221B1 (ko) | 1997-07-25 | 2000-06-01 | 윤종용 | 통신시스템의 패킷 트래픽 채널의 초기화 방법 |
| US6510145B1 (en) | 1997-07-25 | 2003-01-21 | Samsung Electronics, Co., Ltd. | Method and apparatus for providing packet data service in a communication system |
| JPH11145987A (ja) * | 1997-11-12 | 1999-05-28 | Nec Corp | Ａｔｍスイッチにおけるセル選択廃棄システム |
| US6181693B1 (en) | 1998-10-08 | 2001-01-30 | High Speed Video, L.L.C. | High speed video transmission over telephone lines |
| ES2160049B2 (es) * | 1999-04-22 | 2003-03-01 | Telefonica Sa | Conmutador de paquetes para un red con modo de transferencias asincrono. |
| US7911960B1 (en) | 1999-08-13 | 2011-03-22 | International Business Machines Corporation | Delayed-start method for minimizing internal switch congestion |
| JP3855690B2 (ja) * | 2001-02-20 | 2006-12-13 | 三菱電機株式会社 | 多重化装置、分離装置 |
| US20020159460A1 (en) * | 2001-04-30 | 2002-10-31 | Carrafiello Michael W. | Flow control system to reduce memory buffer requirements and to establish priority servicing between networks |
| KR100441879B1 (ko) * | 2001-09-05 | 2004-07-27 | 한국전자통신연구원 | 전송라인보드의 가변적 이중화가 가능한 ａｔｍ 스위치시스템 및 그 방법 |
| US6934787B2 (en) * | 2002-02-22 | 2005-08-23 | Broadcom Corporation | Adaptable switch architecture that is independent of media types |
| KR100454681B1 (ko) * | 2002-11-07 | 2004-11-03 | 한국전자통신연구원 | 프레임 다중화를 이용한 이더넷 스위칭 장치 및 방법 |
| US7095713B2 (en) * | 2003-04-25 | 2006-08-22 | Alcatel Ip Networks, Inc. | Network fabric access device with multiple system side interfaces |
| US7600057B2 (en) * | 2005-02-23 | 2009-10-06 | Broadcom Corporation | Method and system for configurable drain mechanism in two-way handshake system |
| US8345568B2 (en) * | 2009-10-28 | 2013-01-01 | Verizon Patent And Licensing Inc. | Low loss layer two ethernet network |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400627A (en) * | 1981-05-04 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Telephone switching network |
| GB2188813B (en) * | 1986-04-01 | 1990-03-14 | Stc Plc | Switching network |
| US4754451A (en) * | 1986-08-06 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system with variable length packets |
| GB8720605D0 (en) * | 1987-09-02 | 1987-10-07 | British Telecomm | Communications switch |
| US5285445A (en) * | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
| JP2993715B2 (ja) * | 1990-08-17 | 1999-12-27 | 株式会社日立製作所 | Ａｔｍスイッチおよびその制御方法 |
-
1994
- 1994-12-16 KR KR1019940034756A patent/KR0126848B1/ko not_active IP Right Cessation
-
1995
- 1995-12-15 US US08/573,093 patent/US5732085A/en not_active Expired - Lifetime
- 1995-12-18 JP JP32933395A patent/JP3151139B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844763A2 (en) * | 1996-11-21 | 1998-05-27 | Alcatel | Digital communications switching fabric |
| EP0844763A3 (en) * | 1996-11-21 | 2000-07-12 | Alcatel | Digital communications switching fabric |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0126848B1 (ko) | 1998-04-01 |
| US5732085A (en) | 1998-03-24 |
| KR960027819A (ko) | 1996-07-22 |
| JP3151139B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
| JP3291122B2 (ja) | 自己ルーチング交換機、ａｔｍ交換機及び交換システム | |
| JP2890348B2 (ja) | 広帯域網における電話加入者収容方法 | |
| US6031838A (en) | ATM switching system | |
| JPH09181742A (ja) | 完全相互接続型非同期転送モード交換装置 | |
| US7349393B2 (en) | Method and system for implementing an improved universal packet switching capability in a data switch | |
| JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
| US5467346A (en) | Packet communication method and packet communication apparatus | |
| JPH1065670A (ja) | Ａｔｍ集線装置 | |
| Hajikano et al. | Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR) | |
| EP0760591A2 (en) | Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric | |
| US6289018B1 (en) | ATM switching system supporting N-ISDN traffic and method for controlling the same | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| FI88840B (fi) | Foerfarande foer att utfoera en koppling i ett pao centralminne baserat kopplingsfaelt samt kopplingsfaelt | |
| US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
| US6389014B1 (en) | ATM switching device and method capable of providing voice call service | |
| US6301255B1 (en) | ATM switching system for multicast data communication | |
| JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
| US5448557A (en) | ATM multiplexer/demultiplexer for use in an ATM switching system | |
| JP3614236B2 (ja) | クロスコネクト装置の無瞬断拡張システム | |
| JP3986729B2 (ja) | 遅延揺らぎ吸収制御方法およびその方法を利用する多重化装置 | |
| JP2751832B2 (ja) | Ａｔｍ網および網構成装置 | |
| JPH06244859A (ja) | インテリジェントネットワークにおける分散信号制御方式 | |
| JP3540430B2 (ja) | Ａｔｍ交換機 | |
| EP0632634A2 (en) | Method and module for permitting the test of a digital telephone exchange |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001222 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |