JP3614236B2 - クロスコネクト装置の無瞬断拡張システム - Google Patents
クロスコネクト装置の無瞬断拡張システム Download PDFInfo
- Publication number
- JP3614236B2 JP3614236B2 JP06588896A JP6588896A JP3614236B2 JP 3614236 B2 JP3614236 B2 JP 3614236B2 JP 06588896 A JP06588896 A JP 06588896A JP 6588896 A JP6588896 A JP 6588896A JP 3614236 B2 JP3614236 B2 JP 3614236B2
- Authority
- JP
- Japan
- Prior art keywords
- rack
- switch function
- function unit
- cross
- cellized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
- H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、クロスコネクト装置の無瞬断拡張システムに関する。
【０００２】
【従来の技術】
複数の加入者線を集線し、これを所定の幹線に方路を切り換えて接続するクロスコネクト装置があり、一般に８×８クロスコネクト装置が使用され、８本の出入り方路に対し、８本の出方路に切り換えて接続している。
【０００３】
通信量の拡大と通信機能の信頼性向上のため、更に多くの入り方路に対し、対応する多くの出方路に切り換えることが要望されている。
【０００４】
図１１は、基本架としての８×８クロスコネクト装置１の構成例ブロック図であり、８方路からのデータが入力され、８方路にデータを出力する。ここで、入力及び出力されるデータは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄａｔａ Ｈｉｇｈｗａｙ）信号である。
【０００５】
８方路から入力されるＳＤＨ信号は、それぞれ対応するインタフェース回路１０〜１７に入力される。ここで、図１２に示すセルフォーマットにしたがい、ヘッダ部と情報フィールドによりセル化される。
【０００６】
インターフェース回路１０〜１７から出力されるセル信号は、ついで多重化回路２０〜２７により高速変換により所定数のセルが積み上げられ、これにパス情報が付加され、クロスコネクト装置のスイッチ機能部４に入力される。
【０００７】
スイッチ機能部４では、多重化セルをパス情報に基づき対応する方路を決定して切り換え出力する。スイッチ機能部４からの多重化セルは、分離回路４０〜４７により多重分離されインタフェース回路５０〜５７を通して元のＳＤＨ信号に変換されて幹線に送りだされる。
【０００８】
かかる８×８クロスコネクト装置に対し、更にスイッチ機能部４を拡張して、入力方路と対応する出方路を増加させようとする場合、通常８×８クロスコネクト装置は、運用中である。
【０００９】
図１３は、８×８クロスコネクト装置の基本架１に対し、スイッチ機能部の増加架２を追加する場合に想定される一構成例である。増設架２のスイッチ機能部４００は、６４×６４のクロスコネクト機能を有し、基本架１のスイッチ機能部４と同じ８×８のクロスコネクト構成を８組収容したものである。
【００１０】
かかる図１３の構成により、基本架１への８本の入方路と、増設架２への５６本の入方路に対し、増設架２のスイッチ機能部４００においてクロスコネクトして増設架２より６４の出方路に出力する構成である。
【００１１】
ここで図１３のように、基本架１の運用中に、増加架２を追加して、基本架１のスイッチ機能部４を増加架２のスイッチ機能部４００に吸収して置き代える場合、基本架１のスイッチ機能部４の切離しから、増加架２のスイッチ機能部４００の増設までの時間、基本架１のスイッチ機能部４の入出力側で、切断が不可欠である。したがって、この時間中伝送路が切断してしまい、この間に流れてきたデータが廃棄されてしまう。
【００１２】
図１４は、更に別の想定されるスイッチ機能部の増加架２を追加する構成例である。図１３の例と比較すると、基本架１のスイッチ機能部４の機能を活性のままにして、更に基本架１に選択回路６０〜６７を設けている。
【００１３】
これにより、基本架１のスイッチ機能部４と増設架２のスイッチ機能部４００にそれぞれ同じデータを入力し、選択回路６０〜６７で基本架側から増設架側に切り換える構成である。
【００１４】
この構成の場合、上記図１３の如き伝送路の切断の問題はないが、選択回路６０〜６７に入力する基本架側データと増設架側データとの間に処理遅延の違いから位相差が生じてしまうおそれがある。したがって、データの廃棄や逆にデータが２重に出力されることが生じてしまい問題である。
【００１５】
【発明が解決しようとする課題】
したがって、本発明の目的は、上記のスイッチ機能部の増設における問題を生じさせないクロスコネクト装置の無瞬断拡張システムを提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を達成するための請求項１に記載の本発明のクロスコネクト装置の無瞬断拡張システムは、セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有する。更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの該増設架への入力を阻止するフィルタを備えたことを特徴とする。
【００１７】
更に請求項２に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１の記載において、前記フィルタを基本架内に備えたことを特徴とする。
【００１８】
請求項３に記載のクロスコネクト装置の無瞬断拡張システムは、請求項２の記載において、前記フィルタを増設架内の前記スイッチ機能部の入力側に備えたことを特徴とする。
【００１９】
請求項４に記載のクロスコネクト装置の無瞬断拡張システムは、セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有し、更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの、該増設架から該基本架への入力を阻止するフィルタを備えたことを特徴とする。
【００２０】
請求項５に記載のクロスコネクト装置の無瞬断拡張システムは、請求項４の記載において、前記フィルタを基本架内に備えたことを特徴とする。
【００２１】
請求項６に記載のクロスコネクト装置の無瞬断拡張システムは、請求項４の記載において、前記フィルタを増設架内の前記スイッチ機能部の出力側に備えたことを特徴とする。
【００２２】
請求項７に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１または４の記載において、前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を選択して出力するスイッチを備えたことを特徴とする。
【００２３】
請求項８に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１または４の記載において、前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を多重化して出力する多重化部を備えたことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面にしたがって説明する。尚、図において、同一または類似のものには同一の参照番号または記号を付して説明する。
【００２５】
図１は、本発明の第一の実施の形態である。８×８クロスコネクト機能のスイッチ機能部４を有する基本架１の基本的構成は、先に説明した図１１と同様であり、２×１のスイッチ回路７０〜７７を有する。
【００２６】
更に拡張される増設架２が接続され、６４方路の入力と出力を有する。６４×６４クロスコネクト機能のスイッチ機能部４００を有し、６４方路の入力の内、８方路は基本架１から入力される。残りの５６方路のデータは、図示しない他の基本架から入力される。また６４方路の入力は、それぞれスイッチ機能部４００に接続されたフィルタ８０〜８７、９００〜９５５に入力される。
【００２７】
基本架１のスイッチ機能部４は、基本架１に入力する８方路のデータのみ処理して２×１のスイッチ回路７０〜７７に入力する。
【００２８】
増設架２のスイッチ機能部４００は、６４×６４方路を処理するものであり、フィルタ８０〜８７、９００〜９５５はそれぞれ接続される基本架における自方路宛のセルをフィルタするものである。
【００２９】
このために基本架１に新たに備えた２×１ＳＷ部７０〜７７に入力されるデータは、基本架側のスイッチ機能部４からの出力と、増設架側のスイッチ機能部４００からの出力とは重複しない。
【００３０】
上記のように、図１において、基本架１のスイッチ機能部４は、増設架２の接続に関わらず常時使用される為、データの廃棄や同じデータが二重に出力されることは起こらない。
【００３１】
ここで、上記フィルタ８０〜８７、９００〜９５５の機能及び動作を更に説明すると、これらは、図１２において説明したセルフォーマットの仮想パス識別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣＩ）を認識する。そして、通過を阻止すべき方路に対してスイッチ機能部４００により方路決定が行われないように、該当するセルを廃棄する。
【００３２】
かかる動作については、いか各実施の形態に共通するので、後に改めて説明する。
【００３３】
図２は、本発明の更に第二の実施の形態である。この構成ではフィルタ８０〜８７を基本架１に設ける構成である。これにより増設架２の部品数を軽減でき、安価にできる。また、基本架１から直接フィルタ８０〜８７を制御できる。他の動作は、図１の構成と同様である。
【００３４】
図３は、本発明の第三の実施の形態である。この構成ではフィルタ８０〜８７及び９００〜９５５を増設架２に設ける構成である。更に、図１の構成に対し、フィルタ８０〜８７及び９００〜９５５は、増設架２のスイッチ機能部４００の出力側に設けられている点に特徴を有し、かかる点を除き動作は、図１と基本的に同一である。この構成により、基本架１の部品点数を軽減でき、安価にできる。
【００３５】
図４は、更に別の第四の実施の形態である。この構成は、図３の構成に対し、フィルタ８０〜８７を基本架１に設けた構成である。その他の動作は図３の構成と同様である。
【００３６】
図５は、本発明の第五の実施の形態である。この構成では先の実施の形態において、スイッチ機能部４の出力側に設けている２×１ＳＷ部７０〜７７の代わりに多重部９０〜９７を設けている。
【００３７】
多重部９０〜９７では基本架１からのデータと増設架２からのデータを多重化し、したがって速度が２倍にしている。更に、２×１ＳＷ部７０〜７７を使用することにより生じていた同時到着によるデータの待ち合わせ処理が回避することが可能である。
【００３８】
図６は、更に本発明の第六の実施の形態である。この構成は増設架２、３として同一構成で第一、第二の増設架を使用している。更に、基本架１のスイッチ機能部４の出力側に配置されるＳＷ部７０〜７７を３×１即ち、３入力に対し、いずれか１を出力する機能を有するものとしている。
【００３９】
この３入力は、基本架１のスイッチ機能部４の出力及び、第一、第二の増設架２、３内のそれぞれのスイッチ機能部４０１、４０２である。スイッチ機能部４０１、４０２のそれぞれは、３２×３２のクロスコネクト機能を有し、他の基本架からの２４のデータと基本架１からの８のデータを入力し、基本架１に８の方路を出力し、他の基本架に２４の方路を出力する構成である。
【００４０】
尚、フィルタ８０〜８７及び９００〜９２３は、図１において説明したものと同様である。
【００４１】
かかる構成は、３×１ＳＷ部７０〜７７に限定されず、一般化し、増設架をＮ架とする場合、基本架１のＳＷ部は、（Ｎ＋１）×１にして対応することが可能である。
【００４２】
図７は、本発明の第七の実施の形態である。この構成は、図６と同様に増設架を第一、第二の２架使用する場合である。但し、図６の実施の形態とことなる点は、基本架１に３×１ＳＷ部７０〜７７の代わりに多重化部９１〜９７を設けた構成である。
【００４３】
かかる多重化部９１〜９７による特徴は、先の図５における実施の形態と同様である。ただし、図７の実施の形態の場合は、多重化部９１〜９７により３倍の速度に変換される。更に、一般化すると増設架をＮ架とする場合、基本架１の多重化部９１〜９７は、（Ｎ＋１）×１の多重化を有するものが使用される。
【００４４】
図８は、上記各実施の形態に共通するフィルタの一構成例を説明する図である。フィルタにおいて、セルの方路を決定するためには、セルの先頭位置を示す先頭信号とそのセルが有効もしくは、無効であるかを示す有効／無効信号が必要となる。
【００４５】
図８において、（１）は先頭セルと有効・無効セルがそれぞれ一本の信号としてセルデータ〔図８（２）〕と並列に伝送される場合を示し、１セル分として、ヘッダに続き情報フィールドが送られる。
【００４６】
図８（３）は、かかる伝送携帯に対するフィルタの構成例を示す図である。１０１は、ＶＰＩ／ＶＣＩのデコード部である。１００、１０６及び１０２は遅延部、１０３は論理積部、１０４はタイミング生成部、及び１０５はラッチ部である。
【００４７】
ＶＰＩ／ＶＣＩデコード部１０１でＶＰＩ／ＶＣＩをデコードし、廃棄すべきセルの場合に論理“Ｈ”を出力する。ＶＰＩ／ＶＣＩデコード部１０１での処理時間とタイミングを合わせるべく遅延部１０２で遅延された入力セルの有効・無効データが論理積部１０３に入力し、ここで、ＶＰＩ／ＶＣＩデコード部１０１の出力と論理積が求められる。
【００４８】
廃棄すべきセルの場合は、ここで有効／無効がマスクされる。タイミング生成部１０４でラッチタイミングが生成され、ラッチ部１０５でセルの有効／無効データがラッチされる。そしてラッチされ、出力されるセルの有効／無効データにタイミングを合わせて、セルデータ、セル先頭をそれぞれ遅延部１００、１０６を通して出力される。
【００４９】
図９は、先頭セルとセル有効／無効を同一信号上に割り当てた例である〔図９（１）参照〕。そして、この先頭セルとセル有効／無効のタイミングに同期してセルデータが入力される〔図９（２）参照〕。
【００５０】
図９（３）は、かかる態様に対応するフィルタの構成例であり、セル有効／無効デコード部１０２により同一信号上に割り当てられたセル先頭とセル有効／無効データからセル有効／無効が抜き出される。
【００５１】
そのセル有効／無効とＶＰＩ／ＶＣＩデコード部１０１から出力された信号との論理積が論理積部１０３で求められ、セレクタ１０８に入力する。一方、セレクタ１０８には更に入力セル先頭と有効／無効データを遅延部１０７で遅延したものが入力される。
【００５２】
更に、タイミング生成部１０５は、有効／無効デコーダ１０２からセル有効／無効が出力される時のタイミングに同期した選択信号を出力し、これによりセレクタ１０８を論理積部１０３の出力を選択するように制御する。
【００５３】
図１０は、更に別のフィルタの構成例を説明する図であり、この例ではセル先頭が１信号であり、セル有効／無効をヘッダのイネーブルビット（図１２のヘッダの第５オクテットのＥＮＢを参照）に割り当てた例である。
【００５４】
上記図８、図９の例では、ヘッダのイネーブルビットＥＮＢは、ドントケア（ｄｏｎ’ｔ ｃａｒｅ）であるが、本例では、このセルデータのヘッダのイネーブルビットＥＮＢに基づき、有効／無効ビットをセルデータから有効／無効デコード部１０２でデコードしている。そしてかかる点を除き、先の図８、図９の例と同じである。
【００５５】
【発明の効果】
以上説明したように、従来の技術でスイッチ機能部を拡張する際に、データの損失に対して目をつむるか、予めデータの流れを止めて行うことが想定される。これに対し、実施の形態を図にしたがい説明したように、本発明においてはより簡易に、データの瞬断もなくスイッチ機能部を拡張する事が可能である。
【００５６】
したがって、将来のネットワークあるいは通信路の多様性に対し、容易に対応が可能であるクロスコネクト装置の拡張システムを提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示すブロック図である。
【図２】本発明の第二の実施の形態を示すブロック図である。
【図３】本発明の第三の実施の形態を示すブロック図である。
【図４】本発明の第四の実施の形態を示すブロック図である。
【図５】本発明の第五の実施の形態を示すブロック図である。
【図６】本発明の第六の実施の形態を示すブロック図である。
【図７】本発明の第七の実施の形態を示すブロック図である。
【図８】上記各図の実施の形態におけるフィルタの第一の構成例を示すブロック図である。
【図９】上記各図の実施の形態におけるフィルタの第二の構成例を示すブロック図である。
【図１０】上記各図の実施の形態におけるフィルタの第三の構成例を示すブロック図である。
【図１１】クロスコネクト装置の一般的構成例を示すブロック図である。
【図１２】セルフォーマットの構成例である。
【図１３】増設架の第一の接続想定例（その１）である。
【図１４】増設架の第一の接続想定例（その２）である。
【符号の説明】
１ 基本架
１０〜１７ インタフェース部
２０〜２７，９０〜９７，多重化部
３０〜３７ ＶＰ変換部
４ スイッチ機能部
７０〜７７ ２×１スイッチ部
４０〜４７ 多重分離部
５０〜５７ インタフェース部
２、３ 増設架
４００ 増設架用スイッチ機能部
８０〜８７，９００〜９５５ フィルタ
【発明の属する技術分野】
本発明は、クロスコネクト装置の無瞬断拡張システムに関する。
【０００２】
【従来の技術】
複数の加入者線を集線し、これを所定の幹線に方路を切り換えて接続するクロスコネクト装置があり、一般に８×８クロスコネクト装置が使用され、８本の出入り方路に対し、８本の出方路に切り換えて接続している。
【０００３】
通信量の拡大と通信機能の信頼性向上のため、更に多くの入り方路に対し、対応する多くの出方路に切り換えることが要望されている。
【０００４】
図１１は、基本架としての８×８クロスコネクト装置１の構成例ブロック図であり、８方路からのデータが入力され、８方路にデータを出力する。ここで、入力及び出力されるデータは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄａｔａ Ｈｉｇｈｗａｙ）信号である。
【０００５】
８方路から入力されるＳＤＨ信号は、それぞれ対応するインタフェース回路１０〜１７に入力される。ここで、図１２に示すセルフォーマットにしたがい、ヘッダ部と情報フィールドによりセル化される。
【０００６】
インターフェース回路１０〜１７から出力されるセル信号は、ついで多重化回路２０〜２７により高速変換により所定数のセルが積み上げられ、これにパス情報が付加され、クロスコネクト装置のスイッチ機能部４に入力される。
【０００７】
スイッチ機能部４では、多重化セルをパス情報に基づき対応する方路を決定して切り換え出力する。スイッチ機能部４からの多重化セルは、分離回路４０〜４７により多重分離されインタフェース回路５０〜５７を通して元のＳＤＨ信号に変換されて幹線に送りだされる。
【０００８】
かかる８×８クロスコネクト装置に対し、更にスイッチ機能部４を拡張して、入力方路と対応する出方路を増加させようとする場合、通常８×８クロスコネクト装置は、運用中である。
【０００９】
図１３は、８×８クロスコネクト装置の基本架１に対し、スイッチ機能部の増加架２を追加する場合に想定される一構成例である。増設架２のスイッチ機能部４００は、６４×６４のクロスコネクト機能を有し、基本架１のスイッチ機能部４と同じ８×８のクロスコネクト構成を８組収容したものである。
【００１０】
かかる図１３の構成により、基本架１への８本の入方路と、増設架２への５６本の入方路に対し、増設架２のスイッチ機能部４００においてクロスコネクトして増設架２より６４の出方路に出力する構成である。
【００１１】
ここで図１３のように、基本架１の運用中に、増加架２を追加して、基本架１のスイッチ機能部４を増加架２のスイッチ機能部４００に吸収して置き代える場合、基本架１のスイッチ機能部４の切離しから、増加架２のスイッチ機能部４００の増設までの時間、基本架１のスイッチ機能部４の入出力側で、切断が不可欠である。したがって、この時間中伝送路が切断してしまい、この間に流れてきたデータが廃棄されてしまう。
【００１２】
図１４は、更に別の想定されるスイッチ機能部の増加架２を追加する構成例である。図１３の例と比較すると、基本架１のスイッチ機能部４の機能を活性のままにして、更に基本架１に選択回路６０〜６７を設けている。
【００１３】
これにより、基本架１のスイッチ機能部４と増設架２のスイッチ機能部４００にそれぞれ同じデータを入力し、選択回路６０〜６７で基本架側から増設架側に切り換える構成である。
【００１４】
この構成の場合、上記図１３の如き伝送路の切断の問題はないが、選択回路６０〜６７に入力する基本架側データと増設架側データとの間に処理遅延の違いから位相差が生じてしまうおそれがある。したがって、データの廃棄や逆にデータが２重に出力されることが生じてしまい問題である。
【００１５】
【発明が解決しようとする課題】
したがって、本発明の目的は、上記のスイッチ機能部の増設における問題を生じさせないクロスコネクト装置の無瞬断拡張システムを提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を達成するための請求項１に記載の本発明のクロスコネクト装置の無瞬断拡張システムは、セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有する。更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの該増設架への入力を阻止するフィルタを備えたことを特徴とする。
【００１７】
更に請求項２に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１の記載において、前記フィルタを基本架内に備えたことを特徴とする。
【００１８】
請求項３に記載のクロスコネクト装置の無瞬断拡張システムは、請求項２の記載において、前記フィルタを増設架内の前記スイッチ機能部の入力側に備えたことを特徴とする。
【００１９】
請求項４に記載のクロスコネクト装置の無瞬断拡張システムは、セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有し、更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの、該増設架から該基本架への入力を阻止するフィルタを備えたことを特徴とする。
【００２０】
請求項５に記載のクロスコネクト装置の無瞬断拡張システムは、請求項４の記載において、前記フィルタを基本架内に備えたことを特徴とする。
【００２１】
請求項６に記載のクロスコネクト装置の無瞬断拡張システムは、請求項４の記載において、前記フィルタを増設架内の前記スイッチ機能部の出力側に備えたことを特徴とする。
【００２２】
請求項７に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１または４の記載において、前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を選択して出力するスイッチを備えたことを特徴とする。
【００２３】
請求項８に記載のクロスコネクト装置の無瞬断拡張システムは、請求項１または４の記載において、前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を多重化して出力する多重化部を備えたことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面にしたがって説明する。尚、図において、同一または類似のものには同一の参照番号または記号を付して説明する。
【００２５】
図１は、本発明の第一の実施の形態である。８×８クロスコネクト機能のスイッチ機能部４を有する基本架１の基本的構成は、先に説明した図１１と同様であり、２×１のスイッチ回路７０〜７７を有する。
【００２６】
更に拡張される増設架２が接続され、６４方路の入力と出力を有する。６４×６４クロスコネクト機能のスイッチ機能部４００を有し、６４方路の入力の内、８方路は基本架１から入力される。残りの５６方路のデータは、図示しない他の基本架から入力される。また６４方路の入力は、それぞれスイッチ機能部４００に接続されたフィルタ８０〜８７、９００〜９５５に入力される。
【００２７】
基本架１のスイッチ機能部４は、基本架１に入力する８方路のデータのみ処理して２×１のスイッチ回路７０〜７７に入力する。
【００２８】
増設架２のスイッチ機能部４００は、６４×６４方路を処理するものであり、フィルタ８０〜８７、９００〜９５５はそれぞれ接続される基本架における自方路宛のセルをフィルタするものである。
【００２９】
このために基本架１に新たに備えた２×１ＳＷ部７０〜７７に入力されるデータは、基本架側のスイッチ機能部４からの出力と、増設架側のスイッチ機能部４００からの出力とは重複しない。
【００３０】
上記のように、図１において、基本架１のスイッチ機能部４は、増設架２の接続に関わらず常時使用される為、データの廃棄や同じデータが二重に出力されることは起こらない。
【００３１】
ここで、上記フィルタ８０〜８７、９００〜９５５の機能及び動作を更に説明すると、これらは、図１２において説明したセルフォーマットの仮想パス識別子（ＶＰＩ）及び仮想チャネル識別子（ＶＣＩ）を認識する。そして、通過を阻止すべき方路に対してスイッチ機能部４００により方路決定が行われないように、該当するセルを廃棄する。
【００３２】
かかる動作については、いか各実施の形態に共通するので、後に改めて説明する。
【００３３】
図２は、本発明の更に第二の実施の形態である。この構成ではフィルタ８０〜８７を基本架１に設ける構成である。これにより増設架２の部品数を軽減でき、安価にできる。また、基本架１から直接フィルタ８０〜８７を制御できる。他の動作は、図１の構成と同様である。
【００３４】
図３は、本発明の第三の実施の形態である。この構成ではフィルタ８０〜８７及び９００〜９５５を増設架２に設ける構成である。更に、図１の構成に対し、フィルタ８０〜８７及び９００〜９５５は、増設架２のスイッチ機能部４００の出力側に設けられている点に特徴を有し、かかる点を除き動作は、図１と基本的に同一である。この構成により、基本架１の部品点数を軽減でき、安価にできる。
【００３５】
図４は、更に別の第四の実施の形態である。この構成は、図３の構成に対し、フィルタ８０〜８７を基本架１に設けた構成である。その他の動作は図３の構成と同様である。
【００３６】
図５は、本発明の第五の実施の形態である。この構成では先の実施の形態において、スイッチ機能部４の出力側に設けている２×１ＳＷ部７０〜７７の代わりに多重部９０〜９７を設けている。
【００３７】
多重部９０〜９７では基本架１からのデータと増設架２からのデータを多重化し、したがって速度が２倍にしている。更に、２×１ＳＷ部７０〜７７を使用することにより生じていた同時到着によるデータの待ち合わせ処理が回避することが可能である。
【００３８】
図６は、更に本発明の第六の実施の形態である。この構成は増設架２、３として同一構成で第一、第二の増設架を使用している。更に、基本架１のスイッチ機能部４の出力側に配置されるＳＷ部７０〜７７を３×１即ち、３入力に対し、いずれか１を出力する機能を有するものとしている。
【００３９】
この３入力は、基本架１のスイッチ機能部４の出力及び、第一、第二の増設架２、３内のそれぞれのスイッチ機能部４０１、４０２である。スイッチ機能部４０１、４０２のそれぞれは、３２×３２のクロスコネクト機能を有し、他の基本架からの２４のデータと基本架１からの８のデータを入力し、基本架１に８の方路を出力し、他の基本架に２４の方路を出力する構成である。
【００４０】
尚、フィルタ８０〜８７及び９００〜９２３は、図１において説明したものと同様である。
【００４１】
かかる構成は、３×１ＳＷ部７０〜７７に限定されず、一般化し、増設架をＮ架とする場合、基本架１のＳＷ部は、（Ｎ＋１）×１にして対応することが可能である。
【００４２】
図７は、本発明の第七の実施の形態である。この構成は、図６と同様に増設架を第一、第二の２架使用する場合である。但し、図６の実施の形態とことなる点は、基本架１に３×１ＳＷ部７０〜７７の代わりに多重化部９１〜９７を設けた構成である。
【００４３】
かかる多重化部９１〜９７による特徴は、先の図５における実施の形態と同様である。ただし、図７の実施の形態の場合は、多重化部９１〜９７により３倍の速度に変換される。更に、一般化すると増設架をＮ架とする場合、基本架１の多重化部９１〜９７は、（Ｎ＋１）×１の多重化を有するものが使用される。
【００４４】
図８は、上記各実施の形態に共通するフィルタの一構成例を説明する図である。フィルタにおいて、セルの方路を決定するためには、セルの先頭位置を示す先頭信号とそのセルが有効もしくは、無効であるかを示す有効／無効信号が必要となる。
【００４５】
図８において、（１）は先頭セルと有効・無効セルがそれぞれ一本の信号としてセルデータ〔図８（２）〕と並列に伝送される場合を示し、１セル分として、ヘッダに続き情報フィールドが送られる。
【００４６】
図８（３）は、かかる伝送携帯に対するフィルタの構成例を示す図である。１０１は、ＶＰＩ／ＶＣＩのデコード部である。１００、１０６及び１０２は遅延部、１０３は論理積部、１０４はタイミング生成部、及び１０５はラッチ部である。
【００４７】
ＶＰＩ／ＶＣＩデコード部１０１でＶＰＩ／ＶＣＩをデコードし、廃棄すべきセルの場合に論理“Ｈ”を出力する。ＶＰＩ／ＶＣＩデコード部１０１での処理時間とタイミングを合わせるべく遅延部１０２で遅延された入力セルの有効・無効データが論理積部１０３に入力し、ここで、ＶＰＩ／ＶＣＩデコード部１０１の出力と論理積が求められる。
【００４８】
廃棄すべきセルの場合は、ここで有効／無効がマスクされる。タイミング生成部１０４でラッチタイミングが生成され、ラッチ部１０５でセルの有効／無効データがラッチされる。そしてラッチされ、出力されるセルの有効／無効データにタイミングを合わせて、セルデータ、セル先頭をそれぞれ遅延部１００、１０６を通して出力される。
【００４９】
図９は、先頭セルとセル有効／無効を同一信号上に割り当てた例である〔図９（１）参照〕。そして、この先頭セルとセル有効／無効のタイミングに同期してセルデータが入力される〔図９（２）参照〕。
【００５０】
図９（３）は、かかる態様に対応するフィルタの構成例であり、セル有効／無効デコード部１０２により同一信号上に割り当てられたセル先頭とセル有効／無効データからセル有効／無効が抜き出される。
【００５１】
そのセル有効／無効とＶＰＩ／ＶＣＩデコード部１０１から出力された信号との論理積が論理積部１０３で求められ、セレクタ１０８に入力する。一方、セレクタ１０８には更に入力セル先頭と有効／無効データを遅延部１０７で遅延したものが入力される。
【００５２】
更に、タイミング生成部１０５は、有効／無効デコーダ１０２からセル有効／無効が出力される時のタイミングに同期した選択信号を出力し、これによりセレクタ１０８を論理積部１０３の出力を選択するように制御する。
【００５３】
図１０は、更に別のフィルタの構成例を説明する図であり、この例ではセル先頭が１信号であり、セル有効／無効をヘッダのイネーブルビット（図１２のヘッダの第５オクテットのＥＮＢを参照）に割り当てた例である。
【００５４】
上記図８、図９の例では、ヘッダのイネーブルビットＥＮＢは、ドントケア（ｄｏｎ’ｔ ｃａｒｅ）であるが、本例では、このセルデータのヘッダのイネーブルビットＥＮＢに基づき、有効／無効ビットをセルデータから有効／無効デコード部１０２でデコードしている。そしてかかる点を除き、先の図８、図９の例と同じである。
【００５５】
【発明の効果】
以上説明したように、従来の技術でスイッチ機能部を拡張する際に、データの損失に対して目をつむるか、予めデータの流れを止めて行うことが想定される。これに対し、実施の形態を図にしたがい説明したように、本発明においてはより簡易に、データの瞬断もなくスイッチ機能部を拡張する事が可能である。
【００５６】
したがって、将来のネットワークあるいは通信路の多様性に対し、容易に対応が可能であるクロスコネクト装置の拡張システムを提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示すブロック図である。
【図２】本発明の第二の実施の形態を示すブロック図である。
【図３】本発明の第三の実施の形態を示すブロック図である。
【図４】本発明の第四の実施の形態を示すブロック図である。
【図５】本発明の第五の実施の形態を示すブロック図である。
【図６】本発明の第六の実施の形態を示すブロック図である。
【図７】本発明の第七の実施の形態を示すブロック図である。
【図８】上記各図の実施の形態におけるフィルタの第一の構成例を示すブロック図である。
【図９】上記各図の実施の形態におけるフィルタの第二の構成例を示すブロック図である。
【図１０】上記各図の実施の形態におけるフィルタの第三の構成例を示すブロック図である。
【図１１】クロスコネクト装置の一般的構成例を示すブロック図である。
【図１２】セルフォーマットの構成例である。
【図１３】増設架の第一の接続想定例（その１）である。
【図１４】増設架の第一の接続想定例（その２）である。
【符号の説明】
１ 基本架
１０〜１７ インタフェース部
２０〜２７，９０〜９７，多重化部
３０〜３７ ＶＰ変換部
４ スイッチ機能部
７０〜７７ ２×１スイッチ部
４０〜４７ 多重分離部
５０〜５７ インタフェース部
２、３ 増設架
４００ 増設架用スイッチ機能部
８０〜８７，９００〜９５５ フィルタ
Claims (8)
- セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、 該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有し、
更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの該増設架への入力を阻止するフィルタを備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項１において、
前記フィルタを基本架内に備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項２において、
前記フィルタを増設架内の前記スイッチ機能部の入力側に備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - セル化された入力データの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する基本架と、 該セル化された入力データ及び他の基本架からのセル化されたデータを入力し、それらの仮想パス情報に基づき出方路を決定して該セル化された入力データを出力するスイッチ機能部を有する増設架を有し、
更に、該基本架のスイッチ機能部により出方路が決定される該セル化された入力データの、該増設架から該基本架への入力を阻止するフィルタを備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項４において、
前記フィルタを基本架内に備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項４において、
前記フィルタを増設架内の前記スイッチ機能部の出力側に備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項１または４において、
前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を選択して出力するスイッチを備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。 - 請求項１または４において、
前記基本架に、更に該基本架内のスイッチ機能部の出力と前記増設架のスイッチ機能部の出力を多重化して出力する多重化部を備えたことを特徴とするクロスコネクト装置の無瞬断拡張システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
| US08/703,094 US5859844A (en) | 1996-03-22 | 1996-08-26 | Uninterrupted-service expansion system for a cross connecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06588896A JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261236A JPH09261236A (ja) | 1997-10-03 |
| JP3614236B2 true JP3614236B2 (ja) | 2005-01-26 |
Family
ID=13299971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06588896A Expired - Fee Related JP3614236B2 (ja) | 1996-03-22 | 1996-03-22 | クロスコネクト装置の無瞬断拡張システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5859844A (ja) |
| JP (1) | JP3614236B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3425861B2 (ja) * | 1998-02-20 | 2003-07-14 | 富士通株式会社 | 光交換機 |
| US6680939B1 (en) * | 2000-09-14 | 2004-01-20 | Nvision, Inc | Expandable router |
| US8189603B2 (en) * | 2005-10-04 | 2012-05-29 | Mammen Thomas | PCI express to PCI express based low latency interconnect scheme for clustering systems |
| US8920343B2 (en) | 2006-03-23 | 2014-12-30 | Michael Edward Sabatino | Apparatus for acquiring and processing of physiological auditory signals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967405A (en) * | 1988-12-09 | 1990-10-30 | Transwitch Corporation | System for cross-connecting high speed digital SONET signals |
| US5282195A (en) * | 1991-09-05 | 1994-01-25 | Raynet Corporation | DSO cross-connect for floating virtual tributaries |
| US5497363A (en) * | 1994-09-29 | 1996-03-05 | Alcatel Network Systems, Inc. | Expansion shelf for access system and switch block therefor |
-
1996
- 1996-03-22 JP JP06588896A patent/JP3614236B2/ja not_active Expired - Fee Related
- 1996-08-26 US US08/703,094 patent/US5859844A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5859844A (en) | 1999-01-12 |
| JPH09261236A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6795393B1 (en) | Method and apparatus for errorless path protection and rearrangement | |
| JPH09181742A (ja) | 完全相互接続型非同期転送モード交換装置 | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
| JPH06269030A (ja) | 加入者系ディジタル伝送装置 | |
| US20060050699A1 (en) | Header conversion technique in ATM switch | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
| JP3614236B2 (ja) | クロスコネクト装置の無瞬断拡張システム | |
| US5740158A (en) | ATM communication system | |
| JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
| US7356025B2 (en) | Switching apparatus for switching data between bitstreams | |
| US5946294A (en) | Redundancy-optimized communication network for the transmission of communication signals | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| JP3297104B2 (ja) | Ａｔｍスイッチ | |
| KR100284004B1 (ko) | 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| JP3466962B2 (ja) | Ｓｄｈリングシステム | |
| JPH05268645A (ja) | Ｓｔｍ通信用スイッチ | |
| JP2751832B2 (ja) | Ａｔｍ網および網構成装置 | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JPH0728285B2 (ja) | 回線切換方式 | |
| JP3463329B2 (ja) | 通信ノード | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JP2795598B2 (ja) | 多重化構成のａｔｍ交換システムにおける系切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |