JP3466962B2 - Ｓｄｈリングシステム - Google Patents
ＳｄｈリングシステムInfo
- Publication number
- JP3466962B2 JP3466962B2 JP15913699A JP15913699A JP3466962B2 JP 3466962 B2 JP3466962 B2 JP 3466962B2 JP 15913699 A JP15913699 A JP 15913699A JP 15913699 A JP15913699 A JP 15913699A JP 3466962 B2 JP3466962 B2 JP 3466962B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- paths
- switching
- ring system
- sdh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクセス及び中継
ネットワークを構築するＳＤＨ伝送システムに関するも
のである。
ネットワークを構築するＳＤＨ伝送システムに関するも
のである。
【０００２】
【従来の技術】現在、ほとんどの通信事業者は、ＩＴＵ
−Ｔ勧告Ｇ．７０７で規定されるＳＤＨ（Ｓｙｎｃｈｒ
ｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同
期デジィタルハイアラーキ）インタフェースによりアク
セス及び中継ネットワークを構築している。
−Ｔ勧告Ｇ．７０７で規定されるＳＤＨ（Ｓｙｎｃｈｒ
ｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同
期デジィタルハイアラーキ）インタフェースによりアク
セス及び中継ネットワークを構築している。
【０００３】具体的には、図１に示すように、複数のＡ
ＤＭ（Ａｄｄ Ｄｒｏｐ Ｍｕｌｔｉｐｌｅｘｅｒ）１
０−１，１０−２，１０−３，１０−４間をリング状に
接続することにより、大規模中継ネットワークを実現し
ている。なお、各ＡＤＭは２つの高速インタフェース
（ＩＦ）部１１，１２と、低速インタフェース（ＩＦ）
部１３と、クロスコネクト（ＸＣ）部１４とを備えてい
る。
ＤＭ（Ａｄｄ Ｄｒｏｐ Ｍｕｌｔｉｐｌｅｘｅｒ）１
０−１，１０−２，１０−３，１０−４間をリング状に
接続することにより、大規模中継ネットワークを実現し
ている。なお、各ＡＤＭは２つの高速インタフェース
（ＩＦ）部１１，１２と、低速インタフェース（ＩＦ）
部１３と、クロスコネクト（ＸＣ）部１４とを備えてい
る。
【０００４】ＳＤＨリングシステムには、２つの機能が
ある。一つの機能は、任意のＡＤＭ間にＶＣ（Ｖｉｒｔ
ｕａｌ Ｃｏｎｔａｉｎｅｒ：仮想コンテナ）１１パス
やＶＣ３パスまたはＶＣ４パス（以後、ＶＣ３／４パ
ス）を設定する機能である。なお、ＶＣ１１パスとは、
ＩＴＵ−Ｔ勧告Ｇ．７０７で規定された１．５Ｍｂｉｔ
／ｓの低次群パスであり、ＶＣ３／４パスとは、ＩＴＵ
−Ｔ勧告Ｇ．７０７で規定された５０／１５０Ｍｂｉｔ
／ｓの高次群パスである。
ある。一つの機能は、任意のＡＤＭ間にＶＣ（Ｖｉｒｔ
ｕａｌ Ｃｏｎｔａｉｎｅｒ：仮想コンテナ）１１パス
やＶＣ３パスまたはＶＣ４パス（以後、ＶＣ３／４パ
ス）を設定する機能である。なお、ＶＣ１１パスとは、
ＩＴＵ−Ｔ勧告Ｇ．７０７で規定された１．５Ｍｂｉｔ
／ｓの低次群パスであり、ＶＣ３／４パスとは、ＩＴＵ
−Ｔ勧告Ｇ．７０７で規定された５０／１５０Ｍｂｉｔ
／ｓの高次群パスである。
【０００５】ＡＤＭ内部では、光信号を電気信号に変換
した後、多重分離してクロスコネクトを用いた分岐挿入
を行う。例えば、リングの光信号速度が６００Ｍｂｉｔ
／ｓであり、あるＡＤＭでＶＣ１１パスを１０本挿入分
岐する場合、残りのＶＣ１１パスやＶＣ３／４パスは、
そのＡＤＭを通過することになる。
した後、多重分離してクロスコネクトを用いた分岐挿入
を行う。例えば、リングの光信号速度が６００Ｍｂｉｔ
／ｓであり、あるＡＤＭでＶＣ１１パスを１０本挿入分
岐する場合、残りのＶＣ１１パスやＶＣ３／４パスは、
そのＡＤＭを通過することになる。
【０００６】ＳＤＨリングシステムのもう一つの機能
は、伝送路切り替え機能である。これは、光ファイバケ
ーブルが断となった場合や伝送路エラーが多発した場合
に、自動的に伝送路切り替えを行い、ＶＣ１１パスやＶ
３／４パスを救済する機能である。伝送路切り替え機能
を実現する方法としては、障害の発生したＡＤＭ区間で
光信号単位の切り替えや折り返しを実施する方法（ＢＬ
ＳＲ：Ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ Ｌｉｎｅ Ｓｗ
ｉｔｃｈｅｄ Ｒｉｎｇ）と、障害の発生したＡＤＭ区
間を含むパス単位に切り替えを実施する方法（ＵＰＳ
Ｒ：Ｕｎｉ−ｄｉｒｅｃｔｉｏｎａｌ Ｐａｔｈ Ｓｗ
ｉｔｃｈｅｄ Ｒｉｎｇ）がある。
は、伝送路切り替え機能である。これは、光ファイバケ
ーブルが断となった場合や伝送路エラーが多発した場合
に、自動的に伝送路切り替えを行い、ＶＣ１１パスやＶ
３／４パスを救済する機能である。伝送路切り替え機能
を実現する方法としては、障害の発生したＡＤＭ区間で
光信号単位の切り替えや折り返しを実施する方法（ＢＬ
ＳＲ：Ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ Ｌｉｎｅ Ｓｗ
ｉｔｃｈｅｄ Ｒｉｎｇ）と、障害の発生したＡＤＭ区
間を含むパス単位に切り替えを実施する方法（ＵＰＳ
Ｒ：Ｕｎｉ−ｄｉｒｅｃｔｉｏｎａｌ Ｐａｔｈ Ｓｗ
ｉｔｃｈｅｄ Ｒｉｎｇ）がある。
【０００７】本発明はＵＰＳＲに関するものであり、そ
の原理を以下に述べる。
の原理を以下に述べる。
【０００８】ＵＰＳＲでは、図１に示すように、パスを
設定した区間、例えばＡＤＭ１０−１とＡＤＭ１０−３
との間で伝送路の切り替え（現用パス、予備パス）を行
う。送信側のＡＤＭ１０−１では右回りと左回りに同一
の信号を送出し、受信側のＡＤＭ１０−３でいずれか一
方を選択する。
設定した区間、例えばＡＤＭ１０−１とＡＤＭ１０−３
との間で伝送路の切り替え（現用パス、予備パス）を行
う。送信側のＡＤＭ１０−１では右回りと左回りに同一
の信号を送出し、受信側のＡＤＭ１０−３でいずれか一
方を選択する。
【０００９】図２はＳＤＨリングシステムにおける伝送
路切り替えの原理を示すもので、図中、２１はＶＣ１１
パスまたはＶＣ３／４パスによる現用パス、２２は同じ
くＶＣ１１パスまたはＶＣ３／４パスによる予備パス、
２３，２４は切り替えトリガ検出回路、２５はスイッチ
制御回路、２６は切り替えスイッチである。
路切り替えの原理を示すもので、図中、２１はＶＣ１１
パスまたはＶＣ３／４パスによる現用パス、２２は同じ
くＶＣ１１パスまたはＶＣ３／４パスによる予備パス、
２３，２４は切り替えトリガ検出回路、２５はスイッチ
制御回路、２６は切り替えスイッチである。
【００１０】前記構成では、現用と予備のいずれのパス
（伝送路）２１，２２においても、切り替えトリガ検出
回路２３，２４により、エラー検出、信号断検出、警報
検出等を常時行っており、その切り替えトリガにより、
スイッチ制御回路２５を介して切り替えスイッチ２６を
駆動する。また、外部からコマンドにより強制的に切り
替えを指示することも可能である。
（伝送路）２１，２２においても、切り替えトリガ検出
回路２３，２４により、エラー検出、信号断検出、警報
検出等を常時行っており、その切り替えトリガにより、
スイッチ制御回路２５を介して切り替えスイッチ２６を
駆動する。また、外部からコマンドにより強制的に切り
替えを指示することも可能である。
【００１１】切り替えトリガを検出しても、予備側に障
害が発生している場合は、切り替わらない形式が一般的
である。また、切り替え後に障害が復旧しても切り戻し
を行わないことが多い。
害が発生している場合は、切り替わらない形式が一般的
である。また、切り替え後に障害が復旧しても切り戻し
を行わないことが多い。
【００１２】図２に示したＵＰＳＲの切り替えスイッチ
２６としては、図１に示したＡＤＭ構成において、ＸＣ
部１４を用いて行う場合と、低速ＩＦ部１３側に専用の
切り替え用スイッチ部１５を設けて行う場合とがある。
２６としては、図１に示したＡＤＭ構成において、ＸＣ
部１４を用いて行う場合と、低速ＩＦ部１３側に専用の
切り替え用スイッチ部１５を設けて行う場合とがある。
【００１３】上述したように、ＵＰＳＲのＡＤＭでは、
固定的なパス設定を行う分岐挿入機能と、ダイナミック
にパス設定を行う伝送路切り替え機能とがある。これら
の機能は、パス設定という点で関係がある。一般的に
は、伝送路切り替えパス単位＞分岐挿入パス単位または
伝送路切り替えパス単位＝分岐挿入パス単位のいずれか
である。
固定的なパス設定を行う分岐挿入機能と、ダイナミック
にパス設定を行う伝送路切り替え機能とがある。これら
の機能は、パス設定という点で関係がある。一般的に
は、伝送路切り替えパス単位＞分岐挿入パス単位または
伝送路切り替えパス単位＝分岐挿入パス単位のいずれか
である。
【００１４】ところで、最近は、オフィス内のＬＡＮ環
境やＩｎｔｅｒｎｅｔの充実に伴い、ＳＤＨインタフェ
ース系列と異なる広帯域のＥｔｈｅｒｎｅｔ信号（１０
Ｍｂｉｔ／ｓ，１００Ｍｂｉｔ／ｓ）やＦＤＤＩ（１０
０Ｍｂｉｔ／ｓ）信号等をＳＤＨ伝送システムで伝達す
ることが望まれている。
境やＩｎｔｅｒｎｅｔの充実に伴い、ＳＤＨインタフェ
ース系列と異なる広帯域のＥｔｈｅｒｎｅｔ信号（１０
Ｍｂｉｔ／ｓ，１００Ｍｂｉｔ／ｓ）やＦＤＤＩ（１０
０Ｍｂｉｔ／ｓ）信号等をＳＤＨ伝送システムで伝達す
ることが望まれている。
【００１５】最も簡単に実現する方法として、Ｅｔｈｅ
ｒｎｅｔ信号やＦＤＤＩ信号を、その帯域より大きなＳ
ＤＨパスにマッピングする方法がある。例えば、１０Ｂ
ａｓｅ−ＴのＥｔｈｅｒｎｅｔを１０Ｍｂｉｔ／ｓの情
報として、ＶＣ３パス（約５０Ｍｂｉｔ／ｓ）にマッピ
ングする方法である。
ｒｎｅｔ信号やＦＤＤＩ信号を、その帯域より大きなＳ
ＤＨパスにマッピングする方法がある。例えば、１０Ｂ
ａｓｅ−ＴのＥｔｈｅｒｎｅｔを１０Ｍｂｉｔ／ｓの情
報として、ＶＣ３パス（約５０Ｍｂｉｔ／ｓ）にマッピ
ングする方法である。
【００１６】しかし、これでは、残りの帯域が無駄とな
ってしまい、効率が悪い（上記例では、４０Ｍｂｉｔ／
ｓが使用不可）。このため、ＶＣ１１パス，ＶＣ３パ
ス，ＶＣ４パスを複数連結して仮想的に広帯域パスを作
り、信号を伝達する方法があるが、次のような問題点が
あった。
ってしまい、効率が悪い（上記例では、４０Ｍｂｉｔ／
ｓが使用不可）。このため、ＶＣ１１パス，ＶＣ３パ
ス，ＶＣ４パスを複数連結して仮想的に広帯域パスを作
り、信号を伝達する方法があるが、次のような問題点が
あった。
【００１７】図３は、ＶＣ１１パスを２本用いて３Ｍｂ
ｉｔ／ｓの信号を伝達する場合の問題点を説明するため
のものである。図３において、３１はＶＣ１１パスによ
る第１のパス、３２は同じくＶＣ１１パスによる第２の
パス、３３は送信側のＡＤＭによる多重分離回路（機
能）、３４は受信側のＡＤＭによる多重分離回路（機
能）である。
ｉｔ／ｓの信号を伝達する場合の問題点を説明するため
のものである。図３において、３１はＶＣ１１パスによ
る第１のパス、３２は同じくＶＣ１１パスによる第２の
パス、３３は送信側のＡＤＭによる多重分離回路（機
能）、３４は受信側のＡＤＭによる多重分離回路（機
能）である。
【００１８】第１のパス３１は長さの異なるＶＣ１１パ
ス３１ａ及びＶＣ１１パス３１ｂからなり、また、第２
のパス３２も長さの異なるＶＣ１１パス３２ａ及びＶＣ
１１パス３２ｂからなっており、これらはリングにおけ
る右回り及び左回りの経路（伝送路）に対応している。
ここでは、伝送路切り替えパス単位と分岐挿入パス単位
とが一致しているＵＰＳＲのＡＤＭを仮定しており、そ
れぞれのＶＣ１１パス３１，３２は独立に伝送路切り替
えが動作する。
ス３１ａ及びＶＣ１１パス３１ｂからなり、また、第２
のパス３２も長さの異なるＶＣ１１パス３２ａ及びＶＣ
１１パス３２ｂからなっており、これらはリングにおけ
る右回り及び左回りの経路（伝送路）に対応している。
ここでは、伝送路切り替えパス単位と分岐挿入パス単位
とが一致しているＵＰＳＲのＡＤＭを仮定しており、そ
れぞれのＶＣ１１パス３１，３２は独立に伝送路切り替
えが動作する。
【００１９】このため、３Ｍｂｉｔ／ｓの信号は、ＶＣ
１１パス２本を用いて伝送された後、データに時間遅延
差が発生してしまう可能性がある。時間位相差が生じて
いるデータは、単純な多重回路で元の３Ｍｂｉｔ／ｓの
信号に復元することができない。
１１パス２本を用いて伝送された後、データに時間遅延
差が発生してしまう可能性がある。時間位相差が生じて
いるデータは、単純な多重回路で元の３Ｍｂｉｔ／ｓの
信号に復元することができない。
【００２０】従来、このような場合の解決方法は、２種
類あった。
類あった。
【００２１】図４は伝送遅延の解決方法の一例、ここで
は受信側のＡＤＭにデータの時間位相差を吸収する回路
を設ける案を示している。伝送路切り替えによってデー
タの時間位相差が変化するので、各パス３１，３２に位
相差を吸収するメモリからなる位相差吸収回路３５，３
６を設けて補正する。
は受信側のＡＤＭにデータの時間位相差を吸収する回路
を設ける案を示している。伝送路切り替えによってデー
タの時間位相差が変化するので、各パス３１，３２に位
相差を吸収するメモリからなる位相差吸収回路３５，３
６を設けて補正する。
【００２２】この案は、帯域を有効活用しており、原理
的に実現可能であるが、各ＡＤＭにリングの大きさに対
応したメモリを具備させねばならず、コスト高となる欠
点があった。また、伝送路の切り替え状態に対応して、
設定すべきメモリ値を変化させる必要があり、複雑な制
御を必要とする欠点があった。
的に実現可能であるが、各ＡＤＭにリングの大きさに対
応したメモリを具備させねばならず、コスト高となる欠
点があった。また、伝送路の切り替え状態に対応して、
設定すべきメモリ値を変化させる必要があり、複雑な制
御を必要とする欠点があった。
【００２３】図５は伝送遅延の解決方法の他の例、ここ
では伝送路切り替えパス単位（例えば、ＶＣ３パス）＜
分岐挿入パス単位（例えば、ＶＣ１１パス）とし、伝送
路切り替えは仮想連結したパスの帯域より大きな上位パ
スで行う案を示している。
では伝送路切り替えパス単位（例えば、ＶＣ３パス）＜
分岐挿入パス単位（例えば、ＶＣ１１パス）とし、伝送
路切り替えは仮想連結したパスの帯域より大きな上位パ
スで行う案を示している。
【００２４】この案では、連結を指定した２本のＶＣ１
１パス３１，３２の同一方路のパス３１ａ，３２ａを含
むＶＣ３パス４１と、同じくＶＣ１１パス３１，３２の
同一方路のパス３１ｂ，３２ｂを含むＶＣ３パス４２と
を動かして伝送路切り替えを行うことになるため、図３
で説明した時間位相差の問題は発生しない。
１パス３１，３２の同一方路のパス３１ａ，３２ａを含
むＶＣ３パス４１と、同じくＶＣ１１パス３１，３２の
同一方路のパス３１ｂ，３２ｂを含むＶＣ３パス４２と
を動かして伝送路切り替えを行うことになるため、図３
で説明した時間位相差の問題は発生しない。
【００２５】しかし、ＶＣ１１パスを２本しか必要のな
いＡＤＭでも、ＶＣ３パスを設定することが必要にな
り、ＶＣ３パスの余った帯域は当面無駄となってしま
う。尤も、この余った帯域は将来、増設するパスに使用
することが可能であり、単純に１０Ｍｂｉｔ／ｓをＶＣ
３パスへマッピングする方法のように、残りの帯域が全
て無駄となる場合に比べれば効率は向上しているが、分
岐挿入する帯域を、当初から過剰に割り当てておくこと
に変わりはない。
いＡＤＭでも、ＶＣ３パスを設定することが必要にな
り、ＶＣ３パスの余った帯域は当面無駄となってしま
う。尤も、この余った帯域は将来、増設するパスに使用
することが可能であり、単純に１０Ｍｂｉｔ／ｓをＶＣ
３パスへマッピングする方法のように、残りの帯域が全
て無駄となる場合に比べれば効率は向上しているが、分
岐挿入する帯域を、当初から過剰に割り当てておくこと
に変わりはない。
【００２６】
【発明が解決しようとする課題】このように、ＵＰＳＲ
のＡＤＭにおいて、ＳＤＨインタフェース系列（ＶＣ１
１パス，ＶＣ３パス，ＶＣ４パス）と異なる広帯域の信
号（ＥｔｈｅｒｎｅｔやＦＤＤＩ）等を伝達する場合、
従来、帯域を有効活用し、かつ最小限の付加機能で実現
する方法がなかった。
のＡＤＭにおいて、ＳＤＨインタフェース系列（ＶＣ１
１パス，ＶＣ３パス，ＶＣ４パス）と異なる広帯域の信
号（ＥｔｈｅｒｎｅｔやＦＤＤＩ）等を伝達する場合、
従来、帯域を有効活用し、かつ最小限の付加機能で実現
する方法がなかった。
【００２７】本発明の目的は、パスの帯域を有効活用で
き、かつ最小限の機能（回路）の付加により、ＳＤＨイ
ンタフェース系列と異なる広帯域の信号を正確に伝達し
得るＳＤＨリングシステムを提供することにある。
き、かつ最小限の機能（回路）の付加により、ＳＤＨイ
ンタフェース系列と異なる広帯域の信号を正確に伝達し
得るＳＤＨリングシステムを提供することにある。
【００２８】
【課題を解決するための手段】本発明では、前記目的を
達成するため、ＩＴＵ−Ｔ勧告Ｇ．７０７のＶＣ１１パ
スまたはＶＣ１２パスを分岐挿入し、ＩＴＵ−Ｔ勧告
Ｇ．８４１の片方向の伝送路切替を行うＳＤＨリングシ
ステムにおいて、低速側にＶＣ１１パスまたはＶＣ１２
パスより大きい帯域のインタフェースがあり、当該低速
側インタフェースの情報を仮想連結された複数のＶＣ１
１パスまたはＶＣ１２パスを用いてリング内を伝達させ
る場合、いずれかのＶＣ１１パスまたはＶＣ１２パスが
障害を検出した時あるいは強制切り替え指示を受けた時
は、連結された全てのパスの伝送路切替を同時に行うＳ
ＤＨリングシステムを提案する。
達成するため、ＩＴＵ−Ｔ勧告Ｇ．７０７のＶＣ１１パ
スまたはＶＣ１２パスを分岐挿入し、ＩＴＵ−Ｔ勧告
Ｇ．８４１の片方向の伝送路切替を行うＳＤＨリングシ
ステムにおいて、低速側にＶＣ１１パスまたはＶＣ１２
パスより大きい帯域のインタフェースがあり、当該低速
側インタフェースの情報を仮想連結された複数のＶＣ１
１パスまたはＶＣ１２パスを用いてリング内を伝達させ
る場合、いずれかのＶＣ１１パスまたはＶＣ１２パスが
障害を検出した時あるいは強制切り替え指示を受けた時
は、連結された全てのパスの伝送路切替を同時に行うＳ
ＤＨリングシステムを提案する。
【００２９】また、ＩＴＵ−Ｔ勧告Ｇ．７０７のＶＣ３
パスまたはＶＣ４パスを分岐挿入し、ＩＴＵ−Ｔ勧告
Ｇ．８４１の片方向の伝送路切替を行うＳＤＨリングシ
ステムにおいて、低速側にＶＣ３パスまたはＶＣ４パス
より大きい帯域のインタフェースがあり、当該低速側イ
ンタフェースの情報を仮想連結された複数のＶＣ３パス
またはＶＣ４パスを用いてリング内を伝達させる場合、
いずれかのＶＣ３パスまたはＶＣ４パスが障害を検出し
た時あるいは強制切り替え指示を受けた時は、連結され
た全てのパスの伝送路切替を同時に行うＳＤＨリングシ
ステムを提案する。
パスまたはＶＣ４パスを分岐挿入し、ＩＴＵ−Ｔ勧告
Ｇ．８４１の片方向の伝送路切替を行うＳＤＨリングシ
ステムにおいて、低速側にＶＣ３パスまたはＶＣ４パス
より大きい帯域のインタフェースがあり、当該低速側イ
ンタフェースの情報を仮想連結された複数のＶＣ３パス
またはＶＣ４パスを用いてリング内を伝達させる場合、
いずれかのＶＣ３パスまたはＶＣ４パスが障害を検出し
た時あるいは強制切り替え指示を受けた時は、連結され
た全てのパスの伝送路切替を同時に行うＳＤＨリングシ
ステムを提案する。
【００３０】前記構成によれば、リングにおける伝送経
路による伝送遅延を吸収するためのメモリを設けること
なく、また、帯域を無駄に消費することなく、Ｅｔｈｅ
ｒｎｅｔやＦＤＤＩ等の信号を正確に伝達できる。
路による伝送遅延を吸収するためのメモリを設けること
なく、また、帯域を無駄に消費することなく、Ｅｔｈｅ
ｒｎｅｔやＦＤＤＩ等の信号を正確に伝達できる。
【００３１】
【発明の実施の形態】図６はＳＤＨリングシステムの実
施の形態の一例、ここではＶＣ１１パスまたはＶＣ３／
４パスを２つ連結して信号を伝達する場合の例を示して
いる。即ち、図中、５１はＶＣ１１パスまたはＶＣ３／
４パスによる第１のパス、５２は同じくＶＣ１１パスま
たはＶＣ３／４パスによる第２のパス、５３，５４，５
５，５６は切り替えトリガ検出回路、５７，５８はスイ
ッチ制御回路、５９，６０は切り替えスイッチ、６１は
パス連結設定回路である。
施の形態の一例、ここではＶＣ１１パスまたはＶＣ３／
４パスを２つ連結して信号を伝達する場合の例を示して
いる。即ち、図中、５１はＶＣ１１パスまたはＶＣ３／
４パスによる第１のパス、５２は同じくＶＣ１１パスま
たはＶＣ３／４パスによる第２のパス、５３，５４，５
５，５６は切り替えトリガ検出回路、５７，５８はスイ
ッチ制御回路、５９，６０は切り替えスイッチ、６１は
パス連結設定回路である。
【００３２】第１のパス５１はリングにおける右回り及
び左回りに対応するＶＣ１１パスまたはＶＣ３／４パス
５１ａ及びＶＣ１１パスまたはＶＣ３／４パス５１ｂか
らなり、これらは切り替えスイッチ５９にていずれか一
方の信号が選択される如くなっている。また、第２のパ
ス５２もリングにおける右回り及び左回りに対応するＶ
Ｃ１１パスまたはＶＣ３／４パス５２ａ及びＶＣ１１パ
スまたはＶＣ３／４パス５２ｂからなっており、これら
は切り替えスイッチ６０にていずれか一方の信号が選択
される如くなっている。
び左回りに対応するＶＣ１１パスまたはＶＣ３／４パス
５１ａ及びＶＣ１１パスまたはＶＣ３／４パス５１ｂか
らなり、これらは切り替えスイッチ５９にていずれか一
方の信号が選択される如くなっている。また、第２のパ
ス５２もリングにおける右回り及び左回りに対応するＶ
Ｃ１１パスまたはＶＣ３／４パス５２ａ及びＶＣ１１パ
スまたはＶＣ３／４パス５２ｂからなっており、これら
は切り替えスイッチ６０にていずれか一方の信号が選択
される如くなっている。
【００３３】また、これらの各パス５１ａ，５１ｂ，５
２ａ，５２ｂに対応して、エラー検出、信号断検出、警
報検出等を常時行う切り替えトリガ検出回路５３，５
４，５５，５６が設けられている。
２ａ，５２ｂに対応して、エラー検出、信号断検出、警
報検出等を常時行う切り替えトリガ検出回路５３，５
４，５５，５６が設けられている。
【００３４】パス連結設定回路６１は、障害を検出した
時または強制切り替え指示を受けた時に、連結された全
てのパスの伝送路切替を同時に行うために本発明で追加
された部分であり、スイッチＳＷ−１，ＳＷ−２，ＳＷ
−３，ＳＷ−４と、オア回路ＯＲ−１，ＯＲ−２と、同
期スイッチ制御回路６１１とからなっている。
時または強制切り替え指示を受けた時に、連結された全
てのパスの伝送路切替を同時に行うために本発明で追加
された部分であり、スイッチＳＷ−１，ＳＷ−２，ＳＷ
−３，ＳＷ−４と、オア回路ＯＲ−１，ＯＲ−２と、同
期スイッチ制御回路６１１とからなっている。
【００３５】第１のパス５１及び第２のパス５２が連結
されない通常の場合、切り替えトリガ検出回路５３，５
４の出力はそのままスイッチ制御回路５７に、また、切
り替えトリガ検出回路５５，５６の出力はそのままスイ
ッチ制御回路５８に入力されるように、スイッチＳＷ１
〜ＳＷ４が設定され（なお、スイッチＳＷ１〜ＳＷ４
は、ＡＤＭの設定項目の一つとする。）、図２と等価な
状態となる。
されない通常の場合、切り替えトリガ検出回路５３，５
４の出力はそのままスイッチ制御回路５７に、また、切
り替えトリガ検出回路５５，５６の出力はそのままスイ
ッチ制御回路５８に入力されるように、スイッチＳＷ１
〜ＳＷ４が設定され（なお、スイッチＳＷ１〜ＳＷ４
は、ＡＤＭの設定項目の一つとする。）、図２と等価な
状態となる。
【００３６】第１のパス５１及び第２のパス５２を連結
する場合、切り替えトリガ検出回路５３，５５の出力は
オア回路ＯＲ−１を介して、また、切り替えトリガ検出
回路５４，５６の出力はオア回路ＯＲ−２を介して同期
スイッチ制御回路６１１に入力されるように、スイッチ
ＳＷ１〜ＳＷ４が設定される。この場合、連結対象とな
ったいずれのパスで切り替えトリガを検出しても、同期
スイッチ制御回路６１１を動作させることができ、切り
替えスイッチ５９，６０を同期して動作させる、つま
り、同時に伝送路切替を行うことができる。
する場合、切り替えトリガ検出回路５３，５５の出力は
オア回路ＯＲ−１を介して、また、切り替えトリガ検出
回路５４，５６の出力はオア回路ＯＲ−２を介して同期
スイッチ制御回路６１１に入力されるように、スイッチ
ＳＷ１〜ＳＷ４が設定される。この場合、連結対象とな
ったいずれのパスで切り替えトリガを検出しても、同期
スイッチ制御回路６１１を動作させることができ、切り
替えスイッチ５９，６０を同期して動作させる、つま
り、同時に伝送路切替を行うことができる。
【００３７】なお、同期スイッチ制御回路６１１は、原
理的にスイッチ制御回路と同じであり、ＯＲ回路は基本
的な論理回路であるため、本発明による追加回路は、大
きなコストアップを招くものではない。
理的にスイッチ制御回路と同じであり、ＯＲ回路は基本
的な論理回路であるため、本発明による追加回路は、大
きなコストアップを招くものではない。
【００３８】このように、本発明によれば、コストアッ
プを招くことなく、ＳＤＨインタフェース系列（ＶＣ１
１パス，ＶＣ３パス，ＶＣ４パス）と異なる広帯域の信
号（ＥｔｈｅｒｎｅｔやＦＤＤＩ）を効率良く伝送する
ことができるＳＤＨリングシステムを実現できる。
プを招くことなく、ＳＤＨインタフェース系列（ＶＣ１
１パス，ＶＣ３パス，ＶＣ４パス）と異なる広帯域の信
号（ＥｔｈｅｒｎｅｔやＦＤＤＩ）を効率良く伝送する
ことができるＳＤＨリングシステムを実現できる。
【００３９】
【実施例１】本発明のＳＤＨリングシステムを適用した
一実施例を図７に示す。本実施例のＳＤＨリング（シス
テム）は、ＶＣ１１パスの分岐挿入パスを設定し、伝送
路切り替えもＶＣ１１パスで行う場合を示す。ＳＤＨリ
ング内の各ＡＤＭ（図示せず）は、図６で説明した機能
及び低速側のインタフェースとしてユーザのＬＡＮに使
用されている１０Ｂａｓｅ−Ｔの情報を具備している。
ＳＤＨリング内では１０Ｍｂｉｔ／ｓの帯域を保証する
ため、本発明の機能により、ＶＣ１１パスを８本連結設
定する。本実施例によれば、１０Ｍｂｉｔ／ｓの情報を
伝送するため、１２Ｍｂｉｔ／ｓの仮想的なパスを構成
し、わずかな帯域（２Ｍｂｉｔ／ｓ）を無駄にするだけ
で良い。
一実施例を図７に示す。本実施例のＳＤＨリング（シス
テム）は、ＶＣ１１パスの分岐挿入パスを設定し、伝送
路切り替えもＶＣ１１パスで行う場合を示す。ＳＤＨリ
ング内の各ＡＤＭ（図示せず）は、図６で説明した機能
及び低速側のインタフェースとしてユーザのＬＡＮに使
用されている１０Ｂａｓｅ−Ｔの情報を具備している。
ＳＤＨリング内では１０Ｍｂｉｔ／ｓの帯域を保証する
ため、本発明の機能により、ＶＣ１１パスを８本連結設
定する。本実施例によれば、１０Ｍｂｉｔ／ｓの情報を
伝送するため、１２Ｍｂｉｔ／ｓの仮想的なパスを構成
し、わずかな帯域（２Ｍｂｉｔ／ｓ）を無駄にするだけ
で良い。
【００４０】通常、１０Ｂａｓｅ−ＴのＬＡＮ間接続を
行う場合、その帯域全てを保証する必要はない。ユーザ
ＬＡＮにおいて、帯域を絞り込んでいる場合には、連結
するＶＣ１１パスの本数を変更することで、さらにＳＤ
Ｈリング内の帯域を有効利用することが可能である。例
えば、帯域保証３Ｍｂｉｔ／ｓとする場合には、２本の
ＶＣ１１パスを連結設定すれば良い。また、１００Ｂａ
ｓｅ−ＴｘやＦＤＤＩのＬＡＮ間接続サービスに必要と
なる実行速度が、ＶＣ１１パスの数本分で十分な場合、
低速側のインタフェースとして、１００Ｂａｓｅ−Ｔｘ
やＦＤＤＩを具備することも可能である。
行う場合、その帯域全てを保証する必要はない。ユーザ
ＬＡＮにおいて、帯域を絞り込んでいる場合には、連結
するＶＣ１１パスの本数を変更することで、さらにＳＤ
Ｈリング内の帯域を有効利用することが可能である。例
えば、帯域保証３Ｍｂｉｔ／ｓとする場合には、２本の
ＶＣ１１パスを連結設定すれば良い。また、１００Ｂａ
ｓｅ−ＴｘやＦＤＤＩのＬＡＮ間接続サービスに必要と
なる実行速度が、ＶＣ１１パスの数本分で十分な場合、
低速側のインタフェースとして、１００Ｂａｓｅ−Ｔｘ
やＦＤＤＩを具備することも可能である。
【００４１】以上、本実施例１によれば、ＳＤＨリング
内の帯域を有効利用しながら、１０Ｂａｓｅ−Ｔ（また
は１００Ｂａｓｅ−ＴｘやＦＤＤＩ）のインタフェース
によるＬＡＮ間接続サービスを実現できる。
内の帯域を有効利用しながら、１０Ｂａｓｅ−Ｔ（また
は１００Ｂａｓｅ−ＴｘやＦＤＤＩ）のインタフェース
によるＬＡＮ間接続サービスを実現できる。
【００４２】
【実施例２】本発明のＳＤＨリングシステムを適用した
他の実施例を図８に示す。本実施例のＳＤＨリング（シ
ステム）は、ＶＣ３パスの分岐挿入パスを設定し、伝送
路切り替えもＶＣ３パスで行う場合を示す。ＳＤＨリン
グ内の各ＡＤＭ（図示せず）は、図６で説明した機能及
び低速側のインタフェースとしてユーザのＬＡＮに使用
されている１００Ｂａｓｅ−Ｔｘの情報を具備してい
る。ＳＤＨリング内では１００Ｍｂｉｔ／ｓの帯域を保
証するため、本発明の機能により、ＶＣ３パスを２本連
結設定する。本実施例によれば、１００Ｍｂｉｔ／ｓの
情報を伝送するため、１００Ｍｂｉｔ／ｓの仮想的なパ
スを構成する。
他の実施例を図８に示す。本実施例のＳＤＨリング（シ
ステム）は、ＶＣ３パスの分岐挿入パスを設定し、伝送
路切り替えもＶＣ３パスで行う場合を示す。ＳＤＨリン
グ内の各ＡＤＭ（図示せず）は、図６で説明した機能及
び低速側のインタフェースとしてユーザのＬＡＮに使用
されている１００Ｂａｓｅ−Ｔｘの情報を具備してい
る。ＳＤＨリング内では１００Ｍｂｉｔ／ｓの帯域を保
証するため、本発明の機能により、ＶＣ３パスを２本連
結設定する。本実施例によれば、１００Ｍｂｉｔ／ｓの
情報を伝送するため、１００Ｍｂｉｔ／ｓの仮想的なパ
スを構成する。
【００４３】通常、１００Ｂａｓｅ−ＴｘのＬＡＮ間接
続を行う場合、その帯域全てを保証する必要はない。ユ
ーザＬＡＮにおいて、帯域を絞り込んでいる場合には、
連結するＶＣ３パスの本数を変更することで、さらにＳ
ＤＨリング内の帯域を有効利用することが可能である。
例えば、帯域保証５０Ｍｂｉｔ／ｓで十分な場合、１本
のＶＣ３パスを使用すれば良い。
続を行う場合、その帯域全てを保証する必要はない。ユ
ーザＬＡＮにおいて、帯域を絞り込んでいる場合には、
連結するＶＣ３パスの本数を変更することで、さらにＳ
ＤＨリング内の帯域を有効利用することが可能である。
例えば、帯域保証５０Ｍｂｉｔ／ｓで十分な場合、１本
のＶＣ３パスを使用すれば良い。
【００４４】以上、本実施例２によれば、ＳＤＨリング
内の帯域を有効利用しながら、１００Ｂａｓｅ−Ｔｘの
インタフェースによるＬＡＮ間接続サービスを実現でき
る。
内の帯域を有効利用しながら、１００Ｂａｓｅ−Ｔｘの
インタフェースによるＬＡＮ間接続サービスを実現でき
る。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
ＳＤＨリングシステムにおいて低速側にＶＣ１１パス，
ＶＣ３パス，ＶＣ４パス等のＳＤＨインタフェースより
大きい帯域のインタフェースがあり、当該低速側インタ
フェースの情報を仮想連結された複数のＳＤＨインタフ
ェースを用いてリング内を伝達させる場合、いずれかの
パスが障害を検出した時あるいは強制切り替え指示を受
けた時は、仮想連結された全てのパスの伝送路を同時に
切り替えることにより、リングにおける伝送経路による
伝送遅延を吸収するためのメモリを設けることなく、ま
た、帯域を無駄に消費することなく、Ｅｔｈｅｒｎｅｔ
やＦＤＤＩ等の信号を正確に伝達できる。
ＳＤＨリングシステムにおいて低速側にＶＣ１１パス，
ＶＣ３パス，ＶＣ４パス等のＳＤＨインタフェースより
大きい帯域のインタフェースがあり、当該低速側インタ
フェースの情報を仮想連結された複数のＳＤＨインタフ
ェースを用いてリング内を伝達させる場合、いずれかの
パスが障害を検出した時あるいは強制切り替え指示を受
けた時は、仮想連結された全てのパスの伝送路を同時に
切り替えることにより、リングにおける伝送経路による
伝送遅延を吸収するためのメモリを設けることなく、ま
た、帯域を無駄に消費することなく、Ｅｔｈｅｒｎｅｔ
やＦＤＤＩ等の信号を正確に伝達できる。
【図１】ＳＤＨリングシステムの概要を示す図
【図２】ＳＤＨリングシステムにおける伝送路切り替え
の原理を示す図
の原理を示す図
【図３】連結パスの問題点の説明図
【図４】従来の伝送遅延の解決方法の一例を示す図
【図５】従来の伝送遅延の解決方法の他の例を示す図
【図６】本発明のＳＤＨリングシステムの実施の形態の
一例を示す図
一例を示す図
【図７】本発明のＳＤＨリングシステムを適用した一実
施例を示す図
施例を示す図
【図８】本発明のＳＤＨリングシステムを適用した他の
実施例を示す図
実施例を示す図
５１：第１のパス、５２：第２のパス、５３〜５６：切
り替えトリガ検出回路、５７，５８：スイッチ制御回
路、５９，６０：切り替えスイッチ、６１：パス連結設
定回路、ＳＷ−１〜ＳＷ−４：スイッチ、ＯＲ−１，Ｏ
Ｒ−２：オア回路、６１１：同期スイッチ制御回路。
り替えトリガ検出回路、５７，５８：スイッチ制御回
路、５９，６０：切り替えスイッチ、６１：パス連結設
定回路、ＳＷ−１〜ＳＷ−４：スイッチ、ＯＲ−１，Ｏ
Ｒ−２：オア回路、６１１：同期スイッチ制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−271153（ＪＰ，Ａ)
特開 平11−154922（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/14
H04J 3/00
H04L 1/22
H04L 12/42
Claims (3)
- 【請求項１】 ＩＴＵ−Ｔ勧告Ｇ．７０７のＶＣ１１パ
スまたはＶＣ１２パスを分岐挿入し、ＩＴＵ−Ｔ勧告
Ｇ．８４１の片方向の伝送路切替を行うＳＤＨリングシ
ステムにおいて、 低速側にＶＣ１１パスまたはＶＣ１２パスより大きい帯
域のインタフェースがあり、当該低速側インタフェース
の情報を仮想連結された複数のＶＣ１１パスまたはＶＣ
１２パスを用いてリング内を伝達させる場合、 いずれかのＶＣ１１パスまたはＶＣ１２パスが障害を検
出した時あるいは強制切り替え指示を受けた時は、連結
された全てのパスの伝送路切替を同時に行うことを特徴
とするＳＤＨリングシステム。 - 【請求項２】 ＩＴＵ−Ｔ勧告Ｇ．７０７のＶＣ３パス
またはＶＣ４パスを分岐挿入し、ＩＴＵ−Ｔ勧告Ｇ．８
４１の片方向の伝送路切替を行うＳＤＨリングシステム
において、 低速側にＶＣ３パスまたはＶＣ４パスより大きい帯域の
インタフェースがあり、当該低速側インタフェースの情
報を仮想連結された複数のＶＣ３パスまたはＶＣ４パス
を用いてリング内を伝達させる場合、 いずれかのＶＣ３パスまたはＶＣ４パスが障害を検出し
た時あるいは強制切り替え指示を受けた時は、連結され
た全てのパスの伝送路切替を同時に行うことを特徴とす
るＳＤＨリングシステム。 - 【請求項３】 低速側のインタフェースがＩＥＥＥで規
定されるＥｔｈｅｒｎｅｔであることを特徴とする請求
項１または２記載のＳＤＨリングシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913699A JP3466962B2 (ja) | 1999-06-07 | 1999-06-07 | Ｓｄｈリングシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15913699A JP3466962B2 (ja) | 1999-06-07 | 1999-06-07 | Ｓｄｈリングシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349860A JP2000349860A (ja) | 2000-12-15 |
| JP3466962B2 true JP3466962B2 (ja) | 2003-11-17 |
Family
ID=15687046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15913699A Expired - Lifetime JP3466962B2 (ja) | 1999-06-07 | 1999-06-07 | Ｓｄｈリングシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3466962B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458759B2 (ja) * | 2009-09-14 | 2014-04-02 | 日本電気株式会社 | バーチャルコンカチネーションの切り替え方法、切り替え装置、およびプログラム |
-
1999
- 1999-06-07 JP JP15913699A patent/JP3466962B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349860A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7269130B2 (en) | Redundant add/drop multiplexor | |
| US6317439B1 (en) | Architecture for a SONET line unit including optical transceiver, cross-connect and synchronization subsystem | |
| JP3819480B2 (ja) | 多重変換装置の構築方法 | |
| US6317426B1 (en) | Method and apparatus for hybrid protection in a switching network | |
| CN100373884C (zh) | 电信网络的交换设备、其中使用的部件和交换数据流的方法 | |
| JPH06303192A (ja) | 光ネットワ−ク及びその障害回復方式 | |
| US5799001A (en) | Composite network protective/recovering device for synchronous digital hierarchy DXC | |
| JP3442180B2 (ja) | アド・ドロップ・マルチプレクス装置 | |
| US6754174B1 (en) | Interface for communications among network elements | |
| JP3509867B2 (ja) | Ｓｄｈアドドロップマルチプレクサ | |
| US7349411B2 (en) | Economically expansible switching network | |
| EP0796548B1 (en) | Non-blocking switching network | |
| US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
| US7145922B2 (en) | Composite add/drop multiplexor with crisscross loop back | |
| US7110424B2 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
| AU745963B2 (en) | A method and apparatus for switching signals using an embedded group signal status | |
| JP3466962B2 (ja) | Ｓｄｈリングシステム | |
| JPH09214456A (ja) | 多重変換装置の構成方法および多重変換装置 | |
| US20030076860A1 (en) | Composite add/drop multiplexor | |
| US7054324B1 (en) | Interface transmitter for communications among network elements | |
| JP2003110600A (ja) | 伝送装置 | |
| US6856629B1 (en) | Fixed algorithm for concatenation wiring | |
| JP3614236B2 (ja) | クロスコネクト装置の無瞬断拡張システム | |
| JP3301565B2 (ja) | リング伝送装置 | |
| JP3408740B2 (ja) | タイムスロット・アサインメント回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3466962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |