JPH08191306A - Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置 - Google Patents
Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置Info
- Publication number
- JPH08191306A JPH08191306A JP64795A JP64795A JPH08191306A JP H08191306 A JPH08191306 A JP H08191306A JP 64795 A JP64795 A JP 64795A JP 64795 A JP64795 A JP 64795A JP H08191306 A JPH08191306 A JP H08191306A
- Authority
- JP
- Japan
- Prior art keywords
- line
- atm
- output
- congestion
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 端末が複数の回線でＡＴＭスイッチに接続さ
れているシステムにおいて、トラヒックの偏りによる輻
輳を回避する。 【構成】 特定の回線が輻輳した場合に、輻輳状態を検
出し、検出された回線に割り当てられている全ての論理
チャネルの内から空いている論理チャネルを選択し、動
的に切り替える。回線切り替えの契機はパケットの区切
りとし、またセルの逆転を防ぐために、変更先の回線の
出力を一定時間停止する。
れているシステムにおいて、トラヒックの偏りによる輻
輳を回避する。 【構成】 特定の回線が輻輳した場合に、輻輳状態を検
出し、検出された回線に割り当てられている全ての論理
チャネルの内から空いている論理チャネルを選択し、動
的に切り替える。回線切り替えの契機はパケットの区切
りとし、またセルの逆転を防ぐために、変更先の回線の
出力を一定時間停止する。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭスイッチングシ
ステム関し、特に、サーバのように複数の物理回線でＡ
ＴＭ交換機と接続されている端末と、交換機のルート切
替えによる輻輳制御方法とその装置に関する。
ステム関し、特に、サーバのように複数の物理回線でＡ
ＴＭ交換機と接続されている端末と、交換機のルート切
替えによる輻輳制御方法とその装置に関する。
【０００２】
【従来の技術】情報を固定長のセル単位に分割して送受
信し、交換するＡＴＭ（AsynchronousTransfer Mode）
交換方式では、各セルのへッダ領域に書かれたチャネル
識別子をもとにセル毎にスイッチングされる。ＡＴＭ交
換方式では、一般に回線交換方式とは異なり、各論理チ
ャネルの帯域を固定的に割当てないことが１つの特徴と
なっている。これにより、バースト的な情報を多重して
回線の帯域を無駄なく利用することができる。しかしそ
の反面、バーストが重なったような場合には、輻輳を生
じて情報の欠落が起こる可能性がある。例えば、１本の
回線の全帯域を１とした場合、長時間平均レートが０．
１、ピークレートが０．５であるような論理チャネルを
考えると、回線交換ではピークレートで帯域を割当てる
ので、１本の回線にはこのような論理チャネルをせいぜ
い２本しか入れられない。ＡＴＭ交換では、３本あるい
は４本以上の論理チャネルを割り当てることが可能であ
るが、その場合、たまたま３本以上の論理チャネルのピ
ーク時がぶつかった場合には輻輳が起こり、情報の欠落
を生じる可能性がある。
信し、交換するＡＴＭ（AsynchronousTransfer Mode）
交換方式では、各セルのへッダ領域に書かれたチャネル
識別子をもとにセル毎にスイッチングされる。ＡＴＭ交
換方式では、一般に回線交換方式とは異なり、各論理チ
ャネルの帯域を固定的に割当てないことが１つの特徴と
なっている。これにより、バースト的な情報を多重して
回線の帯域を無駄なく利用することができる。しかしそ
の反面、バーストが重なったような場合には、輻輳を生
じて情報の欠落が起こる可能性がある。例えば、１本の
回線の全帯域を１とした場合、長時間平均レートが０．
１、ピークレートが０．５であるような論理チャネルを
考えると、回線交換ではピークレートで帯域を割当てる
ので、１本の回線にはこのような論理チャネルをせいぜ
い２本しか入れられない。ＡＴＭ交換では、３本あるい
は４本以上の論理チャネルを割り当てることが可能であ
るが、その場合、たまたま３本以上の論理チャネルのピ
ーク時がぶつかった場合には輻輳が起こり、情報の欠落
を生じる可能性がある。
【０００３】一方、サーバのように、複数の端末との間
で情報のやり取りを行う端末では、送受する情報量が通
常の端末より格段に多いため、通常の端末より太いパイ
プで交換機と接続されていなければならない。そのため
に、通常の端末が例えば１本の物理回線で交換機と接続
されるのに対して、サーバでは複数の物理回線を用いて
交換機に収容される場合がある。ＡＴＭ交換方式は、コ
ネクション型であり、前もって各論理チャネルの物理的
なルートは初期設定により決められている。上述の複数
の回線で収容されているサーバであっても、各論理チャ
ネルは前もって複数の回線の内のどれを用いるかが決め
られており、従来の方式ではたとえある論理チャネルに
割当てられた回線が輻輳していて他の回線が空いていて
も、その論理チャネルの情報セルは割り当てられた回線
を用いることになり、情報欠落が生じる可能性がある。
で情報のやり取りを行う端末では、送受する情報量が通
常の端末より格段に多いため、通常の端末より太いパイ
プで交換機と接続されていなければならない。そのため
に、通常の端末が例えば１本の物理回線で交換機と接続
されるのに対して、サーバでは複数の物理回線を用いて
交換機に収容される場合がある。ＡＴＭ交換方式は、コ
ネクション型であり、前もって各論理チャネルの物理的
なルートは初期設定により決められている。上述の複数
の回線で収容されているサーバであっても、各論理チャ
ネルは前もって複数の回線の内のどれを用いるかが決め
られており、従来の方式ではたとえある論理チャネルに
割当てられた回線が輻輳していて他の回線が空いていて
も、その論理チャネルの情報セルは割り当てられた回線
を用いることになり、情報欠落が生じる可能性がある。
【０００４】
【発明が解決しようとする課題】上述のトラヒックの偏
りによる輻輳を回避し、情報の欠落を防ぐ方式として、
特開平４−３３６８３１「ＡＴＭ網におけるバーストト
ラヒックの平滑化方式」および特開平４−３４８６３４
「入力トラヒック分配制御システム」が公開されてい
る。
りによる輻輳を回避し、情報の欠落を防ぐ方式として、
特開平４−３３６８３１「ＡＴＭ網におけるバーストト
ラヒックの平滑化方式」および特開平４−３４８６３４
「入力トラヒック分配制御システム」が公開されてい
る。
【０００５】前者「ＡＴＭ網におけるバーストトラヒッ
クの平滑化方式」は入力ポートに到来するバーストセル
を格納するバッファと、平均化して、連続したセルデー
タを等間隔をおいたセルに分割して送出するもので、読
み出し制御情報を算出処理する演算部を有する。しか
し、バーストトラヒックの平滑化の対象となるのは単一
の入力ポートにおけるもので、複数の入力ポートを有す
るサーバの場合には入力ポート間の平滑化は達成されな
い。
クの平滑化方式」は入力ポートに到来するバーストセル
を格納するバッファと、平均化して、連続したセルデー
タを等間隔をおいたセルに分割して送出するもので、読
み出し制御情報を算出処理する演算部を有する。しか
し、バーストトラヒックの平滑化の対象となるのは単一
の入力ポートにおけるもので、複数の入力ポートを有す
るサーバの場合には入力ポート間の平滑化は達成されな
い。
【０００６】後者の「入力トラヒック分配制御システ
ム」は入力セルの輻輳による交換処理プロセッサの輻輳
状態を防止するために、ヘッダ判別手段と、呼制御用セ
ルの到着密度を検出する手段と、予め準備された交換モ
ジュールに振り分けるテーブルを有し、ＡＴＭスイッチ
と入力ポート間にて処理するシステムである。しかし、
各入力ポートに、個別に分配回路と、セル多重回路と、
呼処理プロセッサを含む回線モジュールを要し、入力ポ
ート対応であるので保守等に対しては有意であるが設備
が増大する恐れがある。
ム」は入力セルの輻輳による交換処理プロセッサの輻輳
状態を防止するために、ヘッダ判別手段と、呼制御用セ
ルの到着密度を検出する手段と、予め準備された交換モ
ジュールに振り分けるテーブルを有し、ＡＴＭスイッチ
と入力ポート間にて処理するシステムである。しかし、
各入力ポートに、個別に分配回路と、セル多重回路と、
呼処理プロセッサを含む回線モジュールを要し、入力ポ
ート対応であるので保守等に対しては有意であるが設備
が増大する恐れがある。
【０００７】本発明の目的は、端末が複数の回線でＡＴ
Ｍスイッチに接続されているシステムにおいて、トラヒ
ックの偏りによる輻輳を回避するために、特定の回線が
輻輳した場合に、その回線に割り当てられている論理チ
ャネルを他の空いている回線に動的にルート選択できる
ＡＴＭ交換機のルート切替えによる輻輳制御方法とその
装置を提供することである。
Ｍスイッチに接続されているシステムにおいて、トラヒ
ックの偏りによる輻輳を回避するために、特定の回線が
輻輳した場合に、その回線に割り当てられている論理チ
ャネルを他の空いている回線に動的にルート選択できる
ＡＴＭ交換機のルート切替えによる輻輳制御方法とその
装置を提供することである。
【０００８】
【課題を解決するための手段】本発明のＡＴＭ交換機の
ルート切替えによる輻輳制御方法は、固定長のセル単位
に分割された情報をそのヘッダ領域に書かれた情報を元
に交換するＡＴＭ交換機と、前記ＡＴＭ交換機と複数の
回線で接続され受信されたセルを多重する端末よりなる
ＡＴＭスイッチングシステムにおけるＡＴＭ交換機のル
ート切替えによる輻輳制御方法において、前記ＡＴＭ交
換機に接続された出力バッファの使用量に従って予め設
定可能な規定値をオーバした時に通知信号を発信するこ
とにより前記ＡＴＭ交換機の前記回線の輻輳状態を検出
するステップと、回線毎に設定されている全ての論理チ
ャネルを記録する変換テーブルから輻輳が検出された回
線に割当てられている全ての論理チャネルの内から任意
または特定の論理チャネルの１つを順次選択し、前記変
換テーブルの内容に従ってスイッチの出力ポートおよび
出力回線でのヘッダの内容を、前記論理チャネルに属す
るセルの流れの特定の句切りに同期させて書換えるステ
ップと、前記選択された論理チャネルを他の出力回線に
割当なおすとともに、新たに割当てられた出力回線への
セルを一定時間出力バッファに蓄えて送出を一定時間停
止するステップを有する。
ルート切替えによる輻輳制御方法は、固定長のセル単位
に分割された情報をそのヘッダ領域に書かれた情報を元
に交換するＡＴＭ交換機と、前記ＡＴＭ交換機と複数の
回線で接続され受信されたセルを多重する端末よりなる
ＡＴＭスイッチングシステムにおけるＡＴＭ交換機のル
ート切替えによる輻輳制御方法において、前記ＡＴＭ交
換機に接続された出力バッファの使用量に従って予め設
定可能な規定値をオーバした時に通知信号を発信するこ
とにより前記ＡＴＭ交換機の前記回線の輻輳状態を検出
するステップと、回線毎に設定されている全ての論理チ
ャネルを記録する変換テーブルから輻輳が検出された回
線に割当てられている全ての論理チャネルの内から任意
または特定の論理チャネルの１つを順次選択し、前記変
換テーブルの内容に従ってスイッチの出力ポートおよび
出力回線でのヘッダの内容を、前記論理チャネルに属す
るセルの流れの特定の句切りに同期させて書換えるステ
ップと、前記選択された論理チャネルを他の出力回線に
割当なおすとともに、新たに割当てられた出力回線への
セルを一定時間出力バッファに蓄えて送出を一定時間停
止するステップを有する。
【０００９】また、本発明のＡＴＭ交換機のルート切替
えによる輻輳制御装置は、固定長のセル単位に分割され
た情報をそのヘッダ領域に書かれた情報を元に交換する
ＡＴＭ交換機と、前記ＡＴＭ交換機と複数の回線で接続
され受信されたセルを多重する端末よりなるＡＴＭスイ
ッチングシステムにおけるＡＴＭ交換機のルート切替え
による輻輳制御装置において、前記ＡＴＭ交換機に接続
された出力バッファの使用量に従って予め設定可能な規
定値をオーバした時に通知信号を発信することにより前
記ＡＴＭ交換機の前記回線の輻輳状態を検出する手段
と、回線毎に設定されている全ての論理チャネルを記録
する変換テーブルから輻輳が検出された回線に割当てら
れている全ての論理チャネルの内から任意または特定の
論理チャネルの１つを順次選択し、前記変換テーブルの
内容に従ってスイッチの出力ポートおよび出力回線での
ヘッダの内容を、前記論理チャネルに属するセルの流れ
の特定の句切りに同期させて書換えるヘッダ変換回路
と、前記選択された論理チャネルを他の出力回線に割当
なおすとともに、新たに割当てられた出力回線へのセル
を一定時間出力バッファに蓄えて送出を一定時間停止す
る手段を有する。
えによる輻輳制御装置は、固定長のセル単位に分割され
た情報をそのヘッダ領域に書かれた情報を元に交換する
ＡＴＭ交換機と、前記ＡＴＭ交換機と複数の回線で接続
され受信されたセルを多重する端末よりなるＡＴＭスイ
ッチングシステムにおけるＡＴＭ交換機のルート切替え
による輻輳制御装置において、前記ＡＴＭ交換機に接続
された出力バッファの使用量に従って予め設定可能な規
定値をオーバした時に通知信号を発信することにより前
記ＡＴＭ交換機の前記回線の輻輳状態を検出する手段
と、回線毎に設定されている全ての論理チャネルを記録
する変換テーブルから輻輳が検出された回線に割当てら
れている全ての論理チャネルの内から任意または特定の
論理チャネルの１つを順次選択し、前記変換テーブルの
内容に従ってスイッチの出力ポートおよび出力回線での
ヘッダの内容を、前記論理チャネルに属するセルの流れ
の特定の句切りに同期させて書換えるヘッダ変換回路
と、前記選択された論理チャネルを他の出力回線に割当
なおすとともに、新たに割当てられた出力回線へのセル
を一定時間出力バッファに蓄えて送出を一定時間停止す
る手段を有する。
【００１０】更に、前記輻輳状態を検出する手段は、前
記端末の入力バッファの使用量に従って予め設定可能な
規定値をオーバした時に通知信号を発信し、端末の出力
回線を介して前記ＡＴＭ交換機に通知する手段を有す
る。
記端末の入力バッファの使用量に従って予め設定可能な
規定値をオーバした時に通知信号を発信し、端末の出力
回線を介して前記ＡＴＭ交換機に通知する手段を有す
る。
【００１１】
【発明の作用】本発明により、同一の宛先端末への複数
回線のトラヒックに一時的な偏りがあると、ＡＴＭ交換
機の回線の輻輳状態を検出し、検出された回線に割当て
られている論理チャネルの内から任意または特定の論理
チャネルの１つを選択し、前記論理チャネルに属するセ
ルの流れの特定の句切りに同期させて、前記論理チャネ
ルを他の回線に割当なおすとともに、新たに割当てられ
た回線へのセルを一定時間バッファに蓄えて送出を一定
時間停止させ、変更前の回線経由で転送中のセルが変更
後の回線経由で転送されるセルより必ず先に到達する。
回線のトラヒックに一時的な偏りがあると、ＡＴＭ交換
機の回線の輻輳状態を検出し、検出された回線に割当て
られている論理チャネルの内から任意または特定の論理
チャネルの１つを選択し、前記論理チャネルに属するセ
ルの流れの特定の句切りに同期させて、前記論理チャネ
ルを他の回線に割当なおすとともに、新たに割当てられ
た回線へのセルを一定時間バッファに蓄えて送出を一定
時間停止させ、変更前の回線経由で転送中のセルが変更
後の回線経由で転送されるセルより必ず先に到達する。
【００１２】
【実施例】次に本発明の実施例を図を用いて説明する。
図３、は本発明が適用される全体システム図である。図
において、３−１はＡＴＭ交換機、３−２はサーバ、３
−３１〜３−３ｍは端末である。図で示したように、端
末３−３１〜３−３ｍがそれぞれ１本づつの回線でＡＴ
Ｍ交換機と接続されているのに対して、サーバ３−２は
ＡＴＭ交換機３−１と複数の回線で接続されている。
図３、は本発明が適用される全体システム図である。図
において、３−１はＡＴＭ交換機、３−２はサーバ、３
−３１〜３−３ｍは端末である。図で示したように、端
末３−３１〜３−３ｍがそれぞれ１本づつの回線でＡＴ
Ｍ交換機と接続されているのに対して、サーバ３−２は
ＡＴＭ交換機３−１と複数の回線で接続されている。
【００１３】図４は、ＡＴＭセルのフォーマットの一例
を示す模式図である。図に示すように、ＡＴＭセルはヘ
ッダ部および情報部よりなり、ヘッダ部にはＶＰＩ／Ｖ
ＣＩ（バーチャルパス識別子／バーチャルチャネル識別
子）と呼ばれる論理チャネルの識別子が含まれる。ま
た、ヘッダ部には、セル化する前の情報の句切りを示す
エンドオブパケット識別子が書かれている。
を示す模式図である。図に示すように、ＡＴＭセルはヘ
ッダ部および情報部よりなり、ヘッダ部にはＶＰＩ／Ｖ
ＣＩ（バーチャルパス識別子／バーチャルチャネル識別
子）と呼ばれる論理チャネルの識別子が含まれる。ま
た、ヘッダ部には、セル化する前の情報の句切りを示す
エンドオブパケット識別子が書かれている。
【００１４】図１は、本発明の輻輳制御を行うＡＴＭ交
換機の一構成例を示すブロック図である。図において、
１−１１〜１−１ｎは入力回線インタフェース回路、１
−２１〜１−２ｎはヘッダ変換回路、１−３１〜１−３
ｎは変換テーブル、１−４１〜１−４ｎは入力バッフ
ァ、１−５はスイッチ、１−６は制御回路、１−７１〜
１−７ｎは出力バッファ、１−８１〜１−８ｎは出力回
線インタフェース回路である。ＡＴＭセルは入力回線イ
ンタフェース回路１−１１〜１−１ｎを介して入力さ
れ、ヘッダ変換回路１−２１〜１−２ｎにより入力セル
のヘッダ部がチェックされる。ヘッダ変換回路１−２１
〜１−２ｎは変換テーブル１−３１〜１−３ｎに予め設
定された内容に従って、スイッチの出力ポートおよび出
力回線でのヘッダの内容を決定し、変換する。変換テー
ブル１−３１〜１−３ｎには、図５に示すような、入力
セルのＶＰＩ／ＶＣＩと、スイッチの出力ポートと、出
力回線上で用いるＶＰＩ／ＶＣＩのそれぞれの値の対応
表が書かれている。変換テーブルには、制御装置１−６
の制御線を介して、各論理チャネルが予め書き込まれ設
定されている。一般には、ヘッダ変換回路１−２１〜１
−２ｎは、変換テーブル１−３１〜１−３ｎの内容に従
って、セルのＶＰＩ／ＶＣＩを出力回線上のＶＰＩ／Ｖ
ＣＩに書換えると共に、スイッチングのために出力ポー
ト指定番号をセルに付加する。変換されたセルは入力バ
ッファ１−４１〜１−４ｎに一旦入力され、次にスイッ
チ１−５に入力される。スイッチ１−５は、入力された
セルに付加された出力ポート識別番号に従って、指定さ
れた出力ポートの出力バッファにセルを転送する。出力
バッファ１−７１〜１−７ｎに入力されたセルは出力回
線インタフェース回路１−８１〜１−８ｎを介して出力
回線に送出される。
換機の一構成例を示すブロック図である。図において、
１−１１〜１−１ｎは入力回線インタフェース回路、１
−２１〜１−２ｎはヘッダ変換回路、１−３１〜１−３
ｎは変換テーブル、１−４１〜１−４ｎは入力バッフ
ァ、１−５はスイッチ、１−６は制御回路、１−７１〜
１−７ｎは出力バッファ、１−８１〜１−８ｎは出力回
線インタフェース回路である。ＡＴＭセルは入力回線イ
ンタフェース回路１−１１〜１−１ｎを介して入力さ
れ、ヘッダ変換回路１−２１〜１−２ｎにより入力セル
のヘッダ部がチェックされる。ヘッダ変換回路１−２１
〜１−２ｎは変換テーブル１−３１〜１−３ｎに予め設
定された内容に従って、スイッチの出力ポートおよび出
力回線でのヘッダの内容を決定し、変換する。変換テー
ブル１−３１〜１−３ｎには、図５に示すような、入力
セルのＶＰＩ／ＶＣＩと、スイッチの出力ポートと、出
力回線上で用いるＶＰＩ／ＶＣＩのそれぞれの値の対応
表が書かれている。変換テーブルには、制御装置１−６
の制御線を介して、各論理チャネルが予め書き込まれ設
定されている。一般には、ヘッダ変換回路１−２１〜１
−２ｎは、変換テーブル１−３１〜１−３ｎの内容に従
って、セルのＶＰＩ／ＶＣＩを出力回線上のＶＰＩ／Ｖ
ＣＩに書換えると共に、スイッチングのために出力ポー
ト指定番号をセルに付加する。変換されたセルは入力バ
ッファ１−４１〜１−４ｎに一旦入力され、次にスイッ
チ１−５に入力される。スイッチ１−５は、入力された
セルに付加された出力ポート識別番号に従って、指定さ
れた出力ポートの出力バッファにセルを転送する。出力
バッファ１−７１〜１−７ｎに入力されたセルは出力回
線インタフェース回路１−８１〜１−８ｎを介して出力
回線に送出される。
【００１５】各入力バッファへは制御装置１−６からの
制御線が接続されており、これを介して制御回路１−６
は、特定の入力バッファ内のセルの内、特定の出力ポー
ト行きのセルの送出を止めることができる。また、出力
バッファ１−７１〜１−７ｎにも、制御回路１−６から
制御線が接続されており、これを介して制御回路１−６
は、各出力バッファ内に蓄えられているセルの数を読む
ことができる。また各出力バッファには、予め蓄積セル
数のスレシュホールドを設定することができ、このスレ
ッシュホールドを越えたときには、各出力バッファは制
御回路１−６にスレッシュホールドオーバー信号を送出
する。制御装置１−６は、制御線を介して特定の出力バ
ッファの回線へのセルの送出を止めることもできる。
制御線が接続されており、これを介して制御回路１−６
は、特定の入力バッファ内のセルの内、特定の出力ポー
ト行きのセルの送出を止めることができる。また、出力
バッファ１−７１〜１−７ｎにも、制御回路１−６から
制御線が接続されており、これを介して制御回路１−６
は、各出力バッファ内に蓄えられているセルの数を読む
ことができる。また各出力バッファには、予め蓄積セル
数のスレシュホールドを設定することができ、このスレ
ッシュホールドを越えたときには、各出力バッファは制
御回路１−６にスレッシュホールドオーバー信号を送出
する。制御装置１−６は、制御線を介して特定の出力バ
ッファの回線へのセルの送出を止めることもできる。
【００１６】図２は、本発明の複数回線でスイッチと接
続されている端末の一実施例を示す構成図である。図に
おいて２−１１〜２−１ｋは入力回線インタフェース回
路、２−２１〜２−２ｋは入力バッファ、２−３１〜２
−３ｋはセル逆変換回路、２−４はＭＵＸ回路、２−５
は内部バス、２−６はメモリ、２−７は制御部、２−８
はＤＥＭＵＸ回路、２−９１〜２−９ｋはセル変換回
路、２−１０１〜２−１０ｋは出力バッファ、２−１１
１〜２−１１ｋは出力回線インタフェース回路である。
ＡＴＭスイッチから受信されたセルは入力回線インタフ
ェース回路２−１１〜２−１ｋを介して、入力バッファ
２−２１〜２−２ｋに一旦蓄積され、更にセル逆変換回
路２−３１〜２−３ｋに入力される。セル逆変換回路２
−３１〜２−３ｋは入力されたセルのへッダを見て、同
じＶＰＩ／ＶＣＩを持つセルで、しかもエンドオブパケ
ット表示のあるセルの次に来たセルから次のエンドオブ
パケットの表示のあるセルまでの情報部分を１つのパケ
ットに組立て、このパケットをＭＵＸ回路で多重化し、
制御部２−７の制御タイミングによりメモリ２−６に転
送する。制御部２−７はメモリ２−６内のパケットを読
んで必要な処理をする。端末から情報を送信する場合に
は、メモリ２−６内のパケットを制御部２−７がＤＥＭ
ＵＸ回路２−８により出力回線に分配し、セル変換回路
２−９１〜２−９ｋに入力し、ここでパケットをセルに
分割したのち、出力バッファ２−１０１〜２−１０ｋ、
出力回線インタフェース回路２−１１１〜２−１１ｋを
介してＡＴＭスイッチに送信する。
続されている端末の一実施例を示す構成図である。図に
おいて２−１１〜２−１ｋは入力回線インタフェース回
路、２−２１〜２−２ｋは入力バッファ、２−３１〜２
−３ｋはセル逆変換回路、２−４はＭＵＸ回路、２−５
は内部バス、２−６はメモリ、２−７は制御部、２−８
はＤＥＭＵＸ回路、２−９１〜２−９ｋはセル変換回
路、２−１０１〜２−１０ｋは出力バッファ、２−１１
１〜２−１１ｋは出力回線インタフェース回路である。
ＡＴＭスイッチから受信されたセルは入力回線インタフ
ェース回路２−１１〜２−１ｋを介して、入力バッファ
２−２１〜２−２ｋに一旦蓄積され、更にセル逆変換回
路２−３１〜２−３ｋに入力される。セル逆変換回路２
−３１〜２−３ｋは入力されたセルのへッダを見て、同
じＶＰＩ／ＶＣＩを持つセルで、しかもエンドオブパケ
ット表示のあるセルの次に来たセルから次のエンドオブ
パケットの表示のあるセルまでの情報部分を１つのパケ
ットに組立て、このパケットをＭＵＸ回路で多重化し、
制御部２−７の制御タイミングによりメモリ２−６に転
送する。制御部２−７はメモリ２−６内のパケットを読
んで必要な処理をする。端末から情報を送信する場合に
は、メモリ２−６内のパケットを制御部２−７がＤＥＭ
ＵＸ回路２−８により出力回線に分配し、セル変換回路
２−９１〜２−９ｋに入力し、ここでパケットをセルに
分割したのち、出力バッファ２−１０１〜２−１０ｋ、
出力回線インタフェース回路２−１１１〜２−１１ｋを
介してＡＴＭスイッチに送信する。
【００１７】図６は、本発明の複数回線でスイッチと接
続されている端末の他の一実施例を示す構成図である。
図２と異なるのは、入力バッファ２−２１〜２−２ｋ
に、制御部２−７から制御線が接続されており、これを
介して制御部２−７は、各入力バッファ内に蓄えられて
いるセルの数を読むことができる。また各入力バッファ
には、予め蓄積セル数のスレシュホールドを設定するこ
とができ、このスレッシュホールドを越えたときには、
各入力バッファは制御部２−７にスレッシュホールドオ
ーバー信号を送出することである。
続されている端末の他の一実施例を示す構成図である。
図２と異なるのは、入力バッファ２−２１〜２−２ｋ
に、制御部２−７から制御線が接続されており、これを
介して制御部２−７は、各入力バッファ内に蓄えられて
いるセルの数を読むことができる。また各入力バッファ
には、予め蓄積セル数のスレシュホールドを設定するこ
とができ、このスレッシュホールドを越えたときには、
各入力バッファは制御部２−７にスレッシュホールドオ
ーバー信号を送出することである。
【００１８】次に、本発明の輻輳制御装置について例を
用いて説明する。ここでは、ＡＴＭスイッチと端末の間
が２本の回線で接続されている場合について説明する。
図１のＡＴＭスイッチの出力回線１と２が、それぞれ図
２の端末の入力回線１と２に接続されているものとす
る。また２本の回線の内、ＡＴＭスイッチの出力回線１
の方が輻輳状態になったものとする。また、ＡＴＭスイ
ッチの出力回線１を介して端末に接続されている複数の
論理チャネルの内の１つに、ＡＴＭスイッチの入力回線
ｎからＶＰＩ／ＶＣＩ＝ａで入力され、出力回線１へＶ
ＰＩ／ＶＣＩ＝ｂで出力されるものがあるものとし、Ａ
ＴＭスイッチの出力回線１の輻輳時に上記論理チャネル
を出力回線２へ切り替えるものとする。
用いて説明する。ここでは、ＡＴＭスイッチと端末の間
が２本の回線で接続されている場合について説明する。
図１のＡＴＭスイッチの出力回線１と２が、それぞれ図
２の端末の入力回線１と２に接続されているものとす
る。また２本の回線の内、ＡＴＭスイッチの出力回線１
の方が輻輳状態になったものとする。また、ＡＴＭスイ
ッチの出力回線１を介して端末に接続されている複数の
論理チャネルの内の１つに、ＡＴＭスイッチの入力回線
ｎからＶＰＩ／ＶＣＩ＝ａで入力され、出力回線１へＶ
ＰＩ／ＶＣＩ＝ｂで出力されるものがあるものとし、Ａ
ＴＭスイッチの出力回線１の輻輳時に上記論理チャネル
を出力回線２へ切り替えるものとする。
【００１９】まず、出力回線１の輻輳は出力バッファ１
−７１のスレッシュホールドオーバー信号によって制御
装置１−６に通知される。制御装置１−６は、同じ端末
行きの回線（この例の場合では出力回線２）の出力バッ
ファ１−７２のバッファ使用量を読みに行く。その結
果、１−７２のバッファ使用量はスレッシュホールド以
下で十分空いていることがわかったとする。制御回路１
−６は、出力回線１に割り当てられている論理チャネル
の内から、任意にあるいは前もって決められている特定
の方法で１つを選ぶ。ここでは、先に述ベたようにＡＴ
Ｍスイッチの入力回線ｎからＶＰＩ／ＶＣＩ＝ａで入力
され、出力回線１へＶＰＩ／ＶＣＩ＝ｂで出力される論
理チャネルが選ばれたとする。制御回路１−６は、該論
理チャネルの現在の入力側のヘッダ変換回路１−２１に
コマンドを送り、ＶＰＩ／ＶＣＩ＝ａのセルでしかもエ
ンドオブパケット表示のあるセルを受信した直後に変換
テーブル１−３１の内容を書き換えるように指示する。
書き換える内容は、今回の例では、入力ＶＰＩ／ＶＣＩ
＝ａに対応する出力ポートを１から２に書き換えること
に相当する。ヘッダ変換回路１−２１は、条件が満たさ
れて変換テーブル１−３１を書き換えると同時に制御回
路１−６に書換え完了を通知する。この通知を受けて、
制御回路１−６は入力バッファ１−４１内のセルの内ス
イッチの出力ポート２行きのセルを一定時間止める制御
信号を出す。
−７１のスレッシュホールドオーバー信号によって制御
装置１−６に通知される。制御装置１−６は、同じ端末
行きの回線（この例の場合では出力回線２）の出力バッ
ファ１−７２のバッファ使用量を読みに行く。その結
果、１−７２のバッファ使用量はスレッシュホールド以
下で十分空いていることがわかったとする。制御回路１
−６は、出力回線１に割り当てられている論理チャネル
の内から、任意にあるいは前もって決められている特定
の方法で１つを選ぶ。ここでは、先に述ベたようにＡＴ
Ｍスイッチの入力回線ｎからＶＰＩ／ＶＣＩ＝ａで入力
され、出力回線１へＶＰＩ／ＶＣＩ＝ｂで出力される論
理チャネルが選ばれたとする。制御回路１−６は、該論
理チャネルの現在の入力側のヘッダ変換回路１−２１に
コマンドを送り、ＶＰＩ／ＶＣＩ＝ａのセルでしかもエ
ンドオブパケット表示のあるセルを受信した直後に変換
テーブル１−３１の内容を書き換えるように指示する。
書き換える内容は、今回の例では、入力ＶＰＩ／ＶＣＩ
＝ａに対応する出力ポートを１から２に書き換えること
に相当する。ヘッダ変換回路１−２１は、条件が満たさ
れて変換テーブル１−３１を書き換えると同時に制御回
路１−６に書換え完了を通知する。この通知を受けて、
制御回路１−６は入力バッファ１−４１内のセルの内ス
イッチの出力ポート２行きのセルを一定時間止める制御
信号を出す。
【００２０】回線の変更に際しては、パケット化された
情報をセルに分割して送信している場合、回線の変更に
より同一パケットに属する連続するセルが途中から異な
る回線に割り当てられることを防ぐために、回線の変更
をパケットの句切りのタイミングで行い、また、回線の
変更により端末への情報の到達の順番が逆転することを
防ぐために、回線を変更した後、変更先の回線の出力を
一定時間停止し、変更前の回線経由で転送中のセルが変
更後の回線経由で転送されるセルより必ず先に到達す
る。すなわち、一定時間として、出力バッファにフルに
溜ったセルが出尽くすのに要する時間以上をとれば、経
路変更によるセルの到着順序の逆転が起こらないように
できる。
情報をセルに分割して送信している場合、回線の変更に
より同一パケットに属する連続するセルが途中から異な
る回線に割り当てられることを防ぐために、回線の変更
をパケットの句切りのタイミングで行い、また、回線の
変更により端末への情報の到達の順番が逆転することを
防ぐために、回線を変更した後、変更先の回線の出力を
一定時間停止し、変更前の回線経由で転送中のセルが変
更後の回線経由で転送されるセルより必ず先に到達す
る。すなわち、一定時間として、出力バッファにフルに
溜ったセルが出尽くすのに要する時間以上をとれば、経
路変更によるセルの到着順序の逆転が起こらないように
できる。
【００２１】
【発明の効果】本発明によれば、複数（ｎ本）の回線を
独立に用いるのではなく、トラヒックの偏りにより特定
の回線が輻輳した場合に、その回線に割り当てられてい
る論理チャネルを他の空いている回線に動的にルートを
切り替え、帯域がｎ倍の１本の回線として扱うことに相
当するため、大群化効果による回線の利用効率を大幅に
高める効果がある。
独立に用いるのではなく、トラヒックの偏りにより特定
の回線が輻輳した場合に、その回線に割り当てられてい
る論理チャネルを他の空いている回線に動的にルートを
切り替え、帯域がｎ倍の１本の回線として扱うことに相
当するため、大群化効果による回線の利用効率を大幅に
高める効果がある。
【図１】本発明の輻輳制御を行うＡＴＭ交換機の一実施
例の構成図である。
例の構成図である。
【図２】端末の一実施例の構成図である。
【図３】全体システムの構成図である。
【図４】ＡＴＭセルのフォーマット図である。
【図５】ＡＴＭ交換機の一構成要素である変換テーブル
の内容例を示す説明図である。
の内容例を示す説明図である。
【図６】端末の他の一実施例の構成図である。
１−１１〜１−１ｎ 入力回線インタフェース回路 １−２１〜１−２ｎ ヘッダ変換回路 １−３１〜１−３ｎ 変換テーブル １−４１〜１−４ｎ 入力バッファ １−５ スイッチ １−６ 制御回路 １−７１〜１−７ｎ 出力バッファ １−８１〜１−８ｎ 出力回線インタフェース回路 ２−１１〜２−１ｋ 入力回線インタフェース回路 ２−２１〜２−２ｋ 入力バッファ ２−３１〜２−３ｋ セル逆変換回路 ２−４ ＭＵＸ回路 ２−５ 内部バス ２−６ メモリ ２−７ 制御部 ２−８ ＤＥＭＵＸ回路 ２−９１〜２−９ｋ セル変換回路 ２−１０１〜２−１０ｋ 出力バッファ ２−１１１〜２−１１ｋ 出力回線インタフェース回
路 ３−１ ＡＴＭ交換機 ３−２ サーバ ３−３１〜３−３ｍ 端末
路 ３−１ ＡＴＭ交換機 ３−２ サーバ ３−３１〜３−３ｍ 端末
Claims (3)
- 【請求項１】 固定長のセル単位に分割された情報をそ
のヘッダ領域に書かれた情報を元に交換するＡＴＭ交換
機と、前記ＡＴＭ交換機と複数の回線で接続され受信さ
れたセルを多重する端末よりなるＡＴＭスイッチングシ
ステムにおけるＡＴＭ交換機のルート切替えによる輻輳
制御方法において、 前記ＡＴＭ交換機に接続された出力バッファの使用量に
従って予め設定可能な規定値をオーバした時に通知信号
を発信することにより前記ＡＴＭ交換機の前記回線の輻
輳状態を検出するステップと、 回線毎に設定されている全ての論理チャネルを記録する
変換テーブルから輻輳が検出された回線に割当てられて
いる全ての論理チャネルの内から任意または特定の論理
チャネルの１つを順次選択し、前記変換テーブルの内容
に従ってスイッチの出力ポートおよび出力回線でのヘッ
ダの内容を、前記論理チャネルに属するセルの流れの特
定の句切りに同期させて書換えるステップと、 前記選択された論理チャネルを他の出力回線に割当なお
すとともに、新たに割当てられた出力回線へのセルを一
定時間出力バッファに蓄えて送出を一定時間停止するス
テップを有することを特徴とするＡＴＭ交換機のルート
切替えによる輻輳制御方法。 - 【請求項２】 固定長のセル単位に分割された情報をそ
のヘッダ領域に書かれた情報を元に交換するＡＴＭ交換
機と、前記ＡＴＭ交換機と複数の回線で接続され受信さ
れたセルを多重する端末よりなるＡＴＭスイッチングシ
ステムにおけるＡＴＭ交換機のルート切替えによる輻輳
制御装置において、 前記ＡＴＭ交換機に接続された出力バッファの使用量に
従って予め設定可能な規定値をオーバした時に通知信号
を発信することにより前記ＡＴＭ交換機の前記回線の輻
輳状態を検出する手段と、 回線毎に設定されている全ての論理チャネルを記録する
変換テーブルから輻輳が検出された回線に割当てられて
いる全ての論理チャネルの内から任意または特定の論理
チャネルの１つを順次選択し、前記変換テーブルの内容
に従ってスイッチの出力ポートおよび出力回線でのヘッ
ダの内容を、前記論理チャネルに属するセルの流れの特
定の句切りに同期させて書換えるヘッダ変換回路と、 前記選択された論理チャネルを他の出力回線に割当なお
すとともに、新たに割当てられた出力回線へのセルを一
定時間出力バッファに蓄えて送出を一定時間停止する手
段を有することを特徴とするＡＴＭ交換機のルート切替
えによる輻輳制御装置。 - 【請求項３】 前記輻輳状態を検出する手段が、 前記端末の入力バッファの使用量に従って予め設定可能
な規定値をオーバした時に通知信号を発信し、端末の出
力回線を介して前記ＡＴＭ交換機に通知する手段を有す
る請求項２記載のＡＴＭ交換機のルート切替えによる輻
輳制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64795A JPH08191306A (ja) | 1995-01-06 | 1995-01-06 | Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64795A JPH08191306A (ja) | 1995-01-06 | 1995-01-06 | Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191306A true JPH08191306A (ja) | 1996-07-23 |
Family
ID=11479506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP64795A Pending JPH08191306A (ja) | 1995-01-06 | 1995-01-06 | Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191306A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560219B1 (en) | 1996-10-17 | 2003-05-06 | Fujitsu Limited | Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange |
| US6993340B1 (en) * | 1997-08-19 | 2006-01-31 | Nokia Networks Oy | Information transmission in a telecommunications system |
| US7330476B2 (en) | 2001-03-21 | 2008-02-12 | Nec Corporation | Queue allocation system and queue allocation method of a packet exchanger |
| JP2009010834A (ja) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | パケット伝送負荷分散制御方法及び装置 |
-
1995
- 1995-01-06 JP JP64795A patent/JPH08191306A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560219B1 (en) | 1996-10-17 | 2003-05-06 | Fujitsu Limited | Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange |
| US6993340B1 (en) * | 1997-08-19 | 2006-01-31 | Nokia Networks Oy | Information transmission in a telecommunications system |
| US7292861B2 (en) | 1997-08-19 | 2007-11-06 | Nokia Corporation | Logical channel selection for information transmission in a telecommunications system |
| US7330476B2 (en) | 2001-03-21 | 2008-02-12 | Nec Corporation | Queue allocation system and queue allocation method of a packet exchanger |
| JP2009010834A (ja) * | 2007-06-29 | 2009-01-15 | Fujitsu Ltd | パケット伝送負荷分散制御方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU647267B2 (en) | Switching node in label multiplexing type switching network | |
| US5949757A (en) | Packet flow monitor and control system | |
| US5805588A (en) | Circuit emulating exchange using micro cells | |
| CA2153172C (en) | Controlled access atm switch | |
| JP3622312B2 (ja) | パケット交換機およびセル転送制御方法 | |
| EP0587522B1 (en) | Rate-based congestion control in packet communications networks | |
| US6259696B1 (en) | ATM switch and congestion control method | |
| US5629928A (en) | Dynamic fair queuing to support best effort traffic in an ATM network | |
| JP3596896B2 (ja) | ディジタル通信システム | |
| JPH1013427A (ja) | パケット交換機およびセル転送制御方法 | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| KR19980064825A (ko) | 에이.티.엠 스위치의 분산 버퍼링 시스템 | |
| JPH08307432A (ja) | 通信方法 | |
| JP2001060952A (ja) | ジッタも遅延も引き起こさずに保守セルに対処するトラヒック・シェーパ | |
| US6169727B1 (en) | Device and method of notifying and controlling congestion in asynchronous transfer mode network | |
| US6529523B1 (en) | Converting circuits and bandwidth management apparatus in mixed network | |
| JPH08191306A (ja) | Ａｔｍ交換機のルート切替えによる輻輳制御方法とその装置 | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| EP0936836B1 (en) | Telecommunications systems | |
| JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
| JPH0918515A (ja) | 帯域可変通信装置 | |
| JP3437341B2 (ja) | Ａｔｍ交換装置 | |
| JP3132842B2 (ja) | ラベル交換網におけるコネクションレス型通信方式とコネクション型通信方式との多重方式 | |
| JP3197152B2 (ja) | セル交換装置 | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム |