KR0137965Y1 - 에이/디 컨버터를 내장한 기억장치 - Google Patents

에이/디 컨버터를 내장한 기억장치 Download PDF

Info

Publication number
KR0137965Y1
KR0137965Y1 KR2019930001282U KR930001282U KR0137965Y1 KR 0137965 Y1 KR0137965 Y1 KR 0137965Y1 KR 2019930001282 U KR2019930001282 U KR 2019930001282U KR 930001282 U KR930001282 U KR 930001282U KR 0137965 Y1 KR0137965 Y1 KR 0137965Y1
Authority
KR
South Korea
Prior art keywords
signal
address
converter
output
unit
Prior art date
Application number
KR2019930001282U
Other languages
English (en)
Other versions
KR940021160U (ko
Inventor
조희철
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019930001282U priority Critical patent/KR0137965Y1/ko
Publication of KR940021160U publication Critical patent/KR940021160U/ko
Application granted granted Critical
Publication of KR0137965Y1 publication Critical patent/KR0137965Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 고안은 에이/디 컨버터를 내장한 기억장치에 관한 것으로, 종래 장치는 에이/디 컨버터 및 기억소자를 별도의 장치로 구성함으로써, 시스템 구성 시 보드의 면적을 그만큼 더 차지하므로, 시스템이 대형화되고 사용상의 불편함이 따르는 문제점이 있었다.
본 고안은 이와 같은 종래 장치 문제점을 감안하여 에어/디 컨버터를 기억장치에 내장시켜 아날로그 신호로 메모리 어레이부의 어드레스를 지정하여 이 어드레스에 저장된 데이터를 출력시키도록 하는 에이/디 컨버터를 내장한 기억장치를 안출한 것이다.

Description

에이/디 컨버터를 내장한 기억장치
제1도는 종래 기억장치의 블록도.
제2도는 본 고안 에이/디(A/D) 컨버터를 내장한 기억장치의 블록도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 제어부 2,12 : 출력버퍼부
3,13 : 디코더부 4,14 : 메모리 어레이부
15 : 에이/디(A/D) 컨버터
본 고안은 기억장치에 관한 것으로, 특히 다수의 입출력을 갖는 기억장치에 에이/디 컨버터를 내장시켜 아날로그 신호가 입력 되어도 어드레스 신호로 변환하여 메모리에 어드레스를 미리 지정하여 저장하도록한 에이디 컨버터를 내장한 기억장치에 관한 것이다.
종래 기억장치는 제1도에 도시된 바와 같이, 단자(CA), (CB), (CC)로 각각 칩 인에블신호(CE), 칩셀렉트신호(CS), 출력인에블신호(OE)가 입력되면 단자(CN)로 디코더 제어신호를 출력하는 제어부(1)와, 외부에 장착한 에이/디 컨버터(미도시)에서 어드레스 입력신호(A0~An-1)가 인가되면 이를 디코딩한 후, 상기 제어부(1)에서 인가되는 디코더 제어신호에 따라 어드레스신호(AD0~ADn-1)를 출력하는 디코더부(3)와, 이 디코더부(3)에서 어드레스신호(AD0~ADn-1)가 입력되면 해당어드레스의 데이터가 지정되는 메모리 어레이부(4)와, 이 메모리 어레이부(4)의 어드레스가 지정된 데이터를 n개의 디지털 출력신호(Q0-Qn-1)로 변환하여 출력하는 출력버퍼부(2)로 구성되어 있다.
종래 기억장치의 작용을 제1도를 참조로 상세히 설명하면 다음과 같다.
제어부(1)는 단자(CA), (CB), (CC)로 각각 칩 인에이블신호(CE), 칩 셀렉트신호(CS), 출력인에이블신호(OE)가 입력되면 단자(CN)로 디코더 제어신호를 출력하고 단자(CO)로 출력버퍼제어신호를 출력한다.
디코더부(3)는 외부의 에이/디 컨버터(미도시)로부터 어드레스 입력신호(A0~An-1)가 인가되면 디코딩한 후, 제어부(1)에 입력되는 디코더제어신호에 따라 어드레스신호(AD0-ADn-1)를 출력하여 메모리어레이부(4)의 어드레스를 지정한다.
출력버퍼부(2)는 제어부(1)의 출력버퍼제어신호를 인가받고, 메모리어레이부(4)의 어드레스가 지정된 데이터를 n개의 디지털 출력신호(Q0-Qn-1)로 변환하여 출력한다.
그러나 이와 같이 구성된 종래 장치는 에이/디 컨버터 및 기억소자를 별도의 장치로 구성함으로써, 시스템 구성 시 보드의 면적을 그만큼 더 차지하므로, 시스템이 대형화되고 사용상의 불편함이 따르는 문제점이 있었다.
본 고안은 이와 같은 종래 장치 문제점을 감안하여 에어/디 컨버터를 기억장치에 내장시켜 아날로그 신호로 메로리 어레이부의 어드레스를 지정하여 이 어드레스에 저장된 데이터를 출력시키도록 하는 에이/디 컨버터를 내장한 기억장치를 안출한 것으로 이하 첨부한 도면을 참조로 상세히 설명한다.
본 고안 에이/디 컨버터를 내장한 기억장치는 제2도에 도시된 바와 같이, 단자 (CA), (CB), (CC)로 각각 칩 인에이블신호(CE), 칩셀렉트신호(CS), 출력인에이블신호(OE)가 입력되면 단자(CN)로 디코더제어신호 및 출력제어 신호를 출력하는 제어부(11)와, 입력되는 아날로그 어드레스신호(ANIN)를 디지털 어드레스신호(A0~An-1)로 변환하여 출력하는 A/D컨버터(15)와, 상기 에이/디 컨버터(15)에서 출력한 어드레스신호(AD0~ADn-1)가 입력되면 이를 디코딩한 후, 상기 제어부(11)에서 인가되는 디코더제어신호에 따라 어드레스신호(AD0-ADn-1)를 출력하는 디코더부(13)와, 상기 디코더부(13)에서 출력하는 어드레스신호(AD0~ADn-1)가 입력되면 그에 해당하는 어드레스에 데이터를 저장하는 메모리어레이부(14)와, 상기 제어부(11)에서 출력하는 출력제어신호에 의해 상기 메모리어레이부(14)에 저장되어 있는 어드레스 데이터 중 해당 어드레스 데이터를 입력받아 이를 출력하는 출력버퍼부(12)로 구성되어 있다.
본 고안 에이/디 컨버터를 내장한 기억장치의 작용효과를 제2도를 참조로 상세히 설명하면 다음과 같다.
제어부(11)는 단자(CA), (CB), (CC)로 각각 칩 에이블신호(CE), 칩선택 신호(CS), 출력인에이블신호(OE)가 입력되면 단자(CN)로 디코더제어신호를 출력하고 단자(CO)로 출력제어신호를 출력한다.
에이/디 컨버터(15)는 아날로그 입력신호(ANIN)를 디지털 신호로 변환한 후,단자(D0~Dn-1)로 어드레스 입력신호(A0~An-1)를 출력한다.
디코더부(13)는 어드레스 입력신호(A0~An-1)가 입력되면 디코딩한 후, 상기 제어부(11)에서 입력되는 디코더제어신호에 따라 어드레스신호(AD0~ADn-1)를 출력하여 어드레스를 지정하고, 이에 따라 메모리어레이부(14)는 해당 어드레스에 데이터를 저장한다.
출력버퍼부(12)는 제어부(11)의 출력버퍼제어신호를 인가받고 메모리 어레이부(14)의 어드레스가 지정된 데이터를 n개의 디지털 출력신호(Q0~Qn-1)로 변환하여 출력한다.
이와 같이 구성된 본 고안 장치를 사용하면 임의의 아날로그 신호로 디지털 출력이 필요한 분양에 별도의 에이/디 컨버터를 설치할 필요 없이 직접 사용할 수 있는 효과가 있게된다.

Claims (1)

  1. 단자(CA), (CB), (CC)로 각각 칩 인에이블신호(CE), 칩셀렉트신호(CS), 출력인에이블신호(OE)가 입력되면 단자(CN)로 디코더제어신호 및 출력제어 신호를 출력하는 제어부(11)와, 입력되는 아날로그 어드레스신호(ANIN)를 디지털 어드레스신호(A0-An-1)로 변환하여 출력하는 A/D컨버터(15)와, 상기 에이/디 컨버터(15)에서 출력한 어드레스신호(A0-An-1)가 입력되면 이를 디코딩한 후, 상기 제어부(11)에서 인가되는 디코더제어신호에 따라 어드레스신호(AD0~ADn-1)를 출력하는 디코더부(13)와, 상기 디코더부(13)에서 출력하는 어드레스신호(AD0~ADn-1)가 입력되면 그에 해당하는 어드레스에 데이터를 저장하는 메모리어레이부(14)와, 상기 제어부(11)에서 출력하는 출력제어신호에 의해 상기 메모리어레이부(14)에 저장되어 있는 어드레스 데이터 중 해당 어드레스 데이터를 입력받아 이를 출력하는 출력버퍼부(12)로 구성된 것을 특징으로 하는 에이/디 컨버터를 내장한 기억장치.
KR2019930001282U 1993-02-02 1993-02-02 에이/디 컨버터를 내장한 기억장치 KR0137965Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930001282U KR0137965Y1 (ko) 1993-02-02 1993-02-02 에이/디 컨버터를 내장한 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930001282U KR0137965Y1 (ko) 1993-02-02 1993-02-02 에이/디 컨버터를 내장한 기억장치

Publications (2)

Publication Number Publication Date
KR940021160U KR940021160U (ko) 1994-09-24
KR0137965Y1 true KR0137965Y1 (ko) 1999-04-01

Family

ID=19350221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930001282U KR0137965Y1 (ko) 1993-02-02 1993-02-02 에이/디 컨버터를 내장한 기억장치

Country Status (1)

Country Link
KR (1) KR0137965Y1 (ko)

Also Published As

Publication number Publication date
KR940021160U (ko) 1994-09-24

Similar Documents

Publication Publication Date Title
KR930001222A (ko) 2-가/n-가 변환 유니트를 포함하는 기억장치
JPS56116147A (en) Digital semiconductor integrated circuit and digital control system using it
US5572468A (en) Storage reading apparatus
KR910015999A (ko) 반도체 메모리장치
KR0137965Y1 (ko) 에이/디 컨버터를 내장한 기억장치
EP1288967A3 (en) Semiconductor memory
JPS5579565A (en) Picture signal decoding system
KR970008412B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
KR970068633A (ko) 가변길이 코드 디코더
KR950015275A (ko) 콤퍼넌트식 소형 브이씨알
KR970076271A (ko) 확장 메모리 모듈
KR950009403A (ko) 피포메모리를 이용한 디지탈 시그날 프로세서 인터페이스 장치
JPH0798695A (ja) マイクロコンピューター
US5633941A (en) Centrally controlled voice synthesizer
KR970073332A (ko) 레이아웃의 면적을 줄인 반도체 메모리 장치
KR970060899A (ko) 비디오 앰플리파이어
JPH05289938A (ja) メモリアクセス装置
KR100526531B1 (ko) 메모리장치의 어드레스 디코딩회로
JPH064480Y2 (ja) 半導体記憶装置
KR100206898B1 (ko) 멀티세트 디램 제어장치
KR970071223A (ko) 밴드 센서용 8채널 a/d 변환기
JPS5627452A (en) Microprogram controller
KR960036747A (ko) 병렬처리형 가변장복호화장치
JPS55102046A (en) Logic circuit
JPH0265297U (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 10

EXPY Expiration of term