KR0136523B1 - 루프백 시험이 가능한 데이타 링크 정합 장치 - Google Patents
루프백 시험이 가능한 데이타 링크 정합 장치 Download PDFInfo
- Publication number
- KR0136523B1 KR0136523B1 KR1019940034028A KR19940034028A KR0136523B1 KR 0136523 B1 KR0136523 B1 KR 0136523B1 KR 1019940034028 A KR1019940034028 A KR 1019940034028A KR 19940034028 A KR19940034028 A KR 19940034028A KR 0136523 B1 KR0136523 B1 KR 0136523B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- loopback
- bit
- cell
- link
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/04—Processing captured monitoring data, e.g. for logfile generation
- H04L43/045—Processing captured monitoring data, e.g. for logfile generation for graphical visualisation of monitoring data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
본 발명은 데이터의 이상 유무를 검증하기 위한 루우프백 시험 기능을 가지는 데이터 링크 정합 장치에 관한 것으로, 데이터 링크의 오동작 시에 정합 장치의 운용을 중지하지 않고, 마이크로 프로세서의 루우프백 명령 및 루우프백 시험할 링크 지정 데이터를 받아 루우프백을 시험하는 데이터 링크 정합장치를 제공하기 위하여, 병렬 셀데이타와 원천 데이터를 상호 변환하는 셀 동기 수단(21); 병렬 셀데이타를 직렬로 변환하는 비트동기 송신 수단(22); 직렬 데이터를 차동 레벨로 변환하는 차동 신호 전송 수단(24); 외부로 출력되는 데이터와 외부 데이터중 하나를 선택하는 데이터 선택 수단(25); 직렬 데이터를 병렬 변환하는 비트 동기 수신 수단(23); 데이터를 래치하는 래치 수단(26); 루우프백 인에이블 신호를 발생하는 루우프백 제어 신호 발생 수단(27)을 구비하여 데이터 링크 운용의 효율성의 향상 및 시스템의 신뢰도를 향상시키는 효과가 있다.
Description
제1도는 데이터 링크의 연결 구성도.
제2도는 본 발명에 따른 데이터 링크 정합 장치의 구성도.
제3도는 루우프백 제어 데이터의 포맷도.
제4도는 본 발명에 따른 루우프백 시험 회로의 상세 구성도.
* 도면의 주요부분에 대한 부호의 설명
21 : 셀동기 소자부 22 : 비트동기 회로 송신부
23 : 비트동기 회로 수신부 24 : 차동 신호 전송 회로
25 : 데이터 선택부 26, 41 : 루우프백 시험 레지스터
27 : 루우프백 제어 시호 발생회로 28, 43 : 발광소자 구동부
42 : 루우프백 제어 신호 발생회로 421 : 부정 논리곱(NAND) 게이트
44 : TTL/ECL레벨 변환기
본 발명은 유지 보수 기능중 정합 장치가 스위치로부터 수신한 데이터를 셀크기 변환 및 데이터 속도 변환 후 링크로 전송한 데이터의 이상 유무를 검증하기 위한 루우프백 시험 기능을 가지는 데이터 링크 정합 장치에 관한 것이다.
ATM(Asynchronous Transfer Mode) 교환기의 데이터 링크 정합장치는 스위치에서 송신하는 56바이트 단위의 ATM 셀데이타를 64바이트 단위의 셀로 변환, 병렬/직렬 변환하여 송신 및 역으로 수신시에는 직렬로 수신되는 64바이트의 셀 데이터를 직렬/병렬 변환 후 56바이트 단위의 셀데이타로 변환 스위치로 송신해 주는 기능을 수행한다. 상기 기능을 수행하는 정합 장치는 이상 유무를 검정하기 위한 고신뢰도의 유지 보수 기능을 지닌다.
일반적으로 링크의 운용시에 오동작이 감지될 경우 정합 장치의 운용을 중지하고 수동적으로 시험하여 정합장치의 이상 유무를 판단하는 것은 시스템 운용상 문제점이 많이 있었다.
따라서, 본 발명은 데이터 링크의 오동작 시에 정합 장치의 운용을 중지하지 않고, 마이크로 프로세서의 루우프백 명령 및 루우프백 시험할 링크 지정 데이터를 받아 루우프백을 시험하는 데이터 링크 정합장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 원천 데이터를 입력받아 병렬 셀 데이터로 변환하여 출력하고, 병렬 셀 데이터를 입력받아 상기 원천 데이터를 복구한 후에 패러티 비트를 추가하여 외부로 출력하는 셀 동기 수단; 상기 셀동기 수단으로부터 병렬 셀 데이터를 입력받아 직렬로 변환하여 출력하고 바이트 클럭을 감시하여 링크상의 에러 발생을 감시하는 비트동기 송신 수단; 상기 비트 동기 송신 수단으로부터 직렬 데이터를 입력받아 차동 레벨로 변환하여 외부로 전송하는 차동 신호 전송 수단; 상기 차동 신호 전송 수단에서 외부로 출력되는 데이터와 외부로부터 데이터를 입력받아 루우프백 인에이블 신호에 따라 정상 동작 시에는 외부에서 수신되는 데이터를 선택하고 루우프백 시험시에는 외부로 출력되는 데이터를 선택하여 출력하는 데이터 선택 수단; 상기 데이터 선택 수단으로부터 직렬 데이터를 입력받아 병렬 변환하여 상기 셀 동기 수단으로 병렬 셀 데이터를 출력하는 비트 동기 수신 수단; 외부로부터 루우프백 시험 데이터를 입력받아 래치하여 출력하는 래치 수단; 상기 래치 수단으로부터 루우프백 시험 데이터를 입력받아 루우프백 인에이블 신호를 발생하여 상기 데이터 선택 수단으로 출력하는 루우프백 제어 신호 발생 수단을 구비하는 것을 특징으로 한다.
제1도는 데이터 링크의 연결 구성도로서, 국부 스위치에 국부 데이터 링크 정합장치를 연결하고 중앙 스위치에 중앙 데이터 링크 정합장치를 연결하여 두 정합장치간에 데이터를 전송한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제2도는 본 발명에 따른 데이터 링크 정합장치의 구성도로서, 도면에서 보는 바와 같이 21은 셀동기 소자부, 22는 비트동기 회로 송신부, 23은 비트동기 회로 수신부, 24는 차동 신호 전송회로, 25는 루우프백 제어 신호를 데이터 선택 회로부에서 송신 데이터를 수신 데이터 패스로 연결하여 주는 데이터 선택부, 26은 프로세서로부터 루우프백 시험 데이터를 받아 저장하는 루우프백 시험레지스터, 27은 상기 루우프백 시험 레지스터(26)로부터 전달받은 데이터로 데이터 선택 회로의 선택 단자로 입력되는 루우프백 제어 신호를 발생시켜 주는 루우프백 제어신호 발생회로(27), 28은 루우프백 시험중임을 운용자에게 가시적으로 알려주는 발광소자 구동부를 각각 나타낸다.
상기 셀동기 소자부(21)는 송신부와 수신부가 완전히 분리되며 송신부는 스위치 네트워크로부터 수신한 원천 데이터를 부호화, 순환 여유 검사 데이터 발생 및 데이터 다중화 기능을 하여 결국 56바이트 단위로 수신된 셀 데이터를 64바이트 단위의 병렬 셀 데이터 비트열로 변환한 후에 비트 동기 회로 송신부(22)로 보내 주게 된다. 수신부는 비트 동기 회로 수신부(23)로부터 받은 64바이트 단위의 병렬 셀 데이터를 데이터 순환 여유 검사를 하여 셀식별, 복호화하여 원천 데이터를 복구하여 56바이트 단위의 병렬 셀 데이터를 패러티 비트를 추가하여 스위치 네트 워크로 보내게 된다.
상기 비트 동기 회로 송신부(22)는 셀동기 소자부(21)의 송신부에서 전달받은 64바이트 단위의 병렬 셀데이타를 직렬로 변환하고 바이트 클럭을 이용하여 주파수를 합성한 후 차동 신호 전송 회로(24)로 단선 ECL(Emitter Coupled Logic) 레벨의 직렬 데이터를 출력하며, 바이트 클럭을 감시하여 링크상에 에러가 발생하였는가를 감시하는 기능을 수행한다.
상기 차동 신호 전송 회로(24)는 비트 동기 회로 송신부(22)에서 수신한 단선 ECL레벨의 신호를 차동 ECL레벨 신호로 변환하여 링크로 전송하고 또한 데이터 선택부(25)의 입력부로 전달하여 준다.
상기 데이터 선택부(25)는 차동 신호 전송회로(24)의 출력단에서 전송된 신호와 링크에서 수신되는 신호를 선택부의 입력 신호로 하며 루우프백 제어 신호 발생회로(27)의 출력 단자 신호를 데이터 선택 단자의 입력 신호로 하여 정상 동작 시에는 링크에서 수신되는 신호를 선택하여 비트동기 회로 수신부(23)의 데이터 통로로 연결하여 주고, 루우프백 시험시에는 링크로 전송되는 데이터가 데이터 선택부의 출력(25)에서 나올 수 있도록 하여 준다.
상기 비트 동기 회로 수신부(23)에서는 데이터 선택부(25)의 출력 단자에서 수신된 직렬 데이터에서 비트 데이터를 읽어 주기 위한 클럭을 복구하며 바이트 클럭 발생기에서 비트 단위의 데이터를 직렬/병렬 변환한 바이트 단위의 데이터로 읽어 주기 위한 바이트 클럭을 생성하여 이 클럭에 동기된 데이터를 셀동기 소자부(21)의 수신부로 전달하게 주게 된다.
상기 루우프백 시험 레지스터(26)는 프로세서가 써주는 루우프백 시험 데이터를 래치하여 루우프백 제어 신호 발생부(27)로 전달하여 준다.
상기 루우프백 제어 신호 발생 회로(27)에서는 루우프백 시험 레지스터(26)로부터 전달받은 루우프백 시험 데이터로 데이터 선택부(25)에서 송신 데이터를 선택하여 수신 데이터 패스로 연결하여 주는 ECL레벨의 루우프백 인에이블 신호를 만들어 준다.
상기 발광소자 구동부(28)는 루우프백 시험중일 때 발광 소자를 구동하여 운용자에게 가시적으로 알려 주기 위한 회로로서 D4비트가 로직 1일 때 발광 소자가 구동되어 루우프백 시험 중임을 알려 주며 루우프백 시험 완료한 후 프로세서가 정합 장치에 루우프백 해제 명령을 주어 D4비트가 로직 0이 되면, 발광 소자가 꺼져 루우프백 시험이 완료되었음을 가시적으로 알려 준다.
본 발명은 셀동기 소자의 송신부에서 순환 여유 검사 데이터 바이트를 삽입한 64바이트 단위의 셀로 구성한 셀데이타를 비트 동기 소자에서 병렬/직렬 변환한 188Mbps의 ECL레벨의 신호 데이터를 송신 전단에서 루우프백하여 수신 데이터 패스로 연결하여 준 후, 수신 비트 동기 소자에서 수신되는 직렬 데이터 비트열에서 클럭을 복구하여 비트 동기 기능을 수행하며 바이트 동기된 셀데이타를 셀동기 소자로 보내 주게 된다. 셀동기 소자의 수신부에서는 바이트 동기된 셀데이타를 데이터 순환 여유 검사를 수행하여 송신 셀데이타에서 오류가 없는가를 검증한다.
제3도에는 루우프백 제어 데이터의 형식을 도시하였다. D5비트는 루우프백 시험 및 해제 비트로 프로세서가 1로 셋트하면 루우프백 시험 가능 상태가 되며 루우프백 시험할 링크의 각 해당 비트를 비트별로 셋트하여 각 링크별로 시험 가능 상태가 된다. 제3도에서 링크 0을 루우프백하기 위한 데이터는 헥사데시말 값으로 11이다.
제4도는 본 발명에 따른 루프백 시험 회로의 구성도로서, 루우프백 시험 레지스터(41)와 루우프백 제어 신호 발생부(42) 및 발광소자 구동부(43)의 상세도이다.
프로세서가 11데이터를 루우프백 시험 레지스터(41)에 써주면 래치의 Q5단자와 Q1단자의 출력이 부정 논리합(NAND) 게이트(421)의 입력으로 가해져 부정 논리합(NAND) 게이트(421)의 출력에서 데이터 선택부(25)에서 송신 데이터를 선택할 수 있는 신호를 만들어 준다. 이 신호는 TTL(Transistor transistor Logic)/ECL레벨 변환소자(44)의 입력으로 가해져 출력단에서는 데이터 선택부(25)에서 송신 데이터를 선택하여 수신 데이터 패스로 연결하여 주는 ECL레벨의 루우프백 인에이블 신호를 발생하여 준다.
데이터 선택부(25)로부터 이 데이터를 수신한 비트 동기 회로 수신부(23)에서는 직렬 데이터로부터 클럭을 추출하고 바이트 클럭을 생성, 직렬/병렬 변환을 수행하여 바이트 단위의 병렬 데이터를 셀동기 소자부(21)로 보내준다.
발광소자 구동부(43)는 루우프백 시험중일 때 루우프백 인에이블 비트(D5)를 반전 소자(431)의 입력으로 하여 반전시킨 데이터 값으로 발광 소자(432)를 구동하여 운용자에게 루우프백 시험중임을 가시적으로 알려 준다.
셀동기 소자부(21)의 수신부에서는 셀의 크기 정합 기능, 복호 기능, 데이터 순환 여유 검사기능을 수행하여 루우프백 시험한 데이터의 이상 유무를 검증한다.
상기에 설명한 바와 같이 링크1을 루우프백 시켜 주기 위한 데이터는 12이며 상기의 과정을 거쳐 링크1을 루우프백 시켜 주기 위한 신호가 발생되게 된다. 다른 링크도 데이터 값을 달리해 줌으로써 해당 링크를 루우프백시킬 수 있다.
상기와 같은 본 발명은 ATM교환기 데이터 링크의 운용중에 있어서 오류 발생시에 ATM교환기 데이터 링크 정합 장치의 정상 동작 유무의 판별 기능은 필수적이며 이의 발생시에 후속 조처를 취할 수 있도록 구성함은 ATM교환기 데이터 링크의 유지 보수 등의 응용 회로에 이용될 수 있으며 오류 발생시에 해당 데이터 링크만 선별하여 시험을 수행함으로써 시험 대상외의 데이터 링크는 공유의 데이터 송, 수신 기능을 수행할 수 있도록 하여 데이터 링크 운용의 효율성의 향상 및 오동작 데이터 링크를 정확히 판별함으로써 시스템의 신뢰도를 향상시키는 효과가 있다.
Claims (7)
- 외부로부터 원천 데이터를 입력받아 병렬 셀 데이터로 변환하여 출력하고, 병렬 데이터를 입력받아 상기 원천 데이터를 복구한 후에 패러티 비트를 추가하여 외부로 출력하는 셀 동기 수단(21); 상기 셀동기 수단(21)으로부터 병렬 셀 데이터를 입력받아 직렬로 변환하여 출력하고 바이트 클럭을 감시하여 링크상의 에러 발생을 감시하는 비트동기 송신 수단(22); 상기 비트 동기 송신 수단(22)으로부터 직렬 데이터를 입력받아 차동 레벨로 변환하여 외부로 전송하는 차동 신호 전송 수단(24); 상기 차동 신호 전송 수단(24)에서 외부로 출력되는 데이터와 외부로부터 데이터를 입력받아 루우프백 인에이블 신호에 따라 정상 동작 시에는 외부에서 수신되는 데이터를 선택하고 루우프백 시험시에는 외부로 출력되는 데이터를 선택하여 출력하는 데이터 선택 수단(25); 상기 데이터 선택 수단(25)으로부터 직렬 데이터를 입력받아 병렬 변환하여 상기 셀 동기 수단(21)으로 병렬 셀 데이터를 출력하는 비트 동기 수신 수단(23); 외부로부터 루우프백 시험 데이터를 입력받아 래치하여 출력하는 래치 수단(26); 상기 래치 수단(26)으로부터 루우프백 시험 데이터를 입력받아 루우프백 인에이블 신호를 발생하여 상기 데이터 선택 수단(25)으로 출력하는 루우프백 제어 신호 발생 수단(27)을 구비하는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제1항에 있어서, 루우프백 시험 상태에서는 발광 소자를 구동하여 운용자에게 루우프백 시험중임을 가시적으로 알려주는 발광 소자 구동 수단(28)을 더 포함하는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제2항에 있어서, 상기 발광 소자 구동 수단(28)은, D4비트가 로직 1이면 발광 소자가 구동되어 루우프백 시험 중임을 운용자에게 가시적으로 알려 주며, 루우프백 시험 완료한 후에는 외부의 프로세서가 정합 장치에 루우프백 해제 명령을 주어 D4비트가 로직 0이 되어 발광 소자가 꺼져 루우프백 시험이 완료되었음을 운용자에게 가시적으로 알려주는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제2항에 있어서, 상기 발광 소자 구동 수단(28)은, 반전 수단을 이용하여 발광 소자를 구동하도록 구성한 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제1 또는 제2항에 있어서, 상기 루우프백 제어 신호 발생 수단(27)은, 상기 래치 수단(26)으로부터 데이터를 각각 입력받아 논리합하여 상기 데이터 선택 수단(25)으로 출력하는 다수의 논리합 연산 수단을 구비하는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제1 또는 제2항에 있어서, 상기 셀 동기 수단(21)은, 외부의 스위치 네트워크로부터 수신한 원천 데이터를 부호화, 순환 여유 검사 데이터 발생 및 데이터 다중화 기능을 하여 56바이트 단위로 수신된 셀 데이터를 64바이트 단위의 병렬 셀 데이터 비트열로 변환하여 상기 비트동기 송신 수단(22)으로 출력하는 송신 수단; 상기 비트 동기 수신 수단(23)으로부터 받은 64바이트 단위의 병렬 셀 데이터를 데이터 순환 여유 검사를 하여 셀식별, 복호화하여 원천 데이터를 복구하여 56바이트 단위의 병렬 셀 데이터를 패러티비트를 추가하여 외부의 스위치 네트 워크로 전송하여 수신 수단을 구비하는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합 장치.
- 제1 또는 제2항에 있어서, 상기 비트 동기 송신 수단(22)은 셀동기 수단(21)에서 전달받은 64바이트 단위의 병렬 셀데이타를 직렬로 변환하고 바이트 클럭을 이용하여 주파수를 합성한 후 상기 차동 신호 전송 수단(24)으로 단선 ECL(Emitter Coupled Logic) 레벨의 직렬 데이터를 출력하며, 바이트 클럭을 감시하여 링크상에 에러가 발생하였는가를 감시하고, 상기 차동 신호 전송 수단(24)은 상기 비트 동기 송신 수단(22)에서 수신한 단선 ECL레벨의 신호를 차동 ECL레벨 신호로 변환하여 외부의 링크와 상기 데이터 선택 수단(25)으로 전송하고, 상기 데이터 선택 수단(25)은 상기 차동 신호 전송 수단(24)의 출력단에서 전송된 신호와 상기 외부의 링크에서 수신되는 신호를 선택부의 입력 신호로 하며 상기 루우프백 제어 신호 발생 수단(27)의 출력 단자 신호를 데이터 선택 단자의 입력 신호로 하여 정상 동작 시에는 상기 링크에서 수신되는 신호를 선택하여 상기 비트동기 수신 수단(23)의 데이터 통로로 연결하여 주고, 루우프백 시험시에는 상기 링크로 전송되는 데이터를 선택하여 상기 비트동기 수신 수단(23)으로 전송하고, 상기 비트 동기 수신 수단(23)은 상기 데이터 선택 수단(25)의 출력 단자에서 수신된 직렬 데이터에서 비트 데이터를 읽어 주기 위한 클럭을 복구하며 바이트 클럭 발생기에서 비트 단위의 데이터를 직렬/병렬 변환한 바이트 단위의 데이터로 읽어 주기 위한 바이트 클럭을 생성하여 동기된 데이터를 상기 셀동기 수단(21)으로 전송하고, 상기 래치 수단(26)은 외부의 프로세서가 써주는 루우프백 시험 데이터를 래치하여 상기 루우프백 제어 신호 발생 수단(27)으로 출력하고, 상기 루우프백 제어 신호 발생 수단(27)은 상기 래치 수단(26)으로부터 전달받은 루우프백 시험 데이터로 상기 데이터 선택 수단(25)에서 송신 데이터를 선택하여 수신 데이터 패스로 연결하여 주는 ECL레벨의 루우프백 인에이블 신호를 발생하도록 구성하는 것을 특징으로 하는 루우프백 시험이 가능한 데이터 링크 정합장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034028A KR0136523B1 (ko) | 1994-12-13 | 1994-12-13 | 루프백 시험이 가능한 데이타 링크 정합 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034028A KR0136523B1 (ko) | 1994-12-13 | 1994-12-13 | 루프백 시험이 가능한 데이타 링크 정합 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025001A KR960025001A (ko) | 1996-07-20 |
| KR0136523B1 true KR0136523B1 (ko) | 1999-05-15 |
Family
ID=19401342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034028A KR0136523B1 (ko) | 1994-12-13 | 1994-12-13 | 루프백 시험이 가능한 데이타 링크 정합 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0136523B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795257B1 (ko) * | 2000-08-29 | 2008-01-15 | 소니 가부시끼 가이샤 | 네트워크 에러 표시 장치 및 에러 검출 표시 방법 |
-
1994
- 1994-12-13 KR KR1019940034028A patent/KR0136523B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795257B1 (ko) * | 2000-08-29 | 2008-01-15 | 소니 가부시끼 가이샤 | 네트워크 에러 표시 장치 및 에러 검출 표시 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025001A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697519B2 (ja) | 広帯域光ネットワーク用インテリジェント相互接続およびデータ伝送方法 | |
| JP5348809B2 (ja) | ダウンリンクの物理リンク故障診断の方法、システム及び装置 | |
| JP2948837B2 (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
| CN1972142B (zh) | 通讯设备单板主备倒换装置及实现方法 | |
| CN1972143A (zh) | 通讯设备单板主备倒换装置及实现方法 | |
| JP2002107419A (ja) | 半導体集積回路 | |
| JPH0443455B2 (ko) | ||
| KR0136523B1 (ko) | 루프백 시험이 가능한 데이타 링크 정합 장치 | |
| US7216269B2 (en) | Signal transmit-receive device, circuit, and loopback test method | |
| US6002714A (en) | Data, path and flow integrity monitor | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| KR920007101B1 (ko) | 전자교환기의 데이터 링크속도 정합장치 | |
| KR100419150B1 (ko) | 교환 시스템에서의 활성/대기 유 링크 시험 장치 | |
| JP3854549B2 (ja) | 時分割多重伝送システムおよび時分割多重伝送装置 | |
| KR100518079B1 (ko) | 데이터 채널 에러 체크 장치 | |
| JPS6010939A (ja) | デ−タ伝送装置 | |
| JPS6010940A (ja) | デ−タ伝送装置 | |
| JP2002101146A (ja) | バルク通信装置およびバルク通信システムならびにバルク通信制御方法 | |
| JPS59194550A (ja) | 回線アダプタの試験回路 | |
| KR920007139B1 (ko) | 전자교환기의 데이타 링크 정합장치의 루우프백 시험회로 | |
| SU1035811A1 (ru) | Устройство дл контрол канала передачи данных | |
| KR100397497B1 (ko) | 디에스원/디스에스원이 신호접속 장치 및 회선절체 방법 | |
| KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 | |
| SU955167A1 (ru) | Устройство дл контрол и передачи информации | |
| JPH07143038A (ja) | 障害箇所特定システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031231 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |