KR0131996Y1 - Fixing boat of forming semiconductor oxidation film - Google Patents
Fixing boat of forming semiconductor oxidation film Download PDFInfo
- Publication number
- KR0131996Y1 KR0131996Y1 KR2019950045192U KR19950045192U KR0131996Y1 KR 0131996 Y1 KR0131996 Y1 KR 0131996Y1 KR 2019950045192 U KR2019950045192 U KR 2019950045192U KR 19950045192 U KR19950045192 U KR 19950045192U KR 0131996 Y1 KR0131996 Y1 KR 0131996Y1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- boat
- pins
- oxide film
- semiconductor oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
- H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 고안은 웨이퍼의 잦은 로딩(Loading)에 따라 그래파이트 핀(Graphite Pin)이 열화되어 파티클을 유발하는 것을 방지할 수 있도록 된 반도체 산화막형성 공정용 보트에 관한 것으로, 웨이퍼가 세워진 상태로 정렬될 수 있도록 하는 복수개의 수직플레이트와, 상기 수직플레이트의 하부 양쪽에 설치되어 웨이퍼의 하단을 받쳐 지지하는 핀을 구비하는 반도체 산화막형성 공정용 보트에 있어서, 상기 핀과 핀 사이에 아크가 발생되지 않도록 상기 핀이 절연체인 세라믹으로 제조된 것이다.The present invention relates to a boat for a semiconductor oxide film formation process that can prevent graphite pins from deteriorating due to frequent loading of wafers and causing particles, so that the wafers can be aligned in a standing state. In the boat for a semiconductor oxide film forming process comprising a plurality of vertical plates and pins provided on both lower sides of the vertical plate to support the lower end of the wafer, so that the pins are not generated between the fins It is made of ceramic which is an insulator.
따라서 웨이퍼와의 접촉시 마모되지 않고, 핀 상호간에 아크가 발생되는 것이 방지됨으로써 이로 인한 파티클 오염 및 공정불량이 방지되어 수율이 향상되는 효과가 있다.Therefore, the wear does not occur during contact with the wafer, and the arc is prevented from occurring between the fins, thereby preventing particle contamination and process defects, thereby improving the yield.
Description
제1도는 일반적으로 산화막형성 공정을 설명하기 위한 보트의 단면도이다.1 is a cross-sectional view of a boat generally for explaining an oxide film forming process.
제2도는 제1도의 요부 확대도이다.2 is an enlarged view illustrating main parts of FIG. 1.
제3도(a)(b)는 정상적인 상태와 비정상적인 상태를 나타낸 종래의 그래파이트 핀을 나타낸 정면도이다.3A and 3B are front views showing conventional graphite pins showing normal and abnormal states.
제4도는 본 고안에 따른 보트의 요부 확대단면도이다.Figure 4 is an enlarged cross-sectional view of the main portion of the boat according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 웨이퍼 2 : 보트(Boat)1: wafer 2: boat
3 : 수직플레이트 4,10 : 핀3: vertical plate 4,10: pin
본 고안은 반도체 산화막형성 공정용 보트(Boat)에 관한 것으로서, 더욱 상세하게는 웨이퍼의 잦은 로딩(Loading)에 따라 그래파이트 핀(Graphite Pin)이 열화되어 파티클을 유발하는 것을 방지할 수 있도록 된 반도체 산화막형성 공정용 보트에 관한 것이다.The present invention relates to a boat for a semiconductor oxide film forming process, and more particularly, to a semiconductor oxide film that can prevent graphite pins from deteriorating due to frequent loading of a wafer. It relates to a boat for forming process.
일반적으로 반도체 산화막형성 공정은 제1도에 도시된 바와 같이 웨이퍼(1)를 보트(2)에 세운 형태로 정렬시켜 로딩시키고, 다수매의 웨이퍼(1)가 로딩된 보트(2)를 공정튜브(도시 안됨)내에 넣어 공정을 수행하게 된다.In general, a semiconductor oxide film forming process is performed by aligning and loading the wafers 1 in the form of the boat 2 as shown in FIG. (Not shown) to carry out the process.
이때 상기 보트(2)에는 웨이퍼(1)가 세워진 상태로 로딩되어 정렬될 수 있도록 수직플레이트(3)가 형성되어 있고, 이 수직플레이트(3)는 도체인 그래파이트(흑연)재질로 제조되어 웨이퍼(1)에 + 또는 - 전위를 인가할 수 있도록 되어 있다.At this time, the boat 2 is formed with a vertical plate 3 so that the wafer 1 is loaded and aligned in a standing state. The vertical plate 3 is made of a graphite (graphite) material, which is a conductor, so that the wafer ( + Or-potential can be applied to 1).
또한 제2도에 도시된 바와 같이 수직플레이트(3)의 양측 하부에는 그래파이트 핀(4)이 돌출되도록 설치된 것으로, 이 그래파이트 핀(4)은 웨이퍼(1)의 로딩시 웨이퍼(1)의 하단을 지지하도록 되어 있다.In addition, as shown in FIG. 2, graphite pins 4 protrude from lower portions of both sides of the vertical plate 3, and the graphite pins 4 lower the lower end of the wafer 1 when the wafer 1 is loaded. To be supported.
그러나 종래의 보트(2)는 웨이퍼(1)의 잦은 로딩으로 웨이퍼(1)의 하단부와 이를 받쳐 지지하도록 된 그래파이트 핀(4)과의 마찰로 인한 마모로 인해 파티클을 유발하여 웨이퍼를 오염시키게 되었고, 제3도(a)(b)에 정상적인 핀과 비정상적인 핀을 비교하여 도시한 바와 같이 마모된 그래파이트 핀(4)은 웨이퍼(1)와 접촉되는 부분이 움푹 파여지기 때문에 웨이퍼(1)의 로딩시 움푹 파여진 부분에 의하여 웨이퍼(1)가 수직플레이트(3)에 세워진 상태로 로딩되지 않고 마주하는 앞의 웨이퍼쪽으로 기울어져 공정불량을 유발함과 동시에 웨이퍼에 손상을 주게 되는 문제점이 있다.However, the conventional boat 2 causes particles to be polluted due to friction caused by the friction between the lower end of the wafer 1 and the graphite pins 4 supported by the wafer 1 due to frequent loading of the wafer 1. As shown in FIG. 3 (a) and (b), the normal graphite and the abnormal pins are worn, and the worn graphite pins 4 are recessed because the portions contacting the wafers 1 are recessed. Due to the dent, the wafer 1 is not loaded in a standing state on the vertical plate 3 and is inclined toward the opposite wafer to incur a process defect and damage the wafer.
또한 그래파이트 핀(4)은 도체이고, 수직플레이트(3)로부터 돌출된 것이므로 마주하는 다른 그래파이트 핀과의 간격(a)이 좁기 때문에 이들 사이에 아크(Arc)가 발생하고, 이로 인한 공정불량으로 수율이 저하되는 문제점이 있었다.In addition, since the graphite pin 4 is a conductor and protrudes from the vertical plate 3, an arc is generated between the graphite pins facing each other, so that an arc occurs between them. There was a problem of this deterioration.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은, 웨이퍼의 로딩시 웨이퍼와 웨이퍼의 하단을 받쳐 지지하는 핀 사이에 접촉으로 인한 핀의 마모를 방지하여 파티클 생성을 감소시킬 수 있는 반도체 산화막형성 공정용 보트를 제공하는 데 있다.The present invention is to solve the conventional problems as described above, its purpose is to prevent the wear of the pin due to the contact between the wafer and the pin supporting the bottom of the wafer during loading of the wafer can reduce particle generation The present invention provides a boat for a semiconductor oxide film forming process.
본 고안의 다른 목적은 웨이퍼의 하단을 받쳐 지지하는 핀을 절연체로 제조함으로써 마주하는 핀 사이에서 아크가 일어나지 않도록 하여 공정불량을 방지할 수 있는 반도체 산화막형성 공정용 보트를 제공하는 데 있다.Another object of the present invention is to provide a boat for a semiconductor oxide film formation process that can prevent a process defect by preventing an arc from occurring between the facing fins by manufacturing a fin supporting the lower end of the wafer as an insulator.
상기의 목적은 웨이퍼가 세워진 상태로 정렬될 수 있도록 하는 복수개의 수직플레이트와, 상기 수직플레이트의 하부 양쪽에 설치되어 웨이퍼의 하단을 받쳐 지지하는 핀을 구비하는 반도체 산화막형성 공정용 보트에 있어서, 상기 핀과 핀 사이에 아크가 발생되지 않도록 상기 핀이 절연체로 제조됨을 특징으로 하는 반도체 산화막형성 공정용 보트에 의해 달성될 수 있다.The above object is a boat for a semiconductor oxide film forming process comprising a plurality of vertical plates to enable the wafer to be aligned in a standing state, and pins provided on both lower sides of the vertical plate to support the lower end of the wafer. It can be achieved by a boat for a semiconductor oxide film forming process, characterized in that the fin is made of an insulator so that an arc does not occur between the fin and the fin.
이때 상기 핀은 세라믹(Ceramic)으로 제조하여 웨이퍼와의 접촉시 마모가 감소되도록 하는 것이 바람직하다.In this case, it is preferable that the pin is made of ceramic so that wear is reduced upon contact with the wafer.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의하여 상세하게 설명한다. 제4도는 본 고안에 따른 보트를 나타낸 것으로, 종래와 동일한 부분에 대하여는 동일한 부호를 부여하였다.Hereinafter, preferred embodiments of the present invention will be described in detail by the accompanying drawings. Figure 4 shows a boat according to the present invention, the same reference numerals are given to the same parts as in the prior art.
본 고안은 웨이퍼(1)를 보트(2)에 세운 형태로 정렬시켜 로딩시키고, 다수매의 웨이퍼(1)가 로딩된 보트(2)를 공정튜브(도시 안됨)내에 넣어 공정을 수행하게 된다.The present invention arranges and loads the wafer 1 in the form of standing in the boat 2, and puts the boat 2 loaded with a plurality of wafers 1 into a process tube (not shown) to perform the process.
이때 상기 보트(2)에는 웨이퍼(1)가 세워진 상태로 로딩되어 정렬될 수 있도록 수직플레이트(3)가 형성되어 있고, 이 수직플레이트(3)는 도체인 그레파이트(흑연)재질로 제조되어 웨이퍼(1)에 + 또는 - 전위를 인가할 수 있도록 되어 있다.At this time, the boat 2 is formed with a vertical plate 3 so that the wafer 1 can be loaded and aligned in a standing state. The vertical plate 3 is made of a graphite (graphite) material, which is a conductor, and a wafer. + Or-potential can be applied to (1).
또한 수직플레이트(3)의 양측 하부에는 절연체로 제조된 핀(10)이 돌출되도록 설치된 것으로, 이 핀(10)은 웨이퍼(1)의 로딩시 웨이퍼(1)의 하단을 지지하도록 되어 있고, 상기 핀(10)은 세라믹으로 제조하여 웨이퍼(1)와의 접촉시 마모를 감소시키는 것이 바람직하다.In addition, pins 10 made of an insulator protrude from the lower sides of both sides of the vertical plate 3, and the pins 10 support the lower ends of the wafers 1 when the wafers 1 are loaded. The pin 10 is preferably made of ceramic to reduce wear on contact with the wafer 1.
이러한 구성의 본 고안은 핀(10)이 세라믹으로 제조된 것이므로 웨이퍼(1)의 잦은 로딩으로 웨이퍼(1)의 하단부와 자주 접촉하여도 마모되지 않아 파티클이 생성되지 않으며, 이로 인해 웨이퍼(1)가 파티클에 의해 오염되는 것이 방지되는 것이다. 또한 핀(10)이 마모되지 않아 접촉면이 움푹 파이는 것이 방지됨으로써 웨이퍼(1)가 수직플레이트(3)에 항상 바르게 세워진 상태를 유지할 수 있어 웨이퍼(1)의 기울어짐에 따른 공정불량이 방지되는 것이다.Since the pin 10 is made of ceramic, the present invention has a structure in which the pin 10 is made of ceramic, so that even when the pin 10 is frequently contacted with the lower end of the wafer 1, the particles are not worn and thus no particles are generated. Is prevented from being contaminated by particles. In addition, since the pin 10 is not worn and the contact surface is prevented from being pitted, the wafer 1 can always be kept upright on the vertical plate 3, thereby preventing process defects due to the inclination of the wafer 1. will be.
한편, 본 고안의 핀(10)이 절연체로 제조된 것이므로 수직플레이트(3)로 부터 돌출되어 마주하는 핀(10)과의 간격(a)이 좁아도 이들 사이에 아크가 발생될 염려가 없는 것이다.On the other hand, since the pin 10 of the present invention is made of an insulator, even if the distance (a) with the pin 10 protruding from the vertical plate (3) is narrow, there is no fear of generating an arc between them. .
이상에서와 같이 본 고안에 따른 반도체 산화막형성 공정용 보트에 의하면, 웨이퍼의 하단을 받쳐 지지하는 핀이 절연체인 세라믹으로 제조되어 웨이퍼와의 접촉시 마모되지 않고, 핀 상호간에 아크가 발생되는 것이 방지됨으로써 이로 인한 파티클 오염 및 공정불량이 방지되어 수율이 향상되는 효과가 있다.As described above, according to the boat for the semiconductor oxide film forming process according to the present invention, the pin supporting the lower end of the wafer is made of ceramic, which is an insulator, so that it does not wear when contacting the wafer and prevents the occurrence of arcs between the pins. As a result, particle contamination and process defects caused by this are prevented, thereby improving the yield.
본 고안은 이상에서 기재된 구체예에 대해서만 상세히 설명되었지만 본 고안의 사상과 범위내에서 다양한 변형이나 수정이 가능함은 본 고안이 속하는 분야의 당업자에게는 명백한 것이며, 이러한 변형이나 수정이 첨부된 실용신안 등록청구의 범위에 속함은 당연하다.Although the present invention has been described in detail only with respect to the embodiments described above, it will be apparent to those skilled in the art that various modifications or changes are possible within the spirit and scope of the present invention, and the utility model registration request with such modifications or modifications attached thereto. Of course it belongs to the range.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950045192U KR0131996Y1 (en) | 1995-12-21 | 1995-12-21 | Fixing boat of forming semiconductor oxidation film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950045192U KR0131996Y1 (en) | 1995-12-21 | 1995-12-21 | Fixing boat of forming semiconductor oxidation film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970046662U KR970046662U (en) | 1997-07-31 |
| KR0131996Y1 true KR0131996Y1 (en) | 1999-02-01 |
Family
ID=19436742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950045192U KR0131996Y1 (en) | 1995-12-21 | 1995-12-21 | Fixing boat of forming semiconductor oxidation film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131996Y1 (en) |
-
1995
- 1995-12-21 KR KR2019950045192U patent/KR0131996Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970046662U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207461B1 (en) | Wafer boat | |
| KR0131996Y1 (en) | Fixing boat of forming semiconductor oxidation film | |
| KR200148627Y1 (en) | Semiconductor wafer carrier | |
| KR200198450Y1 (en) | Chuck for semiconductor inspecting system | |
| KR100536026B1 (en) | A wafer stage | |
| JPS6167242A (en) | Wafer accommodating jig | |
| KR19980085881A (en) | Wafer seat of robot arm for semiconductor device manufacturing | |
| KR970033614A (en) | Disc boat for semiconductor wafer loading | |
| JPS5938051Y2 (en) | Semiconductor manufacturing jig | |
| KR200147596Y1 (en) | Carrier for wafer transfer | |
| KR20030031792A (en) | Wafer boat for a semiconductor device fabrication apparatus | |
| KR200211728Y1 (en) | Insulation tube fixing device of vertical furnace for semiconductor device manufacturing process | |
| KR0185059B1 (en) | Fork for wafer transfer | |
| JPS61170044A (en) | Carrier for wafer | |
| KR960001464Y1 (en) | Particle occur prevention chuck of wafer transfer | |
| KR20000016630U (en) | Susceptor fixing device for manufacturing semiconductor | |
| KR19980078743A (en) | High Frequency Etching Head Insert Plates in Semiconductor Sputtering Equipment | |
| KR100196441B1 (en) | Wafer convey plate | |
| KR980011736A (en) | Vacuum line of semiconductor manufacturing equipment | |
| KR20020089897A (en) | Apparatus for load lark in semiconductor processing | |
| KR980012226A (en) | Robot arm for semiconductor device manufacturing | |
| KR20010018837A (en) | Electrostatic chuck for semiconductor etching equipment | |
| KR20020072003A (en) | A wafer chuck for a semiconductor device fabrication installation | |
| JPS63169243A (en) | Vacuum suction device | |
| KR20000025474A (en) | Boat chuck |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |