KR0122197Y1 - 하이브리드 집적회로저항의 트리밍 위치 식별장치 - Google Patents

하이브리드 집적회로저항의 트리밍 위치 식별장치 Download PDF

Info

Publication number
KR0122197Y1
KR0122197Y1 KR2019950005726U KR19950005726U KR0122197Y1 KR 0122197 Y1 KR0122197 Y1 KR 0122197Y1 KR 2019950005726 U KR2019950005726 U KR 2019950005726U KR 19950005726 U KR19950005726 U KR 19950005726U KR 0122197 Y1 KR0122197 Y1 KR 0122197Y1
Authority
KR
South Korea
Prior art keywords
substrate
trimming position
resistor
present
trimming
Prior art date
Application number
KR2019950005726U
Other languages
English (en)
Other versions
KR960032332U (ko
Inventor
진성민
Original Assignee
김회수
엘지전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김회수, 엘지전자부품주식회사 filed Critical 김회수
Priority to KR2019950005726U priority Critical patent/KR0122197Y1/ko
Publication of KR960032332U publication Critical patent/KR960032332U/ko
Application granted granted Critical
Publication of KR0122197Y1 publication Critical patent/KR0122197Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 고안은 하이브리드 집적회로저항의 트리밍 위치 식별장치에 관한 것으로서, 본 고안은 상술한 제반 문제점을 해결하기 위해 창안된 것으로서, 본 고안의 목적은 기판 상면 테두리에 기준 저항을 별도로 부가배치하여 저항의 트리밍 위치를 사전 체크가능하게 됨으로써 정확한 저항치를 얻게 되어 제품의 불량 및 부품의 손상을 방지할 수 있는 하이브리드 집적회로저항의 트리밍 위치 식별장치를 제공하는데 있다.
본 고안의 요지는 복수개의 도체 사이에 복수개의 저항이 오버랩 인쇄되어 기판 분리선을 따라 분리가능하도록 복수개의 단위체로 조합형성된 기판과, 상기 기판 상면 테두리에 상기 저항의 트리밍 위치를 사전 체크가능하도록 일측단 중앙에 함몰부가 형성되어 상하 양단이 제 1, 2 도체 사이에 오버랩 인쇄된 기준저항이 별도로 부가배치된 것을 특징으로 하는 것이다.

Description

하이브리드 집적회로저항의 트리밍 위치 식별장치
제1도는 종래의 하이브리드 집적회로저항의 트리밍 상태를 나타낸 도면.
제2도는 제1도에 도시된 저항의 트리밍 편차를 나타낸 발췌도면.
제3도는 본 고안에 의한 하이브리드 집적회로저항의 트리밍 위치 식별장치를 나타낸 도면.
제4도는 제3도에 도시된 저항의 트리밍 위치를 식별할 수 있는 요부의 발췌도면으로서, (a)는 정위치의 식별도, (b)는 편위치의 식별도.
제5도 (a)(b)는 본 발명에 의한 요부의 또다른 실시예를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 기판 분리선
20 : 도체 30 : 저항
40 : 얼라인 마크 50 : 기준저항
52 : 함몰부 54 : 트리밍 자국
62 : 제 1 도체 64 : 제 2 도체
본 고안은 하이브리드 집적회로저항의 트리밍 위치 식별장치에 관한 것으로서, 보다 상세하게는 기판상면 테두리에 기준저항을 별도로 부가배치하여 저항의 트리밍 위치를 사전 체크 가능하게 됨으로써 정확한 저항치를 얻게되어 제품의 불량 및 손상을 방지할 수 있는 하이브리드 집적회로저항의 트리밍 위치 식별장치에 관한 것이다.
종래에는 제1도에 도시된 바와같이, 기판 분리선(5)을 따라 분리가능 하도록 복수개의 단위체로 조합형성되며 세라믹등의 절연체로 된 기판(1)위에 복수개의 도체(2)가 소정간격으로 인쇄 배치되고, 상기 기판(1)의 각 모서리면에 형성된 복수개의 얼라인 마크(4)를 기준으로 상기 도체(2)들 사이에 복수개의 저항(3)의 상하양단이 오버랩 인쇄되어 소성된다.
그후, 상기 저항(3)은 소요의 저항치를 얻기위해 도시되지 않은 트리밍 레이져등으로 트리밍 가공되어 트리밍 자국(3a)을 형성한다. 여기서, 트리밍 가공방법은 상기 기판(1)의 일단위체를 도시되지 않은 트리머에 삽입하고 소요의 저항치와 트리밍 위치를 입력하여 지정된 단위체의 길이만큼 이동하면서 트리밍한다.
그러나, 종래의 하이브리드 집적회로저항의 트리밍 가공에 있어서 금형으로 성형된 기판(1)은 1400℃~1600℃ 정도에서 소결하기 때문에, ±0.5%정도의 열팽창 오차가 발생된다.
또한, 상기 기판(1)을 인쇄기에 삽입할 때 기판(1)이 틀어지거나 인쇄 마스크등이 늘어나게 되는 인쇄상의 오차가 생긴다.
또한, 상기 기판(1)을 트리머에 삽입할 때에도 기판(1)이 왜곡되고, 트리머레이져의 위치지정편차에 의해 트리밍 가공상의 오차도 발생된다.
상기한 원인등으로 인하여 제3도에 도시된 바와 같이, 저항의 트리밍 위치가 벗어나 편차가 생기게 되어 저항치가 부정확해지고, 나아가 제품의 불량 및 회로소자의 전기적 손상을 초래하는 문제점이 있었다.
본 고안은 상술한 제반 문제점을 해결하기 위해 창안된 것으로서, 본 고안의 목적은 기판 상면 테두리에 기준 저항을 별도로 부가배치하여 저항의 트리밍 위치를 사전 체크가능하게 됨으로써 정확한 저항치를 얻게 되어 제품의 불량 및 부품의 손상을 방지할 수 있는 하이브리드 집적회로저항의 트리밍 위치 식별장치를 제공하는데 있다.
이와 같은 목적을 실현하기 위한 본 고안에 의한 하이브리드 집적회로저항의 트리밍 위치 식별 장치는, 복수개의 도체 사이에 복수개의 저항이 오버랩 인쇄되어 기판 분리선을 따라 분리가능하도록 복수개의 단위체로 조합 형성된 기판과, 상기 기판 상면 테두리에 상기 저항의 트리밍 위치를 사전 체크가능하도록 일측단 중앙에 함몰부가 형성되어 상하 양단이 제1, 2 도체 사이에 오버랩 인쇄된 기준 저항이 별도로 부가배치된 것을 특징으로 하는 하이브리드 집적회로저항의 트리밍 위치 식별장치이다.
이하, 본 고안의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안에 의한 하이브리드 집적회로저항의 트리밍 위치 식별장치를 나타낸 도면이다.
제3도에 의하면, 본 고안은 기판 분리선(12)을 따라 분리가능하도록 구획된 복수개의 단위체로 조합형성되며, 세라믹등의 절연체로 형성된 사각형상의 기판(10)위에 복수개의 도체(20)가 소정 간격으로 인쇄 배치된다.
상기 기판(10)의 각 모서리면에 형성된 복수개의 얼라인 마크(40)를 기준하여 상기 도체(20) 사이에 복수개의 저항(30)의 상하 양단이 오버랩 인쇄되어 소성된다.
상기 기판(10) 상면 테두리에는 상기 저항(30)의 트리밍 위치를 사전 체크할 수 있도록 기판(10) 테두리면에 근접한 소정의 저항(30)과 얼라인 배열되는 기준저항(50)이 별도로 부가배치되고, 상기 기준저항(50)은 일측단 중앙에 함몰부(52)가 형성되며, 제1, 2 도체(62)(64)사이에 상하 양단이 오버랩 인쇄되어 소성된다.
상기한 바와 같이 구성된 본 고안에 의한 히아브리드 집적회로 저항의 트리밍 위치 식별장치에 있어서, 상기 기판(10)상에 인쇄된 저항(30)의 원하는 저항치를 얻기 위한 트리밍 가공전에 제4도(a)(b)에 나타낸 바와 같이, 정확한 트리밍 위치를 사전에 체크하기 위하여 기준 저항(50)을 미리 일정길이 트리밍한다.
여기서, 제4도(a)와 같이, 트리밍 자국(54)이 상기 기준저항(50)의 함몰부(52)의 종단 중앙에서 기준저항(50)의 타측단으로 완전 절개된 형상을 하게 되면, 기준 저항치가 무한대가 되어 트리밍이 정위치에 될 수 있는 것으로 판단하여 상기 저항(30)의 트리밍 가공을 행한다.
한편, 제4도(b)와 같이, 트리밍 자국(54)이 상기 기준저항(50)의 일부만 절개하여 형성되면 그 저항치가 무한대로 되지 않고 소정의 저항치를 나타내므로 트리밍 위치의 편차가 생긴 것으로 판단하여 상기 저항(30)의 트리밍 가공을 행하지 않고 먼저 트리밍 위치를 수정한 후에 가공한다.
더우기, 제5도(a)(b)에 도시된 바와 같이 본 고안의 요부인 기준저항(50)의 또다른 실시예를 들면, 제1, 2 도체(62)(64)사이에 상하 양단이 오버랩 인쇄된 기준저항(50)의 일측중앙 함몰부(52)가 상기 기준저항(50)의 타측단과 대향된 일예각을 갖는 다각형상을 갖게 되면, 상기 함몰부(52)의 예각과 기준저항(50)의 타측단간에 절개되는 트리밍 자국(54)이 예각의 정점을 벗어났는지의 여부를 판단하여 트리밍 위치의 편차여부를 보다 용이하게 체크할 수 있게 되어 바람직하다.
따라서, 본 고안에 의하면, 별도로 부가 배치된 기준저항(50)을 먼저 트리밍하여 트리밍 위치의 편차 여부를 사전 체크할 수 있기 때문에 기판성형시의 열팽창 오차, 인쇄상의 오차 또는 트리밍 가공상의 오차등으로 인해 발생되는 트리밍 위치의 편차를 보정한 후에 저항(30)을 트리밍할 수 있게 되어 정확한 저항치를 갖는 제품을 생산할 수 있다.
상술한 바와 같이 본 고안에 의한 하이브리드 집적회로저항의 트리밍 위치 식별장치에 의해 저항의 트리밍 가공전에 미리 트리밍 위치의 편차여부를 판단할 수 있게 되어 제품의 불량을 미연에 방지하고, 나아가서 경제성을 향상시키며, 회로소자의 전기적 손상을 예방할 수 있는 유용한 고안이다.

Claims (2)

  1. 복수개의 도체 사이에 복수개의 저항이 오버랩 인쇄되어 기판 분리선을 따라 분리가능하도록 복수개의 단위체로 조합형성된 기판과, 상기 기판 상면 테두리에 상기 저항의 트리밍 위치를 사전 체크가능하도록 일측단 중앙에 함몰부가 형성되어 상하 양단이 제1, 2 도체 사이에 오버랩 인쇄된 기준 저항이 별도로 부가배치된 것을 특징으로 하는 하이브리드 집적회로저항의 트리밍 위치 식별장치.
  2. 제1항에 있어서, 상기 기준저항의 함몰부의 트리밍 위치 편차를 보다 용이하게 체크할 수 있도록 상기 기준저항의 타측단과 대향된 일예각을 갖는 다각형상으로 형성된 것을 특징으로 하는 하이브리드 집적회로저항의 트리밍 위치 식별장치.
KR2019950005726U 1995-03-28 1995-03-28 하이브리드 집적회로저항의 트리밍 위치 식별장치 KR0122197Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950005726U KR0122197Y1 (ko) 1995-03-28 1995-03-28 하이브리드 집적회로저항의 트리밍 위치 식별장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950005726U KR0122197Y1 (ko) 1995-03-28 1995-03-28 하이브리드 집적회로저항의 트리밍 위치 식별장치

Publications (2)

Publication Number Publication Date
KR960032332U KR960032332U (ko) 1996-10-24
KR0122197Y1 true KR0122197Y1 (ko) 1998-12-01

Family

ID=19410086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950005726U KR0122197Y1 (ko) 1995-03-28 1995-03-28 하이브리드 집적회로저항의 트리밍 위치 식별장치

Country Status (1)

Country Link
KR (1) KR0122197Y1 (ko)

Also Published As

Publication number Publication date
KR960032332U (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
KR0122197Y1 (ko) 하이브리드 집적회로저항의 트리밍 위치 식별장치
JPH01304705A (ja) 膜抵抗体のトリミング方法
JPH06302925A (ja) 基板とそれに用いるアライメントマーク
US6007755A (en) Resistor trimming method
US6480092B1 (en) Resistor trimming method
JP3358990B2 (ja) チップ型抵抗器の製造方法
JP2553786B2 (ja) 回路基板認識マ−クの配置方法
KR890002494Y1 (ko) 칩저항을 탑재한 프린트 기판
JPH0620808A (ja) 抵抗ネットワークの製造方法およびこれに用いる製造用基板
JPH0226636Y2 (ko)
JP2757349B2 (ja) 混成集積回路用基板及びそれを用いた混成集積回路装置の製造方法
JP2973549B2 (ja) 部品の位置決め治具
US20020023344A1 (en) Printed circuit board manufacturing method
KR101160516B1 (ko) 칩형 퓨즈 및 그 용단 협소부 형성방법
JP2001353716A (ja) セラミック集合基板へのブレーク溝形成方法
JPH02228002A (ja) トリミング方法
JP3779417B2 (ja) 膜状抵抗体を有する電子部品
JPH02312203A (ja) 厚膜抵抗体のトリミング方法
JPH06326496A (ja) プリント板における位置決め方法
JP2834968B2 (ja) 基板を備えた電子部品の製造方法
JPH0952227A (ja) 切削方法
JPH0574615A (ja) 抵抗値の調整方法及びレーザトリミング装置
JPS608603B2 (ja) チツプ抵抗器の製造方法
JPH0623014Y2 (ja) 混成集積回路用基板
JPH04355901A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040507

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee