KR0121561B1 - 금속 식각 방법 - Google Patents

금속 식각 방법

Info

Publication number
KR0121561B1
KR0121561B1 KR1019940008757A KR19940008757A KR0121561B1 KR 0121561 B1 KR0121561 B1 KR 0121561B1 KR 1019940008757 A KR1019940008757 A KR 1019940008757A KR 19940008757 A KR19940008757 A KR 19940008757A KR 0121561 B1 KR0121561 B1 KR 0121561B1
Authority
KR
South Korea
Prior art keywords
etching
metal
gas
present
plasma
Prior art date
Application number
KR1019940008757A
Other languages
English (en)
Other versions
KR950030253A (ko
Inventor
김인철
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940008757A priority Critical patent/KR0121561B1/ko
Publication of KR950030253A publication Critical patent/KR950030253A/ko
Application granted granted Critical
Publication of KR0121561B1 publication Critical patent/KR0121561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

본 발명은 플라즈마 식각 공정 챔버에서 Cl2및 BCl3식각원을 사용한 주 식각 단계 이후에 금속의 부식을 방지하기 위해 CF4및 O2가스를 사용한 보호 단계에서 SF6가스를 부가하여 상기 주 식각 단계시 발생하는 식각 잔유물을 제거하는 것을 특징으로 하는 금속 식각 방법에 관한 것으로, 식각 잔유물 제거를 위한 고가의 습식식각 및 세정장치가 필요치 않아 원가가 절감되며, 공정시간을 단축하여 생산력을 향상시키고, 습식식각 및 세정단계에서의 불순물 발생 또한 방지하여 소자의 신뢰도 및 제조수율을 향상시키는 효과가 있다.

Description

급속 식각 방법
본 발명은 반도체 소자 제조 공정중, 금속배선 형성시 금속 식각 방법에 관한 것으로, 식각 잔유물 발생을 방지하는 금속 식각 방법에 관한 것이다.
반도체 제조공정중 후단 공정에 속하는 금속배선 형성 공정에서, 금속 식각 공정은 두단계로 실시하였다. 즉 처음에 Cl2및 BCl3식각원을 사용하여 금속을 식각하는 주 식각 단계를 실시하고, 금속의 부식을 방지하기 위해 Cl을 치환시키는, CF4및 O2가스를 사용한 보호(passivation)단계를 실시한다. 물론, 이 두 단계는 동일한 공정챔버에서 이루어진다.
그리고, 금속 식각은 절연막 식각과는 달리 플라즈마 식각시 높은 라디오 주파수(radio frequency)전력을 필요로 하고 폴리머(polymer) 형성이 강한 Cl2및 BCl3가스 혼합물을 식각원(etchant)으로 사용하고 있기 때문에, 금속 식각시 스퍼터(sputter)된 알루미늄 화합물 찌꺼기가 발생하게 된다. 알루미늄 화합물 찌꺼기는 통상적으로 알루미늄내에 포함되어 있던 실리콘 성분을 포함하고 있다.
상기 설명과 같이, 금속 식각시 발생하는 식각 잔유물을 제거하기 위하여, 종래에는 플라즈마 식각공정 후 습식식각 및 세정을 실시하였다.(이때, 용기 내에 담긴 동일 화학용액에 의해 식각 및 세정은 동시에 이루어진다.)
이상과 같이, 종래에는 금속을 플라즈마 건식식각한 다음, 필히 습식 세정 공정을 수반하고 있으므로, 고가의 습식식각 및 세정장치를 설치로 인해 소자의 제조단가가 높아지고, 공정시간이 길어져 생산력이 저하되며, 습식식각 및 세정단계에서 많은 불순물(paticle)이 발생하여 소자의 신뢰도 및 제조수율을 저하시키는 원인이 되었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 금속 식각시 발생하는 잔유물을 플라즈마 식각시 제거하여 습식식각 및 세정단계를 생략할 수 있는 금속 식각 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 금속 식각 방법은, 플라즈마 식각 공정챔버에서, Cl2및 BCl3식각원을 사용하여 금속막을 식각하는 주 식각 단계와, 금속의 부식을 방지하기 위해 CF4및 O2가스 분위기에서 금속막을 패시베이션하는 단계로 이루어지는 반도체 장치의 금속 식각 방법에 있어서; 상기 패시베이션하는 단계에서 상기 CF4및 O2가스에 SF6가스를 부가하여, 상기 주 식각 단계시 발생하는 식각 잔유물을 제거하는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명한다.
서두에서 설명한 바와 같이 플라즈마 금속 식각 공정은 공정챔버에 Cl2및 BCl3가스를 주입하여 플라즈마 식각원을 생성한 후 이 플라즈마 식각원과 웨이퍼상의 금속을 반응시켜 금속을 식각하는 주 식각 단계를 거친다음에, 계속해서 챔버에 CF4및 O2가스를 주입하여 플라즈마 식각원을 생성하여 금속의 부식을 방지하기 위한 패시베이션(passivation) 단계를 실시한다.
이때, 상기 주식 방지를 위한 패시베이션 단계에서 종래에 사용하고 있던 CF4및 O2가스에 SF6가스를 더 첨부하여 주 식각단계의 금속 식각시 발생한 폴리머 성분의 식각 잔유물을 동시에 제거한다.
통상적으로 식각 잔유물은 폴리머 성분으로 실리콘(Si)을 다량 함유하고 있는데, 본 발명에서 첨가된 SF6는 아래반응식과 같이 실리콘(Si) 성분과 반응성이 매우 좋아 식각 잔유물이 제거되게 된다.
이상, 상기 설명과 같은 본 발명은, 플라즈마 건식식각 단계에서 식각 잔유물을 제거할 수 있어 별도의 습식 세정 공정을 수반하지 않아도 되므로, 고가의 습식식각 및 세정장치가 필요치 않아 원가가 절감되며, 공정시간을 단축하여 생산력을 향상시키고, 습식식각 및 세정으로 인한 불순물 발생을 걱정할 필요가 없다.
결국, 소자의 신뢰도 및 제조수율을 향상시키는 효과가 있다.

Claims (1)

  1. 플라즈마 식각 공정 침버에서, Cl2및 BCl3식각원을 사용하여 금속막을 식각하는 주 식각 단계와, 금속의 부식을 방지하기 위해 CF4및 O2가스 분위기에서 금속막을 패시베이션하는 단계로 이루어지는 반도체 장치의 금속 식각 방법에 있어서; 상기 패시베이션하는 단계에서 상기 CF4및 O2가스에 SF6가스를 부가하여, 상기 주 식각 단계시 발생하는 식각 잔유물을 제거하는 것을 특징으로 하는 금속 식각 방법.
KR1019940008757A 1994-04-25 1994-04-25 금속 식각 방법 KR0121561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008757A KR0121561B1 (ko) 1994-04-25 1994-04-25 금속 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008757A KR0121561B1 (ko) 1994-04-25 1994-04-25 금속 식각 방법

Publications (2)

Publication Number Publication Date
KR950030253A KR950030253A (ko) 1995-11-24
KR0121561B1 true KR0121561B1 (ko) 1997-11-11

Family

ID=19381695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008757A KR0121561B1 (ko) 1994-04-25 1994-04-25 금속 식각 방법

Country Status (1)

Country Link
KR (1) KR0121561B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171854B2 (en) 2012-11-16 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor devices including variable width floating gates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171854B2 (en) 2012-11-16 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor devices including variable width floating gates
US9373513B2 (en) 2012-11-16 2016-06-21 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including variable width floating gates

Also Published As

Publication number Publication date
KR950030253A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
US6062237A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
KR100230908B1 (ko) 반도체 장치의 제조 방법
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
KR100309617B1 (ko) 염화수소,염소함유에칭액,및질소를이용하여알루미늄및알루미늄합금을에칭시키는방법
US4505782A (en) Plasma reactive ion etching of aluminum and aluminum alloys
KR0145645B1 (ko) 드라이에칭 장치의 에칭실을 클리닝하는 방법
EP0247603B1 (en) A method for stripping a photo resist on an aluminium alloy
JP3116569B2 (ja) ドライエッチング方法
JP2924723B2 (ja) ドライエッチング方法
US10056236B2 (en) Plasma processing method
JP3253215B2 (ja) エッチング方法及びエッチング装置
KR0121561B1 (ko) 금속 식각 방법
CN102723273A (zh) 一种扩大铝线干法刻蚀腐蚀缺陷工艺窗口的方法
KR100268640B1 (ko) 알루미늄합금막의 드라이에칭방법과,그 방법에 사용하는 에칭용 가스
KR100347540B1 (ko) 알루미늄 금속막 식각 방법
JP3271373B2 (ja) ドライエッチング方法
KR100568098B1 (ko) 금속 패턴 형성 방법
KR100249008B1 (ko) 반도체장치의 이물질 발생 방지방법
CN116403899A (zh) 一种基于感应耦合等离子刻蚀改善铝衬垫腐蚀的方法
JPH0251987B2 (ko)
JP3440599B2 (ja) ビアホール形成方法
JPS584930A (ja) ホトレジスト剥離方法
KR970004426B1 (ko) 건식식각공정후의 실리콘기판 표면처리방법
JPH06104217A (ja) エッチング方法
KR950006341B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee