KR0121117B1 - 반도체 소자의 폴리실리콘막 형성방법 - Google Patents

반도체 소자의 폴리실리콘막 형성방법

Info

Publication number
KR0121117B1
KR0121117B1 KR1019940004050A KR19940004050A KR0121117B1 KR 0121117 B1 KR0121117 B1 KR 0121117B1 KR 1019940004050 A KR1019940004050 A KR 1019940004050A KR 19940004050 A KR19940004050 A KR 19940004050A KR 0121117 B1 KR0121117 B1 KR 0121117B1
Authority
KR
South Korea
Prior art keywords
polysilicon
film
forming
mask
semiconductor device
Prior art date
Application number
KR1019940004050A
Other languages
English (en)
Other versions
KR950027964A (ko
Inventor
이하열
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940004050A priority Critical patent/KR0121117B1/ko
Publication of KR950027964A publication Critical patent/KR950027964A/ko
Application granted granted Critical
Publication of KR0121117B1 publication Critical patent/KR0121117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 폴리실리콘막 형성방법에 관한 것으로, 불순물 이온주입으로 폴리실리콘 표면에 생성되는 불균일막을 폴리실리콘 식각후 세정공정시 제거하므로써 대기 노출시 폴리실리콘막이 보호되어 찌꺼기(Residue) 발생이 억제될 수 있도록 한 반도체 소자의 폴리실리콘막 형성방법에 관해 기술된다.

Description

반도체 소자의 폴리실리콘막 형성방법
제1a도 내지 제1c도는 본 발명에 따른 반도체 소자의 폴리실리콘막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3및 3A : 폴리실리콘막 4및 4A : 불균일막
5 : 마스크
본 발명은 반도체 소자의 폴리실리콘막 형성방법에 관한 것으로, 특히 불순물 이온주입으로 폴리시리콘 표면에 생성되는 불균일막을 폴리실시콘 식각후 세정공정시 제거하므로써 대기 노출시 폴리실리콘막이 보호되어 찌꺼기(Residue) 발생이 억제될 수 있도록 한 반도체 소자의 폴리실리콘막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 게이트 전극, 배선 및 캐패시터의 전하 저장전극등은 불순물을 주입하거나 또는 불순물이 주입된 폴리실리콘(Poly-Si)으로 형성되는데, 종래 반도체 소자의 폴리실리콘막 형성방법을 설명하면 다음과 같다.
종래 반도체 소자의 폴리실리콘막 형성방법은 산화막(SiO2)이 형성된 실리콘 기판 상부에 폴리실리콘을 증착하고 인(Phosphorous) 등의 불순물을 주입하면 상기 폴리실리콘 표면에 불순물 원자(Atom)와 대기중의 O2등과 반응한 P2O5등과 같은 불균일막이 형성되는데, 이 불균일막을 제거하기 위하여 HF에 담그거나 또는 건식세정인 HF 기상식각(HF Vapor Etch) 등의 디글레이즈(Deglaze) 공정을 진행하여 상기 불균일막을 제거한 다음 순수에 의한 세정공정을 진행하고 전극 또는 배선을 형성시키기 위하여 마스크 공정 및 사진식각 공정을 진행하면 폴리실리콘 전극 또는 배선이 형성된다. 그런데 상기 디글레이즈 공정에 의해 불균일막이 제거되므로 세정공정시 폴리실리콘막에 찌꺼기가 발생될 가능성이 높게된다.
따라서 본 발명은 불순물 이온주입으로 폴리실리콘 표면에 생성되는 폴리실리콘 식각후 세정공정시 제거하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 폴리실리콘막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판(1) 상부에 산화막(2) 및 폴리실리콘막(3)을 형성시킨 다음 불순물을 주입시키는 단계와, 상기 단계로 부터 폴리실리콘 전극 또는 배선을 형성시키기 위해 형성된 불균일막(4) 상부에 마스크(5)를 위치시키고 노출된 부분의 불균일막을 제거한 다음 식각공정을 진행시키는 단계와, 상기 단계로부터 마스크(5)를 제거하고 세정공정을 실시하여 잔류된 불균일막(4A)을 제거시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1c도는 본 발명에 따른 반도체 소자의 폴리실시콘막 형성방법을 설명하기 위한 소자의 단면도이다.
제1a도는 실리콘 기판(1) 상부에 산화막(2) 및 폴리실리콘막(3)을 순차적으로 형성시킨 다음 불순물(Pocl3)을 주입하여 상기 폴리실리콘막(3) 표면상부에 PxOy로 구성된 불균일막(4)이 형성된 상태의 단면도이다.
제1b도는 제1a도의 상태에서 폴리실리콘전극 또는 배선을 형성시키기 위해 불균일막(4) 상부에 마스크(5)를 위치시키고 노출된 부분의 불균일막을 제거한 다음 플라즈마 식각(Plasma Etch)방법 등을 이용하여 식각공정을 진행하는 상태의 단면도이다.
제1c도는 식각공정후 마스크(5)를 제거하여 전극 또는 배선으로 이용될 폴리실리콘막(3A)이 형성된 상태의 단면도인데, 이 상태에서 세정공정을 진행하여 잔류된 불균일막(4A)을 제거하게 된다.
상술한 바와같이, 본 발명에 의하면 불순물 이온주입으로 폴리실리콘 식각후 세정공정시 제거하므로써 대기 노출시 폴리실리콘막이 보호되어 찌꺼기 발생이 억제되며 디글레이즈 공정이 생략되어 공정이 단순화될 수 있는 탁월한 효과가 있다.

Claims (1)

  1. 반도체 소자의 폴리실리콘막 형성방법에 있어서, 실리콘 기판(1) 상부에 산화막(2) 및 폴리실리콘막(3)을 형성시킨 다음 불순물을 주입시키는 단계와, 상기 단계로부터 폴리실리콘 전극 또는 배선을 형성시키기위해 형성된 불균일막(4) 상부에 마스크(5)를 위치시키고 노출된 부분의 불균일막을 제거한 다음 식각공정을 진행시키는 단계와, 상기 단계로부터 마스크(5)를 제거하고 세정공정을 실시하여 잔류된 불균일막(4A)을 제거시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘막 형성방법.
KR1019940004050A 1994-03-03 1994-03-03 반도체 소자의 폴리실리콘막 형성방법 KR0121117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004050A KR0121117B1 (ko) 1994-03-03 1994-03-03 반도체 소자의 폴리실리콘막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004050A KR0121117B1 (ko) 1994-03-03 1994-03-03 반도체 소자의 폴리실리콘막 형성방법

Publications (2)

Publication Number Publication Date
KR950027964A KR950027964A (ko) 1995-10-18
KR0121117B1 true KR0121117B1 (ko) 1997-11-10

Family

ID=19378249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004050A KR0121117B1 (ko) 1994-03-03 1994-03-03 반도체 소자의 폴리실리콘막 형성방법

Country Status (1)

Country Link
KR (1) KR0121117B1 (ko)

Also Published As

Publication number Publication date
KR950027964A (ko) 1995-10-18

Similar Documents

Publication Publication Date Title
EP0553791A1 (en) Capacitor electrode for dram and process of fabrication thereof
US6140024A (en) Remote plasma nitridation for contact etch stop
US6331492B2 (en) Nitridation for split gate multiple voltage devices
US6268296B1 (en) Low temperature process for multiple voltage devices
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
EP0166735A4 (en) METHOD FOR FORMING DISLOCATION-FREE COLUMN-LIKE ISOLATIONS IN THE PRODUCTION OF SEMICONDUCTOR DEVICES.
US5563098A (en) Buried contact oxide etch with poly mask procedure
JPH0567730A (ja) 半導体素子の構造および半導体素子の製造方法
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
KR0121117B1 (ko) 반도체 소자의 폴리실리콘막 형성방법
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
KR19980028826A (ko) 메모리용 플라트늄(Pt) 박막 형성방법
JPS5856434A (ja) 半導体装置の製造方法
KR100239444B1 (ko) 커패시터의 하부전극 형성방법
EP0052227A1 (en) Method for forming a self-aligned contact and a plasma especially applicable in performing said method
KR100302612B1 (ko) 모스 트랜지스터 제조방법
KR0151257B1 (ko) 반도체 메모리장치 제조방법
KR0157855B1 (ko) 반도체소자의 게이트 형성방법
TW564472B (en) Method of defining silicon oxide/silicon nitride/silicon oxide dielectric layer
KR930007199B1 (ko) 평판형 커패시터 제조방법
KR940001255B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100354189B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH11176959A (ja) 半導体装置の製造方法
JPH04208535A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee