KR0119771Y1 - 롬 테스트회로 - Google Patents
롬 테스트회로Info
- Publication number
- KR0119771Y1 KR0119771Y1 KR92013115U KR920013115U KR0119771Y1 KR 0119771 Y1 KR0119771 Y1 KR 0119771Y1 KR 92013115 U KR92013115 U KR 92013115U KR 920013115 U KR920013115 U KR 920013115U KR 0119771 Y1 KR0119771 Y1 KR 0119771Y1
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- data
- address
- generator
- clock control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 고안은 롬 테스트회로에 관한 것으로, 종래에는 사용자가 테스트하고자 하는 롬의 어드레스를 선택하여 데이타와 선택된 롬데이타를 직접 비교하여 신뢰성을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여 테스트하고자 하는 롬의 어드레스와 그에 상응하는 데이타를 출력하는 제너레이타와, 그 제너레이터의 어드레스에 상응하는 롬의 롬 데이타를 비교하여 에러 유무를 검출하는 비교부로 롬 데이타를 검출하여 단시간내에 정확하게 롬의 데이타를 테스트할 수 있는 효과가 있다.
Description
첨부된 도면은 본 고안의 롬 테스트회로 블럭도.
*도면의 주요부분에 대한 부호의 설명
11:클럭제어부 12:제너레이터
13:롬 14:비교부
15:상태레지스터
본 고안은 롬 테스트회로에 관한 것으로, 특히 주변회로를 추가시켜 롬 테스트를 자동적으로 하여 롬 테스트 시간을 단축할 수 있으며 롬 크기에 관계없이 불량 어드레스 확인이 용이하여 단시간으로 정확한 롬 테스트가 가능하도록 한 롬 테스트회로에 관한 것이다.
종래에는 롬을 테스트할시 테스트하고자 하는 롬의 각 어드레스 모드를 사용자가 직접 선택하여 데이타값과 비교하는 등 사용자가 직접 비교하였다.
이로인해 종래의 롬 테스트시에는 롬의 상태를 체크하기 위해 매뉴얼로 사용자가 각 어드레스를 선택해 가면서 데이타를 비교하여 테스트함으로서 시간적 낭비와 인력 낭비의 문제점이 있었으며 또한 롬 어드레스가 많은 경우에는 각 어드레스를 순차적으로 선택하여 데이타와 비교함으로 롬 테스트의 신뢰성을 저하시키는 문제점이 있었다.
본 고안은 롬 테스트시 신뢰성이 저하되는 종래의 문제점을 감안하여 롬 테스트시 클럭을 제어하는 클럭제어부와 어드레스를 발생하는 제너레이터 및 테스트하고자 하는 롬의 데이타와 제너레이터의 어드레스를 비교하는 비교부 등의 주변기기로 롬 크기에 관계없이 단시간에 정확하게 롬을 테스트하고자 한다.
첨부된 도면은 본 고안의 롬 테스트 회로 블럭도로서 이에 도시한 바와 같이 롬 테스트 인에이블신호(TE)와 에러클리어신호(EC) 및 클럭제어(CK)를 인가받아 클럭제어신호로 클럭 신호를 출력하는 클럭제어부(11)와, 그 클럭제어부(11)의 클럭제어신호에 의해 어드레스 및 데이타를 발생시키는 제너레이터(12)와, 그 제너레이터(12)의 어드레스에 해당하는 데이타를 출력하는 롬(13)과, 그 롬(12)의 롬 데이타와 상기 제너레이터(12)의 출력데이타를 비교하여 에러 유무를 인식하고 외부로 모니터링신호(M)를 출력하는 비교부(14)와,상기 롬(13)의 롬 데이타와 제너레이터(12) 및 비교부(14)의 출력신호를 인가받아 저장하는 상태 레지스터(15)로 구성한다.
이와 같이 구성한 본 고안의 롬 테스트 회로의 동작과정 및 작용효과를 상세히 설명하면 다음과 같다.
롬 테스트회로의 동작 설명에 있어서 정상적인 롬 상태와 비정상적인 롬 상태로 나누어 두 가지 측면으로 설명할 수 있다.
먼저 롬이 정상적일 때를 설명하면 다음과 같다.
클럭제어부(11)에 롬 테스트 인에이블신호(TE)와 클럭신호(K)가 인가되면 그 클럭제어부(11)는 롬 클럭제어신호를 출력하여 제너레이터(12)에 인가하여 그 제너레이터(12)를 구동시킨다. 이 때 제너레이터(12)는 어드레스를 출력하여 롬(13)에 인가하는 한편 데이타를 출력하여 비교부(14)에 인가한다.
상기의 과정에서 제너레이터(12)로 부터 어드레스를 인가받은 롬(13)은 그 어드레스에 해당하는 롬 데이타를 비교부(14)에 인가하면 비교부(14)는 상기 제너레이터(12)의 데이타와 롬(13)의 롬 데이타를 비교하여 에러 유무를 확인하고 비교가 끝나면 비교종료신호를 상기 클럭제어부(11)에 인가하여 상기 클럭제어신호를 홀딩시키는 한편, 모니터링신호(M)를 출력하여 외부로 인식시키고 자동 롬 테스트 동작을 종료한다.
한편, 테스트하고자 하는 롬이 비정상적일 경우를 설명하면 다음과 같다.
상기 정상적인 롬 테스트 시기와 동일하게 클럭제어부(11)에 롬 테스트 인에이블신호(TE)와 클럭신호(CK)를 인가하면 그 클럭제어부(11)는 클럭제어신호를 출력하여 제너레이터(12)에 인가하여 구동시킨다.
이 때 제너레이터(12)는 어드레스를 출력하여 테스트하고자 하는 롬(13)에 인가하는 한편 데이타를 출력하여 비교부(14)와 상태 레지스터(15)에 인가하면 어드레스를 인가받은 롬(13)은 그 어드레스에 해당하는 롬 데이타를 출력하여 비교부(14)에 인가한다.
이 비교부(14)는 상기의 과정에서 인가받은 제너레이터(12)의 데이타와 롬(13)의 롬 데이타를 비교 서로 상이할 경우 에러라는 신호를 모니터링할 수 있게 출력하는 한편, 그 에러신호를 상태레지스터(15)에 인가하는 한편 상기 클럭제어부(11)에 인가한다. 이로 인해 상태레지스터(15)는 구동되어 제너레이터(12)의 데이타와 롬(13)의 롬 데이타를 저장하고 클럭제어부(11)는 상기의 클럭제어신호를 홀딩시켜 더 이상의 클럭제어신호가 발생되지 않게 한다.
그러므로 롬 자동테스트시 롬(13)의 어떤 어드레스에서 데이타값의 에러가 발생되었을 경우 롬테스트를 일시 중단시키고 상태레지스터(15)로 부터 에러발생 어드레스에 대한 롬(13)의 롬 데이타와 그 때의 어드레스를 읽어낼 수 있어 에러가 발생한 다음의 어드레스로 부터 다시 롬을 자동테스트할 수 있다.
이 후 에러발생 이후의 어드레스부터 다시 롬의 테스트하고자 할 경우 상기 클럭제어부(11)에 에러클리어신호(EC)를 인가하면 그 클럭제어부(11)는 클럭제어신호를 상기 제너레이터(12)에 인가하여 구동시키며 상기의 전과정과 동일하게 비교부(14)에서 제너레이터(12)의 데이타와 롬(13)의 롬 데이타를 비교하여 에러 유무를 확인한다.
이상에서 상세히 설명한 본 고안의 롬 테스트회로는 사용자에 의해 선택된 어드레스의 데이타로 테스트하는 종래의 신뢰성이 저하된 방법보다 제너레이터의 어드레스에 의한 롬 데이타와 제너레이터의 데이타를 직접 비교하여 단시간내에 정확히 비교할 수 있으며 롬 크기에 관계없이 사용이 가능하여 신뢰성향상 및 편리한 효과가 있다.
Claims (1)
- 에러클리어(EC), 테스트인에이블(TE) 및 클럭(CK) 신호를 인가받아 클럭제어신호를 출력하는 클럭제어부(11)와, 그 클럭제어부(11)의 클럭제어신호에 의해 어드레스 및 데이타를 출력하는 제너레이터(12)와 그 제너레이터(12)의 어드레스에 상응하는 롬 데이타를 인가받아 비교 후 에러 유무를 검출하여 상기 클럭제어부(11)에 홀딩 신호를 인가하는 비교부(14)와, 그 비교부(14)의 에러 어드레스를 저장하는 상태 레지스터(15)로 구성한 롬 테스트회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92013115U KR0119771Y1 (ko) | 1992-07-15 | 1992-07-15 | 롬 테스트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92013115U KR0119771Y1 (ko) | 1992-07-15 | 1992-07-15 | 롬 테스트회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004500U KR940004500U (ko) | 1994-02-24 |
| KR0119771Y1 true KR0119771Y1 (ko) | 1998-08-01 |
Family
ID=19336811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92013115U KR0119771Y1 (ko) | 1992-07-15 | 1992-07-15 | 롬 테스트회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0119771Y1 (ko) |
-
1992
- 1992-07-15 KR KR92013115U patent/KR0119771Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004500U (ko) | 1994-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0162418A2 (en) | Semiconductor memory test equipment | |
| US5619463A (en) | Integrated circuit device and test method therefor | |
| US5514975A (en) | Data output impedance control | |
| KR20010024360A (ko) | 집적회로 테스터용 포맷 민감성 타이밍 교정 | |
| KR100214466B1 (ko) | 반도체 메모리의 셀프 번인회로 | |
| KR970056992A (ko) | 컬러 선형 씨씨디(ccd) 영상소자 및 이의 구동방법 | |
| US4965768A (en) | Semiconductor device having programmable read only memory cells for specific mode | |
| EP0827157A2 (en) | Method and device for testing a semiconductor memory circuit | |
| KR0119771Y1 (ko) | 롬 테스트회로 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JP2000156098A (ja) | メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路 | |
| US4585918A (en) | System for measuring and storing data relating to the time durations of steps in a welding operation as well as weld current and gun pressure | |
| JP2846383B2 (ja) | 集積回路試験装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JPH0843464A (ja) | パルス信号測定装置 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| KR900001336B1 (ko) | 전자교환기의 시스템콘솔 자동시험장치 | |
| JPH04284511A (ja) | プログラマブルコントローラ異常検出装置 | |
| CN112684277A (zh) | 步进驱动器测试方法、步进驱动器测试系统及存储介质 | |
| JPH095401A (ja) | 測定装置およびロジックアナライザ | |
| JPS6031066A (ja) | 論理集積回路の試験装置 | |
| JPS61210963A (ja) | ロジツクアナライザ装置 | |
| JPH0917951A (ja) | 半導体集積回路のテスト回路及びテスト方法 | |
| JPH05240886A (ja) | 電圧変動試験確認方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |