KR0110475Y1 - 바이탈(vital)출력의 인터페이스회로 - Google Patents

바이탈(vital)출력의 인터페이스회로 Download PDF

Info

Publication number
KR0110475Y1
KR0110475Y1 KR2019940026756U KR19940026756U KR0110475Y1 KR 0110475 Y1 KR0110475 Y1 KR 0110475Y1 KR 2019940026756 U KR2019940026756 U KR 2019940026756U KR 19940026756 U KR19940026756 U KR 19940026756U KR 0110475 Y1 KR0110475 Y1 KR 0110475Y1
Authority
KR
South Korea
Prior art keywords
transistor
output
load
driven
signal
Prior art date
Application number
KR2019940026756U
Other languages
English (en)
Other versions
KR960014243U (ko
Inventor
박성택
Original Assignee
이희종
금성산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 금성산전주식회사 filed Critical 이희종
Priority to KR2019940026756U priority Critical patent/KR0110475Y1/ko
Publication of KR960014243U publication Critical patent/KR960014243U/ko
Application granted granted Critical
Publication of KR0110475Y1 publication Critical patent/KR0110475Y1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/50—Trackside diagnosis or maintenance, e.g. software upgrades
    • B61L27/53—Trackside diagnosis or maintenance, e.g. software upgrades for trackside elements or systems, e.g. trackside supervision of trackside control system conditions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L5/00—Local operating mechanisms for points or track-mounted scotch-blocks; Visible or audible signals; Local operating mechanisms for visible or audible signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Electronic Switches (AREA)

Abstract

본 고안은 바이탈 출력의 인터페이스회로에 관한 것으로 바이탈 개념을 사용하여 출력선로의 단선 및 출력소자(부하)의 페일(Fail) 상태를 감지하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 바이탈 출력의 인터페이스회로는 제1전원으로 구동되는 제1트랜지스터, 발광다이오드, 그리고 부하와 제2전원으로 구동되고 콘트롤신호에 의해 제어되는 제2트랜지스터 및 제1포토커플러로 구성된 출력 인터페이스회로에 있어서, 테스트신호에 의해 제어되고 제3전원으로 구동되는 제3트랜지스터, 제2포토커플러, 그리고 제4트랜지스터를 포함하여 이루어진 페일 테스트부와, 클럭 인(CK in)을 인가하여 구동하는 제5트랜지스터와, 상기 제5트랜지스터에 의해 동작하며 N1(입력코일), N2(출력코일), N3(세츄레이션)로 구성된 출력전류감지용 트랜스포머와, 상기 트랜스포머의 출력에 의해 구동하는 제6트랜지스터와, 상기 제6트랜지스터에 의해 클럭 아웃(CK out)을 출력하는 페일감지포인트로 구성된 페일감지부를 더 구비하여 출력선로의 단선 및 상기 부하의 오픈여부를 판단함을 특징으로 한다.

Description

바이탈(VITAL)출력의 인터페이스회로
제1도는 종래의 출력인터페이스 회로구성도.
제2도는 본 고안의 바이탈 출력의 인터페이스 회로구성도.
제3a도는 본 고안의 제1동작설명도.
제3b도는 본 고안의 제2동작설명도.
제3c도는 본 고안의 제3동작설명도.
제3d도는 본 고안의 제4동작설명도.
* 도면의 주요부분에 대한 부호의 설명
11 : 릴레이 12 : 제1트랜지스터
13 : 발광다이오드 14 : 부하
15 : 제2트랜지스터 16 : 제1포토커플러
17, 19, 25, 26, 27, 32, 33 : 전류제어용 저항 18 : 구동저항
20 : 페일테스트부 21 : 페일감지부
22 : 제3트랜지스터 23 : 제2포토커플러
24 : 제4트랜지스터 28 : 제5트랜지스터
29 : 트랜스포머 30 : 제6트랜지스터
31 : 페일감지포인트
본 고안은 철도신호시스템에 사용되는 출력 인터페이스 회로에 관한 것으로, 특히 바이탈(Vital) 및 페일-세이프(Fail-Safe) 개념을 이용하여 출력선로의 단선 및 출력소자(Lamp 및 Relay)의 페일(Fail) 상태를 감지 하는데 적당하도록 한 바이탈 출력의 출력의 인터페이스 회로에 관한 것이다.
일반적으로, 바이탈(Vital)개념은 페이러(Failure)가 발생했을때 페일러에 대한 보호운영과 이 페일러에 대해 제한적인 동작이나 안정된 상태의 운영을 뜻하는 것으로 산업전자의 자동화 시스템의 모든 분야에 적용할 수 있는데 그중에서도 철도신호시스템에서의 교통제어기(전철기, 신호기)의 동작을 제어하는 연동장치제어 시스템에 적용하는데 유용하다.
그러나, 종래의 출력 인터페이스회로는 출력선로의 단선이나 부하의 페일(Fail) 상태가 발생하더라도 이를 감지할 수 없어 바이탈 및 페일-세이프 개념에 근거한 어떠한 조치를 취할 수 없었다.
이중, 종래에 사용하던 출력 인터페이스회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 출력 인터페이스 회로의 구성도를 나타내었다.
도시된 바와같이 종래의 출력 인터페이스회로의 구성은 필드(Field) 전원(+12V, +12VCOM)을 인가하는 릴레이(Relay)(1)와, 상기 필드전원에 의해 구동되는 제1트랜지스터(2), 발광다이오드(LED)(3), 그리고 부하(Lamp Relay)(4)가 있으며, 로직(Logic) 전원(VL, VLCOM)에 의해 구동되며 콘트롤신호를 통해 제어되는 제2트랜지스터(5)와 발광부 및 수광부로 이루어져 상기 필드전원과 로직전원을 격리(Isolation)시키는 포토커플러(Photo-Coupler)(6)와 각 소자의 전류제어용 허항(7, 9) 및 구동저항(8)으로 이루어진다.
상기 구성에 따른 종래의 출력 인터페이스회로의 동작설명으로 릴레이(1)의 접점된 상태에서 첫째, 상기 제2트랜지스터(5)에 인가되는 콘트롤 신호가 하이(High)인 경우에는 제2트랜지스터(5)가 온(ON)되어 상기 포토커플러(6)를 온시키고 저항(8)을 통해 전류가 흘러 제1트랜지스터(2)를 온시킴으로써 발광다이아오드(3)가 켜지고 부하(4)가 구동한다.
그리고, 둘째, 상기 제2트랜지스터(5)에 인가되는 콘트롤신호가 로우(Low)인 경우에는 제2트랜지스터(5)가 오프(off)되고, 상기 포토커플러(6)도 오프되어 저항(8)에 전류가 흐르지 않게 되며 제1트랜지스터(2)가 오프된다.
따라서, 발광다이오드(3)는 꺼지고 부하(4)는 작동하질 않는다.
즉, 종래의 출력 인터페이스회로는 상기 포토커플러(6)가 필드전원과 로직전원을 격리시키고 콘트롤신호에 의해 부하(4)의 구동이 제어된다.
그러나, 이상에서 설명한 종래의 출력 인터페이스회로는 부하(4)에 연결되는 출력선로의 단선이나 부하의 페일(fail) 상태가 발생할 경우 이를 감지할 수가 없기에 바이탈 및 페일-세이트 개념에 근거한 어떠한 조치를 취할 수 없는 문제점이 있었다.
본 고안은 상기 문제점을 해결하기 위하여 안출한 것으로 바이탈 및 페일-세이프 개념을 이용한 페일테스트부(20)와 페일감지부(21)를 추가 형성함으로써 페일상태 유무를 감지하고 페일-세이프 개념에 입각한 적절한 조치를 취할 수 있는 바이탈 출력의 인터페이스회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 바이탈 출력의 인터페이스 회로는 제1전원으로 구동되는 제1트랜지스터, 발광다이오드, 그리고 부하와 제2전원으로 구동되고 콘트롤신호에 의해 제어되는 제2트랜지스터 및 제1포토커플러로 구성된 출력 인터페이스 회로에 있어서, 테스트신호에 의해 제어되고 제3전원으로 구동되는 제3트랜지스터, 제2포토커플러, 그리고 제4트랜지스터를 포함하여 이루어진 페일 테스트부와, 클럭인을 인가하여 구동하는 제5트랜지스터와 상기 제5트랜지스터에 의해 동작하며 N(입력코일), N2(출력코일), N3(세츄레이션코일)로 구성된 출력전류감지용 트랜스포머와, 상기 트랜스포머의 출력에 의해 구동하는 제6트랜지스터와 상기 제6트랜지스터에 의해 클럭아웃을 출력하는 페일감지포인트로 구성된 페일감지부를 더 구비하여 출력선로의 단선 및 상기 부하의 오픈 여부를 판단함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안의 바이탈 출력의 인터페이스 회로를 설명하면 다음과 같다.
도시된 바와같이 본 고안의 바이탈 출력의 인터페이스회로는 종래 기술에서 설명된 출력 인터페이스회로에 페일 테스트(Fail Test)부(20)와 페일감지부(21)를 추가 형성한 것이다.
우선, 필드전원(+12V, +12V COM)을 인가하는 릴레이(11)와, 상기 필드전원에 의해 구동되는 제1트랜지스터(12), 발광다이오드(13) 그리고 부하(Lamp, Relay) (14)가 있으며 로직(Logic) 전원(VL, VLCOM)에 의해 구동되며 콘트롤신호를 통해 제어되는 제2트랜지스터(15)와 발광부 및 수광부로 이루어져 상기 필드전원과 로직전원을 격리시키는 제1포토커플러(16)와 각 소자의 전류제어용 저항(17, 19) 및 구동저항(18)과, 페일테스트부(20) 및 페일감지부(21)로 구성된다.
그리고, 상기 페일테스트부(20)의 구성은 테스트 입력신호의 하이신호를 인가하는 동작하는 제3트랜지스터(22)와, 제3트랜지스터(22)의 도통으로 구동되는 제2포토커플러(23)와 상기 제2포토커플러(23)의 구동으로 ON되는 제4트랜지스터(24)와 각 소자의 전류제어용 저(25,26,27)으로 이루어진다.
또한 상기 페일감지부(21)의 구성은 클럭인(CKin)을 입력하는 제5트랜지스터(28)와 상기 제5트랜지스터(28)의 도통으로 구동되며 N1(입력코일), N2(출력코일), N3(세츄레이션코일)로 조합된 출력전류 감지용 트랜스포머(Transformers)(29)와, 상기 트랜스포머의 동작으로 페일감지포인트(31)에 클럭 아웃(CK out)을 출력하는 제6트랜지스터(30)와 각 소자의 전류제어용 저항(32,33)으로 구성된다.
그리고, 상기 출력전류감지용 트랜스포머(29)에 대한 부연 설명으로 첫째, IL(N3에 흐르는 전류 = 부하에 흐르는 전류)이 Ith(saturation 전류)보다 작으면 상기 트랜스포머(30)의 동작점이 세츄레이션영역에 있지 않아서 N1(입력코일)의 신호가 N2(출력코일)로 전달되어 상기 제6트랜지스터(30)를 온시키고, 상기 페일감지포인트(31)의 클럭아웃은 클럭인의 인버트된 신호로 출력한다.
둘째 IL이 Ith보다 크거나 같으면 상기 트랜스포머(30)는 세츄레이션영역에서 동작하여 N1의 신호가 있어도 N2에 전달되지 않아서, 상기 제6트랜지스터(30)를 오프시키고, 상기 페일감지포인트(31)의 클럭아웃은 하이로 출력된다.
이어 본 고안의 바이탈 출력의 인터페이스회로의 구성에 따른 동작은 먼저, 출력선로단선과 부하의 페일을 감지하기 위해서는 콘트롤 신호가 하이이거나 테스트신호가 하이이어야 한다.
만약, 입력되는 콘트롤신호와 테스트신호가 로우(Low)일 경우에는 IL이 부하(14)로 흐르지 않아 출력선로 단선과 부하의 페일을 감지할 수가 없다.
이하, 첨부된 제3도를 참조하여 본 고안의 바이탈 출력의 인터페이스회로의 동작을 상세히 설명하면 다음과 같다.
제3a도는 본 고안의 제1동작설명도로서 콘트롤신호를 하이신호로, 테스트신호를 로우신호로 하여 출력선로단선이 아니고 부하가 오픈(open)이 아닌 노우 페일(No Fail)을 판단할 수 있음을 나타내었다.
우선 콘트롤신호의 하이(high)신호가 제2트랜지스터(15)에 공급되어 제1포토커를러(16)를 온(on)시키고 이것이 제1트랜지스터(12)를 온(on)시켜 발광다이오드(13)를 온시킨다.
그리고 출력선로가 단선이 아니고 부하가 오픈이 아니기에 부하는 구동된다.
또한 출력전류감지용 트랜스포머(29)의 N3(세츄레이션코일)을 거쳐 부하(14)로 전류가 흐르게 된다.
이때 Ith전류는 정격 IL전류보다 작게 설계되었으므로 상기 트랜스포머(29)가 세츄레이션되어 N1(입력코일)에 가해진 클럭 인(CK in)이 N2(출력코일)로 전달되지 않으며 제6트랜지스터(30)는 오프(off)되고, 페일 감지포인트(31)는 하이(high)로 출력되어 출력선로가 단선이 아니고, 부하가 오픈이 아님을 판단하다.
이어서, 제3b도는 본 고안의 제2동작설명도로써 콘트롤신호를 하이(high) 신호로 테스트신호를 로우(Low) 신호로 하여 출력선로단선이거나 부하가 오픈(open)인 페일(Fail)을 판단할 수 있음을 나타내었다.
먼저 콘트롤신호가 제2트랜지스터(15)에 공급되어 제1포토커플러(16)를 온(on)시키고 이것이 제1트랜지스터(12)를 온(on)시켜 발광다이오드(13)를 온(on)시킨다.
그러나 출력선로가 단선이거나 부하가 오픈(open)이므로 IL부하가 오픈임을 판단한다.
다음에, 제3c도는 본 고안의 제3동작설명도로써 콘트롤신호가 로우(Low)이기에 부하는 구동하질 않고 테스트신호의 하이(high)신호에 의해 출련선로단선이 아니고, 부하가 오픈이 아닌 노우 페일(No Fail)을 판단할 수 있음을 나타내었다.
우선, 출력전류감지용 트랜스포머(29)를 세츄레이션시킬수 있게 하기 위해 ILIth되어야 하며 부하(LAmp, Relay)(14)가 구동되지 않게끔 IL이 구동전류보다 작아야 한다.
즉, IthIL구동전류가 성립되도록 전류제어용 저항(25)을 조정한 다음, 테스트신호의 하이신호가 제3트랜지스터(22)에 공급되어 제2포토커플러(23)를 온시키고 이것이 제4트랜지스터(24)를 온시킨다.
그리고, 상기 트랜스포머(29)는 세츄레이션되어 N1(입력코일)에 가해진 클럭 인(CK in)이 N2(출력코일)로 전달되지 않아서, 제6트랜지스터(30)가 오프(off)되고 페일감지포인트(31)가 하이(high)로 출력되어 부하(14)가 구동하지 않더라도 출력선로가 단선이 아니고 부하가 오픈이 아님을 판단한다.
이어서, 제3d도는 본 고안의 제4동작설명도로써 콘트롤신호가 로우(Low)이기에 부하(14)는 구동하지 않고 테스트신호의 하이(high)신호에 의해 출력선로단선이거나 부하가 오픈인 페일을 판단할 수 있음을 나타내었다.
먼저, 테스트신혹 제3트랜지스터(22)에 공급되어 제2포토커플러(23)를 온(on)시킨다.
그러나, 출력선로가 단선이거나 부하가 오픈(open)이므로 IL이 0이 되어 부하로 전류가 흐르지 않는다.
이 경우는 Ith가 IL보다 크므로 출력전류감지용 트랜스포머(29)가 세츄레이션되지 않아 N1(입력코일)에 가해진 클럭 인(CK in)이 N2(출력코일)로 전달되어 제6트랜지스터(30)를 구동시켜 페일감지포인트(31)에는 클럭 인(CK in)과 인버트(invert)된 신호가 출력되어 출력선로가 단선이고 부하가 오픈임을 판단한다.
그리고, 도면상에 도시는 하지 않았지만 콘트롤신호와 테스트신호가 모두 로우(Low)인 경우에 있어서, 콘트롤신호가 로우(Low)이므로 제2트랜지스터(15), 제1포토커플러(16), 제1트랜지스터(12)는 각각 오프(off)되고, 테스트신호가 로우(Low)이므로 제3트랜지스터(22), 제2포토커플러(23),제4트랜지스터(24)가 각각 오프(off)되어 페일여부에는 무관하게 부하(14)로 전류가 흐르지 않아 페일을 감지하지 못한다.
그리고, 출력전류감지용 트랜스포머(29)는 세츄레이션되지 않아 N1(입력코일)에 가해진 클럭 인(CK in)이 N2(출력코일)로 전달되어 제6트랜지스터(30)를 구동시켜 페일감지포인트(31)에는 클럭 인(CK in)과 인버트(invert)된 신호가 출력된다.
이상에서 설명한 본 고안의 바이탈 출력의 인터페이스회로는 출력선로의 단선과 부하의 페일(fail)상태를 바이탈 개념을 사용하여 감지할 수 있도록 하여 페일에 대한 보호운영과 제한적 동작이나 페일된 상태를 보안 혹은 교체하여 정상적으로 운용할 수 있는 효과가 있다.

Claims (3)

  1. 제1전원으로 구동되는 제1트랜지스터, 발광다이오드, 그리고 부하의 제2전원으로 구동되고 콘트롤신호에 의해 제어되는 제2트랜지스터 및 제1포토커플러로 구성된 출력 인터페이스회로에 있어서, 테스트신호에 의해 제어되고 제3전원으로 구동되는 제3트랜지스터, 제2포토커플러, 그리고 제4트랜지스터를 포함하여 이루어진 페일 테스트부와, 클럭 인(CK in)을 인가하여 구동하는 제5트랜지스터와, 상기 제5트랜지스터에 의해 동작하며 N1(입력코일), N2(출력코일), N3(세츄레이션)로 구성된 출력전류감지용 트랜스포머와, 상기 트랜스포머의 출력에 의해 구동하는 제6트랜지스터와, 상기 제6트랜지스터에 의해 클럭 아웃(CK out)을 출력하는 페일감지포인트로 구성된 페일감지부를 더 구비하여 출력선로의 단선 및 상기 부하의 오픈여부를 판단함을 특징으로 하는 바이탈 출력의 인터페이스회로.
  2. 제1항에 있어서, 상기 콘트롤신호가 하이(테스트신호는 로우)에 의해 부하가 구동되지만 상기 출력전류감지용 트랜스포머의 N3에 흐르는 전류가 세츄레이션 전류보다 작으면 출력전류감지용 트랜스포머의 N1신호가 N2로 전달되어, 상기 제6트랜지스터가 온(on)되어 상기 페일감지포인트에는 클럭인 입력에 대한 인버트신호가 출력됨으로써 단선이거나 부하는 오픈인 것을 판단함을 특징으로 하는 바이탈 출력의 인터페이스회로.
  3. 제1항에 있어서, 상기 콘트롤신호가 로우(테스트신호는 하이)에 의해 부하는 구동되지 않지만, 상기 출력 전류감지용 트랜스포머의 N3에 흐르는 전류가 세츄레이션 전류보다 작으면 출력전류감지용 트랜스포머의 N1신호가 N2로 전달되어, 상기 제6트랜지스터가 온(on)되고 상기 페일감지포인트에는 클럭 인(CK in)입력에 대한 인버트된 신호가 출력됨으로써 출력선로가 단선이거나 부하가 오픈인 것을 판단함을 특징으로 하는 바이탈 출력의 인터페이스회로.
KR2019940026756U 1994-10-13 1994-10-13 바이탈(vital)출력의 인터페이스회로 KR0110475Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940026756U KR0110475Y1 (ko) 1994-10-13 1994-10-13 바이탈(vital)출력의 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940026756U KR0110475Y1 (ko) 1994-10-13 1994-10-13 바이탈(vital)출력의 인터페이스회로

Publications (2)

Publication Number Publication Date
KR960014243U KR960014243U (ko) 1996-05-17
KR0110475Y1 true KR0110475Y1 (ko) 1998-04-14

Family

ID=19395436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940026756U KR0110475Y1 (ko) 1994-10-13 1994-10-13 바이탈(vital)출력의 인터페이스회로

Country Status (1)

Country Link
KR (1) KR0110475Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382886B2 (en) 2001-07-10 2008-06-03 Coding Technologies Ab Efficient and scalable parametric stereo coding for low bitrate audio coding applications
KR20150134504A (ko) * 2014-05-21 2015-12-02 현대로템 주식회사 바이탈 입력보드의 입력정보 검증회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382886B2 (en) 2001-07-10 2008-06-03 Coding Technologies Ab Efficient and scalable parametric stereo coding for low bitrate audio coding applications
KR20150134504A (ko) * 2014-05-21 2015-12-02 현대로템 주식회사 바이탈 입력보드의 입력정보 검증회로

Also Published As

Publication number Publication date
KR960014243U (ko) 1996-05-17

Similar Documents

Publication Publication Date Title
EP0197658B1 (en) Mosfet ac switch
EP0708529A2 (en) Power switch driver arrangements
JP3660024B2 (ja) 電源を切り換えて欠陥に対して解列するシステム
KR0110475Y1 (ko) 바이탈(vital)출력의 인터페이스회로
US4338650A (en) Fail-safe relay driving
EP0388047B1 (en) Device depowering apparatus
US4649469A (en) Interface for connecting a computer system to an activator module
WO2017056552A1 (ja) 接点入力制御装置
AU748571B2 (en) Device for validating digital messages, applicable, in particular, to rail traffic regulating system
JP3630824B2 (ja) 補助リレー駆動回路
JPS637017A (ja) 無接点リレ−
CN113232694B (zh) 一种三相电机供电系统
JP2500459Y2 (ja) ヒュ―ズ断線検出回路
KR100529152B1 (ko) 차량의 이그니션 스위치와 다수의 이씨유의 전원연결회로
JPH01199213A (ja) シーケンサーの出力系故障診断方法
KR200306492Y1 (ko) 디지털 입력선 단선 체크회로
JPH01268428A (ja) 直流電源自動極性切替回路
JP4102615B2 (ja) 信号灯断芯検知回路
JPH09101336A (ja) 制御機器用駆動装置
JPH0880851A (ja) フェール・セーフ入力回路
KR0119779Y1 (ko) 철도신호시스템의 출력회로
JP3044922B2 (ja) 信号絶縁回路
SU1081774A1 (ru) Устройство дл раздельного управлени реверсивным вентильным преобразователем
JPH0923675A (ja) モータ駆動回路の故障検出装置
SU1316893A1 (ru) Устройство коммутации дл рельсовых цепей

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee