JPWO2023162934A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2023162934A5 JPWO2023162934A5 JP2024503141A JP2024503141A JPWO2023162934A5 JP WO2023162934 A5 JPWO2023162934 A5 JP WO2023162934A5 JP 2024503141 A JP2024503141 A JP 2024503141A JP 2024503141 A JP2024503141 A JP 2024503141A JP WO2023162934 A5 JPWO2023162934 A5 JP WO2023162934A5
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- coordinates
- inspecting
- inspection
- target substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/008187 WO2023162194A1 (ja) | 2022-02-28 | 2022-02-28 | パターンの検査方法、レジストパターンの製造方法、半導体パッケージ基板の選別方法、及び半導体パッケージ基板の製造方法 |
| JPPCT/JP2022/008187 | 2022-02-28 | ||
| PCT/JP2023/006062 WO2023162934A1 (ja) | 2022-02-28 | 2023-02-20 | パターンの検査方法、レジストパターンの製造方法、対象基板の選別方法、及び対象基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2023162934A1 JPWO2023162934A1 (https=) | 2023-08-31 |
| JPWO2023162934A5 true JPWO2023162934A5 (https=) | 2024-09-18 |
| JP7758148B2 JP7758148B2 (ja) | 2025-10-22 |
Family
ID=87765202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024503141A Active JP7758148B2 (ja) | 2022-02-28 | 2023-02-20 | パターンの検査方法、レジストパターンの製造方法、対象基板の選別方法、及び対象基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20250191978A1 (https=) |
| JP (1) | JP7758148B2 (https=) |
| KR (1) | KR20240141296A (https=) |
| CN (1) | CN119096337A (https=) |
| TW (1) | TW202349528A (https=) |
| WO (2) | WO2023162194A1 (https=) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152402A (ja) * | 1991-12-02 | 1993-06-18 | Fujitsu Ltd | レジストパターン寸法測定方法 |
| JP3375732B2 (ja) * | 1994-06-07 | 2003-02-10 | 株式会社日立製作所 | 薄膜配線の形成方法 |
| JP3322521B2 (ja) * | 1995-05-15 | 2002-09-09 | 松下電工株式会社 | プリント基板のパターン検査方法及び装置及びプリント基板の製造方法 |
| JP2000193596A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 検査方法 |
| JP2002277409A (ja) | 2001-03-15 | 2002-09-25 | Olympus Optical Co Ltd | プリント基板パターンの検査装置 |
| JP4364524B2 (ja) * | 2003-02-20 | 2009-11-18 | 株式会社日立製作所 | パターン検査方法 |
| JP2005207802A (ja) | 2004-01-21 | 2005-08-04 | Toshiba Corp | レジストパターン検査方法及びその検査装置 |
| JP4801427B2 (ja) * | 2005-01-04 | 2011-10-26 | 株式会社日立ハイテクノロジーズ | パターン形状評価方法 |
| JP2007078894A (ja) | 2005-09-12 | 2007-03-29 | Fujifilm Corp | 感光性組成物、パターン形成材料、感光性積層体、並びにパターン形成装置及びパターン形成方法 |
| JP4903469B2 (ja) | 2006-03-28 | 2012-03-28 | 富士通セミコンダクター株式会社 | 欠陥検出方法 |
| WO2013069100A1 (ja) | 2011-11-08 | 2013-05-16 | 株式会社メガトレード | プリント基板の検査装置 |
-
2022
- 2022-02-28 WO PCT/JP2022/008187 patent/WO2023162194A1/ja not_active Ceased
-
2023
- 2023-02-20 KR KR1020247028610A patent/KR20240141296A/ko active Pending
- 2023-02-20 WO PCT/JP2023/006062 patent/WO2023162934A1/ja not_active Ceased
- 2023-02-20 JP JP2024503141A patent/JP7758148B2/ja active Active
- 2023-02-20 US US18/841,160 patent/US20250191978A1/en active Pending
- 2023-02-20 CN CN202380023625.7A patent/CN119096337A/zh active Pending
- 2023-02-21 TW TW112106238A patent/TW202349528A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006348298A5 (https=) | ||
| US20140034359A1 (en) | Printed circuit board and method of manufacturing printed circuit board | |
| JP2008258335A (ja) | 多層配線板及び半導体パッケージ | |
| WO2020196106A1 (ja) | プリント配線板の製造方法 | |
| JPWO2023162934A5 (https=) | ||
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| JP5245253B2 (ja) | 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、及び半導体装置 | |
| JP7758148B2 (ja) | パターンの検査方法、レジストパターンの製造方法、対象基板の選別方法、及び対象基板の製造方法 | |
| CN101076229A (zh) | 用于印刷电路板的导孔的制作方法 | |
| US20090265028A1 (en) | Organic Substrate with Asymmetric Thickness for Warp Mitigation | |
| KR20090063979A (ko) | 후막 드라이필름 포토레지스트를 이용한 패턴 제조방법 | |
| KR102717491B1 (ko) | 다층 인쇄 회로 기판 | |
| JPWO2024024483A5 (https=) | ||
| JPWO2024024484A5 (https=) | ||
| Lall et al. | Process-Consistency in Printed Layers in Multi-Layer Substrate Using Aerosol Jet Technology | |
| KR101001062B1 (ko) | 미세 패턴용 연성금속 적층판 | |
| JP7663393B2 (ja) | 多層配線基板 | |
| KR102845916B1 (ko) | 기판 검사 방법 | |
| KR100344618B1 (ko) | Ｍ-ｂｇａ 패키지 기판의 제조방법 | |
| TW202436096A (zh) | 覆金屬積層板、印刷線路板及半導體封裝體 | |
| WO2025186876A1 (ja) | ソルダーレジスト評価用モデル、ソルダーレジスト評価方法、ソルダーレジスト組成物の選別方法、半導体装置の製造方法及びソルダーレジスト組成物 | |
| TW202436097A (zh) | 覆金屬積層板、印刷線路板及半導體封裝體 | |
| Hung et al. | Process feasibility of a novel dielectric material in a chip embedded, coreless and asymmetrically built-up structure | |
| Park et al. | Inspection Solutions for Advanced IC Substrate Process Control | |
| JP2025168559A (ja) | パタン検査装置およびパタン検査方法 |