JPWO2021029321A5 - - Google Patents

Description

また、上記第１～第１２いずれかの構成から成る半導体装置において、前記パワー電源端子と前記パワー接地端子は、いずれも前記第３辺または前記第４辺に設けられており、前記パワー接地端子は、前記パワー電源端子よりも前記第２辺側に配列されている構成（第１３の構成）にするとよい。

上記第１６の構成から成るモジュールにおいて、前記半導体装置は、前記プリント回路基板の第１主面に実装されており、前記パワー電源端子に接続されるパワー電源ライン、前記パワー接地端子に接続されるパワー接地ライン、及び、前記スイッチ出力端子に接続されるスイッチ出力ラインは、前記プリント回路基板の第２主面に敷設されている構成（第１７の構成）にしてもよい。

また、上記第１７～第１９いずれかの構成から成るモジュールにおいて、前記パワー電源ライン及び前記パワー接地ラインの少なくとも一方は、平面視において、前記半導体装置と重なるように敷設されている構成（第２０の構成）にするとよい。

３７ピン～３９ピンには、第１チャンネルのパワー接地端子（ＰＧＮＤ１）が割り当てられている。４１ピン～４３ピンには、第１チャンネルのスイッチ出力端子（ＳＷ１）が割り当てられている。４５ピンには、第１チャンネルのブートストラップキャパシタ接続端子（ＢＯＯＴ１）が割り当てられている。４７ピン及び４８ピンには、第１チャンネルの出力電流センス入力端子（ＳＮＳＮ１、ＳＮＳＰ１）が割り当てられている。

スイッチ出力ライン３４０は、第２チャンネルのスイッチ出力端子（ＳＷ２）とスイッチ出力ライン３４１との間を導通する。スイッチ出力ライン３４０は、ＰＣＢ３００の第１主面と第２主面との間を貫通するビアやスルーホールなど（不図示）を介してスイッチ出力ライン３４１と電気的に導通される。図１４Ｃ及び図１４Ｄに示すレイアウトでは、図１４Ａ及び図１４Ｂに示すレイアウトとは異なり、ＰＣＢ３００の平面視においてスイッチ出力ライン３４１はスイッチ出力端子（ＳＷ２）と重ならない。

なお、ＬＥＤドライバＩＣ１ｂ（１）～１ｂ（ｍ）では、それぞれ、先出の図１１で示したピン配置が採用されている。従って、パワー電源ライン３１０及びパワー接地ライン３２０については、それぞれ、先出の図１５で示したように、ＬＥＤドライバＩＣ１ｂ（１）～１ｂ（ｍ）それぞれの背面を通り抜けるように、ｘ方向（紙面左右方向）に沿って一直線に敷設することができる。

また、ＬＥＤドライバＩＣ１ｂ（１）～１ｂ（ｍ）それぞれのスイッチ出力ラインは、いずれも紙面上向きに導出することができるので、チャンネル数が増えても、全チャンネルの発光ダイオードＬＥＤ１～ＬＥＤ（３ｍ）をｘ方向（紙面左右方向）に沿って並べることが可能となる。

なお、本図では、ＬＥＤドライバＩＣ１ｂ（３ｃｈ）の縦列配置を例に挙げたが、ＬＥＤドライバＩＣ１ａ（２ｃｈ）の縦列配置についても、上記と同様が言える。

１、１ａ、１ｂ ＬＥＤドライバＩＣ（半導体装置）
２ 昇圧回路
３ ＭＣＵ
１１Ｈ 上側スイッチ（ＮＭＯＳＦＥＴ）
１１Ｌ 下側スイッチ（ＮＭＯＳＦＥＴ）
１２Ｈ 上側ドライバ
１２Ｌ 下側ドライバ
１３ コントローラ
１４ オン時間設定部
１５ スロープ電圧生成部
１６ センスアンプ
１７ エラーアンプ
１８ コンパレータ
１００ パッケージ
１０１ 第１辺
１０２ 第２辺
１０３ 第３辺
１０４ 第４辺
１１０ トップ面
１１１ 放熱パッド
１１２ １ピンマーク
１２０ ボトム面
１３０ 半導体チップ
１４０ アイランド
１５１、１５２ 支持フレーム
２００ ヒートシンク
２１０ 基台部
２２０ 放熱フィン
２３０ 放熱グリス
２４０ 延出部
２５０ 放熱グリス
３００ プリント回路基板
３１０ パワー電源ライン（主幹部分）
３１１、３１２、３１３ パワー電源ライン（支線部分）
３２０ パワー接地ライン（主幹部分）
３２１、３２２、３２３、３２４、３２５ パワー接地ライン（支線部分）
３３０～３３３、３４０～３４３、３５１～３５３ スイッチライン
３６０ 電源ライン
Ｃ１、Ｃ２、Ｃ１１～Ｃ１３、Ｃ２１～Ｃ２３、Ｃ３１～Ｃ３３ キャパシタ
Ｄ１、Ｄ１１、Ｄ２１ ダイオード
Ｌ１、Ｌ２、Ｌ３ インダクタ
ＬＥＤ１、ＬＥＤ２、ＬＥＤ３ 発光ダイオード
Ｒ１、Ｒ２ 抵抗
Ｒｓ１、Ｒｓ２、Ｒｓ３ センス抵抗
Ｗ１１～Ｗ１３、Ｗ２１～Ｗ２３、Ｗ３１～Ｗ３３ ワイヤ
Ｘ ＬＥＤランプモジュール

Claims (29)

1. 第１辺、前記第１辺と平行する第２辺、前記第１辺及び前記第２辺と直交する第３辺、並びに、前記第３辺と平行して前記第１辺及び前記第２辺と直交する第４辺を持つ平面視矩形状のパッケージと；
   前記第１辺、若しくは、前記第３辺または前記第４辺に設けられたパワー電源端子と；
   前記第２辺、若しくは、前記第３辺または前記第４辺に設けられたパワー接地端子と；
   前記第２辺に設けられたスイッチ出力端子と；
   前記パワー電源端子と前記スイッチ出力端子との間に接続された上側スイッチと；
   前記スイッチ出力端子と前記パワー接地端子との間に接続された下側スイッチと；
   を有することを特徴とする半導体装置。
2. 前記上側スイッチ、前記下側スイッチ、及び、前記スイッチ出力端子は、それぞれ、複数のチャンネル毎に設けられていることを特徴とする請求項１に記載の半導体装置。
3. 前記複数のチャンネル毎に設けられている前記スイッチ出力端子は、少なくとも２つのチャンネル相互間で対称に配置されていることを特徴とする請求項２に記載の半導体装置。
4. 前記パワー電源端子及び前記パワー接地端子は、それぞれ、前記複数のチャンネル毎に設けられていることを特徴とする請求項２または請求項３に記載の半導体装置。
5. 前記複数のチャンネル毎に設けられている前記パワー電源端子は、少なくとも２つのチャンネル相互間で対称に配置されていることを特徴とする請求項４に記載の半導体装置。
6. 前記複数のチャンネル毎に設けられている前記パワー接地端子は、少なくとも２つのチャンネル相互間で対称に配置されていることを特徴とする請求項４または請求項５に記載の半導体装置。
7. 前記パワー電源端子及び前記パワー接地端子の少なくとも一方は、前記複数のチャンネルで共用されていることを特徴とする請求項２または請求項３に記載の半導体装置。
8. 前記パッケージのトップ面に露出した放熱パッドをさらに有することを特徴とする請求項１～請求項７のいずれか一項に記載の半導体装置。
9. 前記パッケージに封止された半導体チップから前記トップ面までの熱抵抗は、前記半導体チップから前記パッケージのボトム面までの熱抵抗よりも小さいことを特徴とする請求項１～請求項８のいずれか一項に記載の半導体装置。
10. 前記上側スイッチ及び前記下側スイッチは、平面視において、前記第２辺寄りに偏在配置されていることを特徴とする請求項１～請求項９のいずれか一項に記載の半導体装置。
11. 前記上側スイッチ及び前記下側スイッチは、平面視において、前記第１辺及び前記第２辺の延びる第１方向に直交する第２方向に沿って縦列に配置されていることを特徴とする請求項１～請求項１０のいずれか一項に記載の半導体装置。
12. 前記下側スイッチは、前記上側スイッチよりも素子サイズが大きいことを特徴とする請求項１～請求項１１のいずれか一項に記載の半導体装置。
13. 前記パワー電源端子及び前記パワー接地端子は、いずれも前記第３辺または前記第４辺に設けられており、前記パワー接地端子は、前記パワー電源端子よりも前記第２辺側に配列されていることを特徴とする請求項１～請求項１２のいずれか一項に記載の半導体装置。
14. 前記スイッチ出力端子から負荷に供給される出力電流が所定の目標値と一致するように前記上側スイッチ及び前記下側スイッチを駆動する出力帰還制御部をさらに有することを特徴とする請求項１～請求項１３のいずれか一項に記載の半導体装置。
15. 前記出力帰還制御部は、ボトム検出オン時間固定方式の出力帰還制御を行うことを特徴とする請求項１４に記載の半導体装置。
16. プリント回路基板と、
    請求項１～請求項１５のいずれか一項に記載の半導体装置と、
    前記半導体装置から出力電流の供給を受ける負荷と、
    を有することを特徴とするモジュール。
17. 前記半導体装置は、前記プリント回路基板の第１主面に実装されており、
    前記パワー電源端子に接続されるパワー電源ライン、前記パワー接地端子に接続されるパワー接地ライン、及び、前記スイッチ出力端子に接続されるスイッチ出力ラインは、前記プリント回路基板の第２主面に敷設されていることを特徴とする請求項１６に記載のモジュール。
18. 前記パワー電源ライン及び前記パワー接地ラインそれぞれの主幹部分は、平面視において、前記第１辺及び前記第２辺の延びる第１方向に沿って並列に敷設されていることを特徴とする請求項１７に記載のモジュール。
19. 前記第１主面には、前記第１方向に沿って前記半導体装置が複数実装されていることを特徴とする請求項１８に記載のモジュール。
20. 前記パワー電源ライン及び前記パワー接地ラインの少なくとも一方は、平面視において、前記半導体装置と重なるように敷設されていることを特徴とする請求項１７～請求項１９のいずれか一項に記載のモジュール。
21. 前記第２主面には、前記パワー電源ラインと前記パワー接地ラインとの間にバイパスキャパシタが接続されていることを特徴とする請求項１７～請求項２０のいずれか一項に記載のモジュール。
22. 前記バイパスキャパシタは、平面視において、前記半導体装置と重なるように実装されていることを特徴とする請求項２１に記載のモジュール。
23. 前記バイパスキャパシタは、前記上側スイッチ及び前記下側スイッチと共に形成する閉ループが最小となる位置に実装されていることを特徴とする請求項２１または請求項２２に記載のモジュール。
24. 前記複数のチャンネル毎に設けられる前記パワー電源端子、前記スイッチ出力端子、前記パワー接地端子、及び、これらに外付けされるディスクリート部品は、少なくとも２つのチャンネル相互間で対称に配置されていることを特徴とする請求項１６～請求項２３のいずれか一項に記載のモジュール。
25. 前記半導体装置に装着されるヒートシンクをさらに有することを特徴とする請求項１６～請求項２４のいずれか一項に記載のモジュール。
26. 前記半導体装置とこれに外付けされるディスクリート部品の少なくとも一部は、いずれも前記プリント回路基板の同一面に実装されていることを特徴とする請求項１６に記載のモジュール。
27. 前記プリント回路基板の同一面に実装された前記半導体装置及び前記ディスクリート部品の双方に共通して装着されるヒートシンクをさらに有することを特徴とする請求項２６に記載のモジュール。
28. バッテリ電圧から昇圧電圧を生成して前記パワー電源端子に供給する昇圧回路をさらに有することを特徴とする請求項１６～請求項２７のいずれか一項に記載のモジュール。
29. 前記負荷は、発光ダイオードであることを特徴とする請求項１６～請求項２８のいずれか一項に記載のモジュール。