JPWO2021006340A1

JPWO2021006340A1 - 直流電源装置

Info

Publication number: JPWO2021006340A1
Application number: JP2021530739A
Authority: JP
Inventors: 陽大北野; 佳紀長光
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2019-07-10
Filing date: 2020-07-10
Publication date: 2021-12-02
Anticipated expiration: 2040-07-10
Also published as: CN113261188A; KR20210092826A; WO2021006340A1; JP7226551B2; KR102609928B1

Abstract

この直流電源装置の制御部は、直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行った後に半導体スイッチング素子をオフする制御を行うか、または、直列用スイッチング素子、導通切り替え素子、半導体スイッチング素子の順でオフする制御を行うように構成されている。

Description

この発明は、直流電源装置に関し、特に、高圧電流を高速遮断する電流遮断部を備える直流電源装置に関する。

直流電源装置の出力における事故電流の保護としては、ヒューズや機械式の直流遮断器による保護が一般的である。しかし、従来の機械式の直流遮断器は直流電源装置に使用されるＩＧＢＴ等の電力用半導体の電流耐量に対し遮断に必要な時間が長く、半導体素子の保護が間に合わないため、事故の影響が拡大する懸念がある。そこで従来の解決手段として、高圧電流を高速遮断する電流遮断部を備える電源装置が知られている。このような直流電源装置は、たとえば、特開２０１９−３６４０５号公報に記載されている。

上記特開２０１９−３６４０５号公報には、電源と負荷との間に設けられる主回路スイッチ（サイリスタまたは機械式のスイッチ）と、主回路スイッチに並列に接続されるコンデンサと、を備える電源装置が開示されている。上記電源装置では、主回路スイッチに事故電流が流れた場合に、上記コンデンサから主回路スイッチに重畳電流が流れるように構成されている。上記重畳電流は、上記事故電流とは反対方向に主回路スイッチを流れる。これにより、上記事故電流が上記重畳電流により打ち消されるので、主回路スイッチを高速に遮断することが可能である。また、主回路スイッチとして機械式のスイッチを使用する場合も同様に、オフする際に、主回路接点にアークが発生するのが抑制されるため、主回路スイッチを高速に遮断するのを可能にし、さらに導通損失が大きくなるのを抑制することが可能である。

特開２０１９−３６４０５号公報

しかしながら、上記特開２０１９−３６４０５号公報においては、主回路スイッチに重畳電流を流すため、転流コンデンサを設ける必要がある。ここで、転流用コンデンサは比較的大型な素子であるため、電源装置が大型化する場合がある。したがって、事故電流を高速に遮断することが可能であるとともに、小型化を図ることが可能な直流電源装置が望まれている。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、導通損失が増加するのを抑制しながら事故電流を高速に遮断することが可能であるとともに、直流電源装置を小型化することが可能な直流電源装置を提供することである。

上記目的を達成するために、この発明の一の局面による直流電源装置は、交流電圧源から供給される交流入力電圧を直流電圧に変換する整流器と、整流器と負荷との間の電気的な接続および遮断を行う電流遮断部と、整流器および電流遮断部の制御を行う制御部と、を備え、電流遮断部は、直流電圧の定格電圧よりも耐圧が大きい直列用スイッチング素子と、直列用スイッチング素子に対して負荷側に直列に接続され、定格電圧よりも耐圧が小さい自己消弧式の導通切り替え素子とを有する直列回路と、直列回路に対して並列に接続され、定格電圧よりも耐圧が大きい自己消弧式の半導体スイッチング素子と、を含み、直列用スイッチング素子および導通切り替え素子の各々は、半導体スイッチング素子よりも導通損失が小さく、制御部は、直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行った後に半導体スイッチング素子をオフする制御を行うか、または、直列用スイッチング素子、導通切り替え素子、半導体スイッチング素子の順でオフする制御を行うことにより、電流遮断部を遮断する制御を行うように構成されている。なお、直列用スイッチング素子は、半導体素子のみならず、機械式のスイッチを含む。

この発明の一の局面による直流電源装置では、上記のように、直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行った後に半導体スイッチング素子がオフされるか、または、直列用スイッチング素子、導通切り替え素子、半導体スイッチング素子の順でオフされる。これにより、直列用スイッチング素子および導通切り替え素子に流れている電流が半導体スイッチング素子に転流されるので、全ての電流が半導体スイッチング素子に流れている状態で半導体スイッチング素子をオフすることができる。ここで、半導体スイッチング素子にはオフ時にアークが発生しないので、高速に半導体スイッチング素子をオフ状態にするためにコンデンサの充電エネルギーを用いて半導体スイッチング素子に重畳電流を流す必要がない。したがって、上記のように制御することによって、コンデンサを用いずに半導体スイッチング素子により高速に事故電流を遮断することができる。これにより、事故電流を高速に遮断しながら直流電源装置を小型化することができる。

また、半導体スイッチング素子に比べて導通損失が比較的小さい直列用スイッチング素子および導通切り替え素子の直列回路が、半導体スイッチング素子と並列に接続されていることによって、半導体スイッチング素子のみが設けられている場合と異なり導通損失が比較的小さい上記直列回路側にも少なくとも一部の電流を流すことができる。その結果、半導体スイッチング素子のみが設けられている場合に比べて、導通損失（消費電力）を抑制することができる。これらの結果、導通損失が増加するのを抑制しながら事故電流を高速に遮断することができるとともに、直流電源装置を小型化することができる。

また、直列用スイッチング素子および導通切り替え素子に流れている電流が半導体スイッチング素子に転流されることにより、直列用スイッチング素子および導通切り替え素子に電流が流れていない状態で半導体スイッチング素子をオフすることができる。これにより、半導体スイッチング素子がオフ状態にされた際、半導体スイッチング素子および直列用スイッチング素子に直流電源装置の定格電圧がかかる一方で、導通切り替え素子の前段に設けられる直列用スイッチング素子がオフ状態なので導通切り替え素子にかかる電圧が略ゼロになる。その結果、導通切り替え素子に耐圧以上の電圧（定格電圧）がかかるのを抑制することができるので、導通切り替え素子が破壊されるのを抑制することができる。なお、直列用スイッチング素子および導通切り替え素子の各々の耐圧は定格電圧以上であるので、直列用スイッチング素子および導通切り替え素子の各々は破壊されない。これにより、電流遮断部の素子（導通切り替え素子）が破壊されるのを抑制することができる。

上記一の局面による直流電源装置において、好ましくは、制御部は、直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行った後に、半導体スイッチング素子をオフする制御を行うことにより、電流遮断部を遮断する制御を行うように構成されている。ここで、直列用スイッチング素子をオフする制御と、導通切り替え素子をオフする制御との間に時間差がある場合、上記時間差の分だけ半導体スイッチング素子をオフする制御が遅延するため、半導体スイッチング素子に電流が流れる時間が増大する。直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行うことにより、半導体スイッチング素子をオフする制御が遅延するのを抑制することができるとともに、半導体スイッチング素子に電流が流れる時間が増大するのを抑制することができる。ここで、半導体スイッチング素子の大きさは通電可能時間に依存する。したがって、半導体スイッチング素子に電流が流れる時間が増大するのを抑制することにより、半導体スイッチング素子として通電可能時間が比較的短い素子を用いることができる。その結果、半導体スイッチング素子が大型化するのを抑制することができる。

上記一の局面による直流電源装置において、好ましくは、制御部は、導通切り替え素子をオフする制御が行われることにより、直列用スイッチング素子および導通切り替え素子の直列回路に流れる電流が半導体スイッチング素子側に転流されることによって直列用スイッチング素子に電流が流れなくなった後に、半導体スイッチング素子をオフする制御を行うことにより、電流遮断部を遮断する制御を行うように構成されている。このように構成すれば、直列用スイッチング素子および導通切り替え素子の直列回路にまだ電流が流れている間に半導体スイッチング素子がオフされるのを抑制することができる。その結果、半導体スイッチング素子がオフされる際には、直列用スイッチング素子を確実にオフ状態にすることができる。その結果、導通切り替え素子に高電圧（定格電圧）がかかるのをより確実に抑制することができる。

この場合、導通切り替え素子は、直列用スイッチング素子よりも高速にスイッチング可能に構成されており、制御部は、導通切り替え素子をオフする制御が行われてから、直列用スイッチング素子のターンオフ時間以上の所定時間後に、半導体スイッチング素子をオフする制御を行うことにより、電流遮断部を遮断する制御を行うように構成されている。このように構成すれば、半導体スイッチング素子をオフする制御を、より一層確実に、直列用スイッチング素子に電流が流れなくなった後に行うことができる。

上記一の局面による直流電源装置において、好ましくは、制御部は、半導体スイッチング素子をオンする制御を行った後に、直列用スイッチング素子および導通切り替え素子をオンする制御を行うことにより、電流遮断部を導通させる制御を行うように構成されている。このように構成すれば、半導体スイッチング素子がオフされている間に直列用スイッチング素子および導通切り替え素子がオンされるのを抑制することができるので、導通切り替え素子に高電圧（直流電源装置の定格電圧）が印加されるのを抑制することができる。

この場合、制御部は、半導体スイッチング素子がオンされることにより電流遮断部の出力電圧が増加するとともに出力電圧の増加が停止した後に、直列用スイッチング素子および導通切り替え素子をオンする制御を行うことにより、電流遮断部を導通させる制御を行うように構成されている。ここで、電流遮断部の出力電圧の増加に合わせて半導体スイッチング素子にかかる電圧は減少する。したがって、電流遮断部の出力電圧の増加が停止した後に直列用スイッチング素子および導通切り替え素子をオンする制御を行うことにより、半導体スイッチング素子にかかる電圧が最小になってから直列用スイッチング素子および導通切り替え素子をオンすることができる。その結果、半導体スイッチング素子に並列に接続されている導通切り替え素子にも半導体スイッチング素子にかかる電圧と同じ大きさの電圧がかかるので、導通切り替え素子に高電圧が印加されるのを抑制することができる。

上記一の局面による直流電源装置において、好ましくは、電流遮断部は、直列回路に並列に接続され、半導体スイッチング素子と直列に接続されるダイオード素子を含み、ダイオード素子のオン電圧と半導体スイッチング素子のオン電圧との合計値は、直列用スイッチング素子のオン電圧と導通切り替え素子のオン電圧との合計値よりも大きい。このように構成すれば、オン電圧の合計値が比較的大きいダイオード素子と半導体スイッチング素子との直列回路に流れる電流を比較的小さくすることができる。その結果、ダイオード素子および半導体スイッチング素子の発熱量を比較的小さくすることができる。

また、直列用スイッチング素子および導通切り替え素子の各々の導通損失は半導体スイッチング素子の導通損失よりも小さいので、直列用スイッチング素子および導通切り替え素子の各々のオン抵抗は、半導体スイッチング素子のオン抵抗に比べて比較的小さい。したがって、オン抵抗が比較的小さい直列用スイッチング素子および導通切り替え素子に、ダイオード素子と半導体スイッチング素子との直列回路に流れる電流よりも比較的大きい電流を流すことによって、直列用スイッチング素子および導通切り替え素子の発熱量が増大するのを極力抑制することができる。これらにより、電流遮断部全体としての発熱量が増大するのを抑制することができる。

上記一の局面による直流電源装置において、好ましくは、整流器により変換された直流電力を蓄積する蓄電部をさらに備え、制御部は、蓄電部の直流電力が負荷に供給されている場合に、直列用スイッチング素子および導通切り替え素子をオフする制御を同時に行った後に半導体スイッチング素子をオフする制御を行うか、または、直列用スイッチング素子、導通切り替え素子、半導体スイッチング素子の順でオフする制御を行うことにより、蓄電部から負荷に流れる電流を電流遮断部により遮断する制御を行うように構成されている。このように構成すれば、電流の導通時に導通損失が増加するのを抑制しながら電流遮断部の素子が破壊されるのを抑制することができる。

上記一の局面による直流電源装置において、好ましくは、直列用スイッチング素子、導通切り替え素子、および、半導体スイッチング素子は、それぞれ、サイリスタ、ＭＯＳＦＥＴ、および、ＩＧＢＴを含む。このように構成すれば、サイリスタは比較的オン電圧が低いので、直列用スイッチング素子としてサイリスタを用いることにより、電流導通時(直流電源装置の通常運転時)に導通損失が大きくなるのを効果的に抑制することができる。また、ＩＧＢＴは比較的高速にスイッチングするとともに耐圧が高いので、半導体スイッチング素子としてＩＧＢＴを用いることにより、高速に電流遮断を行うことができるとともに、半導体スイッチング素子に高電圧（定格電圧）がかかった場合でも半導体スイッチング素子が破壊されるのを抑制することができる。また、ＭＯＳＦＥＴは比較的導通損失が低いので、導通切り替え素子としてＭＯＳＦＥＴを用いることにより、電流導通時（直流電源装置の通常運転時）に導通損失が大きくなるのをより効果的に抑制することができる。また、ＭＯＳＦＥＴは比較的高速にスイッチングするので、電流遮断時において比較的速やかに、直列用スイッチング素子および導通切り替え素子の直流回路に流れる電流を半導体スイッチング素子側に転流させることができる。その結果、電流遮断部が電流遮断に要する時間を短くすることができる。

本発明によれば、上記のように、導通損失が増加するのを抑制しながら事故電流を高速に遮断することができるとともに、直流電源装置を小型化することができる。

一実施形態による直流電源装置の構成を示す図である。一実施形態による電流遮断部の各素子のゲート信号および電流値を示す図である。一実施形態による電流遮断部においてＩＧＢＴがオンされて導通の制御が開始された際（期間Ａ）の電流の流れを示す図である。一実施形態による電流遮断部において導通時にサイリスタおよびＭＯＳＦＥＴがオンされた際（期間Ｂ）の電流の流れを示す図である。一実施形態による電流遮断部においてサイリスタおよびＭＯＳＦＥＴがオフされて電流遮断の制御が開始された際（期間Ｃ）の電流の流れを示す図である。一実施形態によるＩＧＢＴがオフされて電流遮断の制御が完了された際（期間Ｄ）の電流遮断部の状態を示す図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［本実施形態］
図１〜図６を参照して、本実施形態による直流電源装置１００の構成について説明する。

（直流電源装置の構成）
図１に示すように、直流電源装置１００は、整流器１と、蓄電部２と、電流センサ３と、電流遮断部４と、制御部５と、駆動部６と、電圧センサ７と、を備える。直流電源装置１００は、たとえば太陽光発電システムに用いられる。

整流器１は、外部の系統１０１から入力される交流入力電圧を直流電圧に変換するように構成されている。直流電源装置１００の外部には、系統１０１と直流電源装置１００との間の電流の導通および遮断を切り替える交流遮断器１０２が設けられている。なお、系統１０１は、請求の範囲の「交流電圧源」の一例である。

蓄電部２は、整流器１により変換された直流電力を蓄積するように構成されている。蓄電部２は、系統１０１から電力が供給されない場合（停電時等）に、電源として負荷１０３に電力を供給する。

電流センサ３は、整流器１（蓄電部２）と電流遮断部４との間に流れる電流値を検出するように構成されている。

電流遮断部４は、整流器１（蓄電部２）と負荷１０３との間の電気的な接続および遮断を行うように構成されている。具体的には、電流遮断部４は、サイリスタ４０と、サイリスタ４０と直列に接続される自己消弧式のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）４１とを含む。ＭＯＳＦＥＴ４１は、サイリスタ４０に対して負荷１０３側においてサイリスタ４０と直列に接続されている。なお、サイリスタ４０およびＭＯＳＦＥＴ４１は、それぞれ、請求の範囲の「直列用スイッチング素子」および「導通切り替え素子」の一例である。

また、電流遮断部４は、ダイオード素子４２と、自己消弧式のＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）４３とを含む。ＩＧＢＴ４３は、ダイオード素子４２に対して負荷１０３側においてダイオード素子４２と直列に接続されている。ＩＧＢＴ４３として、ＲＢ（ＲｅｖｅｒｓｅＢｌｏｃｋｉｎｇ）−ＩＧＢＴおよびＲＣ（ＲｅｖｅｒｓｅＣｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴを用いてもよい。なお、ＩＧＢＴ４３は、請求の範囲の「半導体スイッチング素子」の一例である。

また、サイリスタ４０とＭＯＳＦＥＴ４１との直列回路は、ダイオード素子４２とＩＧＢＴ４３との直列回路と並列に接続されている。

また、サイリスタ４０の耐圧（たとえば１６００Ｖ）は、直流電源装置１００において用いられる直流電圧の定格電圧（たとえば７５０Ｖ）よりも大きい。また、ＭＯＳＦＥＴ４１の耐圧（たとえば１０〜２０Ｖ）は、上記定格電圧よりも小さい。また、ＩＧＢＴ４３の耐圧（たとえば１６００Ｖ）は、上記定格電圧よりも大きい。

また、サイリスタ４０およびＭＯＳＦＥＴ４１の各々の導通損失は、（サイリスタ４０およびＭＯＳＦＥＴ４１と同じ大きさの電流が流れている場合の）ＩＧＢＴ４３の導通損失よりも小さい。また、ＭＯＳＦＥＴ４１およびＩＧＢＴ４３の各々は、サイリスタ４０よりも高速にスイッチング可能に構成されている。なお、ＭＯＳＦＥＴ４１は、ＩＧＢＴ４３よりも高速にスイッチング可能に構成されている。

なお、電流遮断部４は、比較的少量の素子（サイリスタ４０、ＭＯＳＦＥＴ４１、ダイオード素子４２、およびＩＧＢＴ４３の４つの素子）によって電流遮断を行っている。これに対し、たとえばコンデンサからの放電電流によりスイッチに打ち消し電流を流すような構成では、スイッチおよびコンデンサに加え、抵抗素子、リアクトル、サイリスタ、および、ダイオード等の比較的多くの素子（部品）が必要である。したがって、電流遮断部４が比較的少量の素子により構成されていることにより、電流遮断部４の故障率が高くなるのを抑制（信頼性が低下するのを抑制）することが可能である。

また、制御部５は、整流器１および電流遮断部４の制御を行うように構成されている。具体的には、制御部５は、整流器１に設けられる図示しないスイッチング素子にゲート信号を送信することにより整流器１の動作を制御している。また、制御部５は、駆動部６に、電流遮断部４を制御するための指令信号を送信するように構成されている。

詳細には、駆動部６は、制御部５からの指令信号に基づき、電流遮断部４のサイリスタ４０、ＭＯＳＦＥＴ４１、および、ＩＧＢＴ４３をオンまたはオフするゲート信号を送信するように構成されている。

また、電圧センサ７は、電流遮断部４の出力電圧（電流遮断部４と負荷１０３との間の電圧）を検出するように構成されている。

（直流電源装置の動作）
次に、図２〜図６を参照して、直流電源装置１００の動作について説明する。

まず、直流電源装置１００の起動時において、整流器１を始動させて負荷１０３に給電を行う場合について説明する。

図２の（ａ）に示すように、ＩＧＢＴ４３にゲート信号が送信されることによりＩＧＢＴ４３がオン（ターンオン）する。そして、図３に示すように、ＩＧＢＴ４３にゲート信号が送信されてからＭＯＳＦＥＴ４１およびサイリスタ４０にゲート信号が送信されるまでの期間Ｉ（図２参照）において、整流器１からの電流（図３の破線参照）が、ダイオード素子４２およびＩＧＢＴ４３を通って負荷１０３側に流れる。図２の（ｄ）および（ｆ）に示すように、ＩＧＢＴ４３がターンオンされることにより、電流遮断部４の出力電流値（図２の（ｄ）参照）、および、ＩＧＢＴ４３に流れる電流値（図２の（ｆ）参照）の各々が所定の大きさに増加している。

本実施形態では、図２の（ｂ）および（ｃ）に示すように、制御部５は、ＩＧＢＴ４３をオンする制御を行った後に、サイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行うことにより、電流遮断部４を導通させる制御を行うように構成されている。

ここで、電流遮断部４の出力電圧は、ＩＧＢＴ４３がオンされることにより増加する。本実施形態では、制御部５は、電流遮断部４の出力電圧の増加が停止した後に、サイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行うことにより、電流遮断部４を導通させる制御を行うように構成されている。

具体的には、電圧センサ７により検出された電圧値が所定の最大電圧まで上昇した場合、電圧センサ７から制御部５に信号が送信される。制御部５は、電圧センサ７から上記信号を受信した場合、サイリスタ４０およびＭＯＳＦＥＴ４１をターンオンさせるためのゲート信号を送信するよう駆動部６に指令信号を与える。これにより、図２の期間Ｂが開始される。

詳細には、サイリスタ４０およびＭＯＳＦＥＴ４１にゲート信号が送信されることにより、サイリスタ４０およびＭＯＳＦＥＴ４１がターンオンする。そして、図４に示すように、期間Ｂ（図２参照）において、整流器１からの電流（図４の破線参照）が、ダイオード素子４２およびＩＧＢＴ４３の直列回路と、サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路とに分岐して負荷１０３側に流れる。

図２の（ｅ）に示すように、サイリスタ４０がターンオンされることにより、サイリスタ４０に流れる電流値が所定の大きさに増加している。なお、期間Ｉにおいてダイオード素子４２およびＩＧＢＴ４３の直列回路側にのみ流れていた電流が、期間Ｂにおいてサイリスタ４０およびＭＯＳＦＥＴ４１の直列回路側にも流れるので、期間ＢにおいてＩＧＢＴ４３に流れる電流値は期間Ｉにおける電流値よりも減少する。

ここで、本実施形態では、ダイオード素子４２のオン電圧（順電圧）Ｖ_ＦとＩＧＢＴ４３のオン電圧（コレクタ−エミッタ飽和電圧）Ｖｃｅとの合計値は、サイリスタ４０のオン電圧（順電圧）ＶｔｈとＭＯＳＦＥＴ４１のオン電圧（ドレイン−ソース間電圧）Ｖ_ＤＳとの合計値よりも大きい。具体的には、（Ｖ_Ｆ＋Ｖｃｅ）＞＞（Ｖｔｈ＋Ｖ_ＤＳ）という関係になる。サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に流れる電流値と、ダイオード素子４２およびＩＧＢＴ４３の直列回路に流れる電流値との比は、上記４つの素子のオン電圧によって決定される。オン電圧の合計値が上記のような関係になることによって、サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に流れる電流値は、ダイオード素子４２およびＩＧＢＴ４３の直列回路に流れる電流値よりも大きくなる。サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に流れる電流値は、ダイオード素子４２およびＩＧＢＴ４３の直列回路に流れる電流値のたとえば２０倍程度である。

これにより、ダイオード素子４２およびＩＧＢＴ４３には比較的小さい電流が流れるので、ダイオード素子４２およびＩＧＢＴ４３の発熱量を比較的小さくすることが可能である。また、ＭＯＳＦＥＴ４１として、ドレイン−ソース間抵抗を低い素子を配置することにより、ＭＯＳＦＥＴ４１の発熱量を小さくすることが可能である。これにより、サイリスタ４０以外の発熱量を小さくすることが可能である。その結果、電流遮断部４を放熱するための図示しない放熱器を、サイリスタ４０の発熱量のみを考慮して（ＭＯＳＦＥＴ４１、ＩＧＢＴ４３、および、ダイオード素子４２の発熱量を考慮せずに）設計することが可能となり、上記放熱器を小型化することが可能となる。

次に、負荷１０３への給電を停止する場合の直流電源装置１００の動作について説明する。

まず、電流センサ３が検知した電流値が予め設定した範囲を超えた場合に、電流センサ３から制御部５に信号が送信される。そして、信号が通知された制御部５は、駆動部６に対して電流遮断部４を遮断するための指令信号を送信する。以下に、具体的に説明する。

本実施形態では、図２の（ａ）〜（ｃ）に示すように、制御部５は、サイリスタ４０およびＭＯＳＦＥＴ４１をオフ（ターンオフ）する制御を同時に行った後にＩＧＢＴ４３をオフする制御を行うように構成されている。具体的には、サイリスタ４０およびＭＯＳＦＥＴ４１をターンオフするためのゲート信号がサイリスタ４０およびＭＯＳＦＥＴ４１に同時に送信される。これにより、期間Ｃが開始される。その後、ＩＧＢＴ４３をターンオフするためのゲート信号がＩＧＢＴ４３に送信され、期間Ｃが終了する。

これにより、図２の（ｄ）〜（ｆ）に示すように、期間Ｃにおいてサイリスタ４０に流れる電流値は、期間Ｂにおいてサイリスタ４０に流れる電流値よりも減少（図２の（ｅ）参照）している。また、期間ＣにおいてＩＧＢＴ４３に流れる電流値は、期間ＢにおいてＩＧＢＴ４３に流れる電流値よりも増加（図２の（ｆ）参照）している。これは、図５に示すように、ＭＯＳＦＥＴ４１がオフされることによりサイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に電流が流れなくなることによって、期間Ｂにおいてサイリスタ４０およびＭＯＳＦＥＴ４１に流れていた電流（図４参照）が期間ＣにおいてＩＧＢＴ４３側に転流されることに起因している。なお、ＭＯＳＦＥＴ４１がオフされた際にＩＧＢＴ４３は通電状態であるので、ＭＯＳＦＥＴ４１に高電圧（定格電圧）がかかることはない。

また、サイリスタ４０はゲートがオフされても電流（保持電流）が流れていればオン状態を継続するという特性を有するが、ＭＯＳＦＥＴ４１がオフされることによりサイリスタ４０に流れる電流がＩＧＢＴ４３側に転流されることによって、サイリスタ４０に流れる電流がゼロになるとともにサイリスタ４０がオフ状態になる。これにより、たとえばサイリスタ４０に打ち消し電流を流すことにより強制的にサイリスタ４０をターンオフさせる回路を設けなくてもサイリスタ４０をターンオフさせることが可能である。

また、本実施形態では、制御部５は、ＭＯＳＦＥＴ４１をオフする制御が行われることにより、サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に流れる電流がＩＧＢＴ４３側に転流されることによってサイリスタ４０に電流が流れなくなった後に、ＩＧＢＴ４３をオフする制御を行うことにより、電流遮断部４を遮断する制御を行うように構成されている。具体的には、制御部５は、サイリスタ４０に流れる電流値がゼロになった後に、ＩＧＢＴ４３をオフする制御を行うように構成されている。

詳細には、図２に示すように、制御部５は、ＭＯＳＦＥＴ４１をオフする制御が行われてから、サイリスタ４０のターンオフ時間以上の時間ｔ後に、ＩＧＢＴ４３をオフする制御を行うことにより、電流遮断部４を遮断する制御を行うように構成されている。具体的には、ＭＯＳＦＥＴ４１およびサイリスタ４０の各々にゲートオフ信号が送信されてから時間ｔ後にＩＧＢＴ４３にゲートオフ信号が送信される。なお、サイリスタ４０のターンオフ時間がたとえば０、５〜１ｍｓである場合、時間ｔを、サイリスタ４０のターンオフ時間の２倍程度である１〜２ｍｓ程度にするのが好ましい。

そして、図６に示すように、ＩＧＢＴ４３がオフされた後の期間Ｄにおいて、ＩＧＢＴ４３に電流が流れなくなる。図２の（ｄ）〜（ｆ）に示すように、期間Ｄにおいては、電流遮断部４の出力電流（図２の（ｄ）参照）、サイリスタ４０に流れる電流（図２の（ｅ）参照）、および、ＩＧＢＴ４３（図２の（ｆ）参照）に流れる電流の各々がゼロになる。これにより、電流遮断部４による電流遮断の制御が完了する。なお、ＩＧＢＴ４３がターンオフされた際、ＩＧＢＴ４３およびサイリスタ４０の各々に定格電圧がかかる一方、ＭＯＳＦＥＴ４１にはほとんど電圧がかからない。

また、停電時などにおいて系統１０１から電力が供給されない場合、蓄電部２の直流電力が負荷１０３に供給される。この場合、制御部５は、蓄電部２から流れる電流を電流遮断部４により導通させるとともに遮断する制御を行うように構成されている。蓄電部２からの電流を導通させるとともに遮断する場合の制御方法は、整流器１からの電流を導通させるとともに遮断する上記の方法（図２参照）と同様であるので、詳細な説明は省略する。

なお、半導体スイッチング素子であるＩＧＢＴ４３をオフさせることにより電流遮断部４に流れる電流が遮断されるので、機械スイッチのみにより電流を遮断する場合と異なり、アークが発生することがない。したがって、アークを強制的に消滅させるための構成を別途設けることなく、高速に電流遮断を行うことが可能である。

また、機械スイッチを用いた場合、直流のアーク消弧は一般的に交流のアーク消弧よりも難しいため選択できるスイッチが限定される。そこで、半導体スイッチング素子であるＩＧＢＴ４３により電流を遮断することにより、素子（スイッチ）の選択肢が限定されるという不都合を解消することが可能である。

また、機械スイッチにアークが発生することにより導通状態が一定時間継続される場合と異なり、ヒューズエレメント等を設けて過電流保護を行う必要がない。これにより、ヒューズエレメント等が経年劣化した場合等に行われる交換作業等を行う手間を省略することが可能である。

［本実施形態の効果］
本実施形態では、以下のような効果を得ることができる。

本実施形態では、上記のように、電流遮断部４は、直流電圧の定格電圧よりも耐圧が大きいサイリスタ４０と、サイリスタ４０に対して負荷１０３側に直列に接続され、定格電圧よりも耐圧が小さい自己消弧式のＭＯＳＦＥＴ４１とを有する直列回路と、上記直列回路に対して並列に接続され、定格電圧よりも耐圧が大きい自己消弧式のＩＧＢＴ４３と、を含む。また、サイリスタ４０およびＭＯＳＦＥＴ４１の各々は、ＩＧＢＴ４３よりも導通損失が小さい。そして、制御部５が、サイリスタ４０およびＭＯＳＦＥＴ４１をオフする制御を同時に行った後にＩＧＢＴ４３をオフする制御を行うように、直流電源装置１００を構成する。

これにより、サイリスタ４０およびＭＯＳＦＥＴ４１に流れている電流がＩＧＢＴ４３に転流されるので、全ての電流がＩＧＢＴ４３に流れている状態でＩＧＢＴ４３をオフすることができる。ここで、ＩＧＢＴ４３にはオフ時にアークが発生しないので、高速にＩＧＢＴ４３をオフ状態にするためにコンデンサの充電エネルギーを用いてＩＧＢＴ４３に重畳電流を流す必要がない。したがって、上記のように制御することによって、コンデンサを用いずにＩＧＢＴ４３により高速に事故電流を遮断することができる。これにより、事故電流を高速に遮断しながら直流電源装置１００を小型化することができる。

また、ＩＧＢＴ４３に比べて導通損失が比較的小さいサイリスタ４０およびＭＯＳＦＥＴ４１の直列回路が、ＩＧＢＴ４３と並列に接続されていることによって、ＩＧＢＴ４３のみが設けられている場合と異なり導通損失が比較的小さい上記直列回路側にも少なくとも一部の電流を流すことができる。その結果、ＩＧＢＴ４３のみが設けられている場合に比べて、導通損失（消費電力）を抑制することができる。これらの結果、導通損失が増加するのを抑制しながら事故電流を高速に遮断することができるとともに、直流電源装置１００を小型化することができる。

また、サイリスタ４０およびＭＯＳＦＥＴ４１に流れている電流がＩＧＢＴ４３に転流されることにより、サイリスタ４０およびＭＯＳＦＥＴ４１に電流が流れていない状態でＩＧＢＴ４３をオフすることができる。これにより、ＩＧＢＴ４３がオフ状態にされた際、ＩＧＢＴ４３およびサイリスタ４０に直流電源装置１００の定格電圧がかかる一方で、ＭＯＳＦＥＴ４１の前段に設けられるサイリスタ４０がオフ状態なのでＭＯＳＦＥＴ４１にかかる電圧が略ゼロになる。その結果、ＭＯＳＦＥＴ４１に耐圧以上の電圧（定格電圧）がかかるのを抑制することができるので、ＭＯＳＦＥＴ４１が破壊されるのを抑制することができる。なお、サイリスタ４０およびＭＯＳＦＥＴ４１の各々の耐圧は定格電圧以上であるので、サイリスタ４０およびＭＯＳＦＥＴ４１の各々は破壊されない。これにより、電流遮断部４（ＭＯＳＦＥＴ４１）の素子が破壊されるのを抑制することができる。

ここで、サイリスタ４０をオフする制御と、ＭＯＳＦＥＴ４１をオフする制御との間に時間差がある場合、上記時間差の分だけＩＧＢＴ４３をオフする制御が遅延するため、ＩＧＢＴ４３に電流が流れる時間が増大する。サイリスタ４０およびＭＯＳＦＥＴ４１をオフする制御を同時に行うことにより、ＩＧＢＴ４３をオフする制御が遅延するのを抑制することができるとともに、ＩＧＢＴ４３に電流が流れる時間が増大するのを抑制することができる。ここで、ＩＧＢＴ４３の大きさは通電可能時間に依存する。したがって、ＩＧＢＴ４３に電流が流れる時間が増大するのを抑制することにより、ＩＧＢＴ４３が大型化するのを抑制することができる。

また、本実施形態では、上記のように、制御部５が、ＭＯＳＦＥＴ４１をオフする制御が行われることにより、サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路に流れる電流がＩＧＢＴ４３側に転流されることによってサイリスタ４０に電流が流れなくなった後に、ＩＧＢＴ４３をオフする制御を行うことにより、電流遮断部４を遮断する制御を行うように、直流電源装置１００を構成する。これにより、サイリスタ４０およびＭＯＳＦＥＴ４１の直列回路にまだ電流が流れている間にＩＧＢＴ４３がオフされるのを抑制することができる。その結果、ＩＧＢＴ４３がオフされる際には、サイリスタ４０を確実にオフ状態にすることができる。その結果、ＭＯＳＦＥＴ４１に高電圧（定格電圧）がかかるのをより確実に抑制することができる。

また、本実施形態では、上記のように、制御部５が、ＭＯＳＦＥＴ４１をオフする制御が行われてから、サイリスタ４０のターンオフ時間以上の時間ｔ後に、ＩＧＢＴ４３をオフする制御を行うことにより、電流遮断部４を遮断する制御を行うように、直流電源装置１００を構成する。これにより、ＩＧＢＴ４３をオフする制御を、より一層確実に、サイリスタ４０に電流が流れなくなった後に行うことができる。

また、本実施形態では、上記のように、制御部５が、ＩＧＢＴ４３をオンする制御を行った後に、サイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行うことにより、電流遮断部４を導通させる制御を行うように、直流電源装置１００を構成する。これにより、ＩＧＢＴ４３がオフされている間にサイリスタ４０およびＭＯＳＦＥＴ４１がオンされるのを抑制することができるので、ＭＯＳＦＥＴ４１に高電圧（直流電源装置１００の定格電圧）が印加されるのを抑制することができる。

また、本実施形態では、上記のように、制御部５が、ＩＧＢＴ４３がオンされることにより電流遮断部４の出力電圧が増加するとともに上記出力電圧の増加が停止した後に、サイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行うことにより、電流遮断部４を導通させる制御を行うように構成されている。ここで、電流遮断部４の出力電圧の増加に合わせてＩＧＢＴ４３にかかる電圧は減少する。したがって、電流遮断部４の出力電圧の増加が停止した後にサイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行うことにより、ＩＧＢＴ４３にかかる電圧が最小になってからサイリスタ４０およびＭＯＳＦＥＴ４１をオンすることができる。その結果、ＩＧＢＴ４３に並列に接続されているＭＯＳＦＥＴ４１にもＩＧＢＴ４３にかかる電圧と同じ大きさの電圧がかかるので、ＭＯＳＦＥＴ４１に高電圧が印加されるのを抑制することができる。

また、本実施形態では、上記のように、ダイオード素子４２のオン電圧Ｖ_ＦとＩＧＢＴ４３のオン電圧Ｖｃｅとの合計値が、サイリスタ４０のオン電圧ＶｔｈとＭＯＳＦＥＴ４１のオン電圧Ｖ_ＤＳとの合計値よりも大きくなるように、直流電源装置１００を構成する。これにより、オン電圧の合計値が比較的大きいダイオード素子４２とＩＧＢＴ４３との直列回路に流れる電流を比較的小さくすることができる。その結果、ダイオード素子４２およびＩＧＢＴ４３の発熱量を比較的小さくすることができる。

また、サイリスタ４０およびＭＯＳＦＥＴ４１の各々の導通損失はＩＧＢＴ４３の導通損失よりも小さいので、サイリスタ４０およびＭＯＳＦＥＴ４１の各々のオン抵抗は、ＩＧＢＴ４３のオン抵抗に比べて比較的小さい。したがって、オン抵抗が比較的小さいサイリスタ４０およびＭＯＳＦＥＴ４１に、ダイオード素子４２とＩＧＢＴ４３との直列回路に流れる電流よりも比較的大きい電流を流すことによって、サイリスタ４０およびＭＯＳＦＥＴ４１の発熱量が増大するのを極力抑制することができる。これらにより、電流遮断部４全体としての発熱量が増大するのを抑制することができる。

また、本実施形態では、上記のように、制御部５が、蓄電部２の直流電力が負荷１０３に供給されている場合に、サイリスタ４０およびＭＯＳＦＥＴ４１をオフする制御を同時に行った後にＩＧＢＴ４３をオフする制御を行うように、直流電源装置１００を構成する。これにより、電流の導通時に導通損失が増加するのを抑制しながら電流遮断部４の素子が破壊されるのを抑制することができる。

また、本実施形態では、上記のように、電流遮断部４の素子が、サイリスタ４０、ＭＯＳＦＥＴ４１、および、ＩＧＢＴ４３を含むように、直流電源装置１００を構成する。これにより、サイリスタは比較的オン電圧が低いので、サイリスタ４０としてサイリスタ４０を用いることにより、電流導通時（直流電源装置１００の通常運転時）に導通損失が大きくなるのを効果的に抑制することができる。また、ＩＧＢＴは比較的高速にスイッチングするとともに耐圧が高いので、ＩＧＢＴ４３としてＩＧＢＴ４３を用いることにより、高速に電流遮断を行うことができるとともに、ＩＧＢＴ４３に高電圧（定格電圧）がかかった場合でもＩＧＢＴ４３が破壊されるのを抑制することができる。また、ＭＯＳＦＥＴは比較的導通損失が低いので、ＭＯＳＦＥＴ４１としてＭＯＳＦＥＴ４１を用いることにより、電流導通時(直流電源装置の通常運転時)に導通損失が大きくなるのをより効果的に抑制することができる。また、ＭＯＳＦＥＴは比較的高速にスイッチングするので、電流遮断時において比較的速やかに、サイリスタ４０およびＭＯＳＦＥＴ４１の直流回路に流れる電流をＩＧＢＴ４３側に転流させることができる。その結果、電流遮断部４が電流遮断に要する時間を短くすることができる。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく請求の範囲によって示され、さらに請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記実施形態では、サイリスタ４０（直列用スイッチング素子）およびＭＯＳＦＥＴ４１（導通切り替え素子）をオフする制御を同時に行った後にＩＧＢＴ４３（半導体スイッチング素子）をオフする制御が行われる例を示したが、本発明はこれに限られない。たとえば、制御部５は、サイリスタ４０、ＭＯＳＦＥＴ４１、ＩＧＢＴ４３の順でオフする制御を行うことにより、電流遮断部４を遮断する制御を行ってもよい。なお、蓄電部２の電力により負荷１０３に給電を行う場合にも、サイリスタ４０、ＭＯＳＦＥＴ４１、ＩＧＢＴ４３の順でオフする制御を行ってもよい。

また、上記実施形態では、スイッチング素子としてサイリスタ４０が設けられる例を示したが、本発明はこれに限られない。たとえば、サイリスタ４０の代わりに機械スイッチが設けられてもよい。この場合、ＭＯＳＦＥＴ４１をオフすることにより電流を転流させることによって、機械スイッチに流れる電流を容易にゼロにすることが可能であるので、機械スイッチをオフする際に機械スイッチにアークが発生するのを抑制することが可能である。その結果、機械スイッチを用いる場合でも、電流遮断に要する時間が長くなるのを抑制することが可能である。また、サイリスタ４０の代わりにバイポーラトランジスタが設けられていてもよい。なお、サイリスタ４０の代わりに機械スイッチにした場合の方が、消費電力をさらに低減することが可能である。

また、上記実施形態では、制御部５は、電流遮断部４の出力電圧の増加が停止した後に、サイリスタ４０（直列用スイッチング素子）およびＭＯＳＦＥＴ４１（導通切り替え素子）をオンする制御を行う例を示したが、本発明はこれに限られない。たとえば、制御部５は、上記出力電圧が増加している途中でも、上記出力電圧が所定の閾値よりも大きくなった場合にサイリスタ４０およびＭＯＳＦＥＴ４１をオンする制御を行ってもよい。

また、上記実施形態では、導通切り替え素子としてＭＯＳＦＥＴ４１を設けている例を示したが、本発明はこれに限られない。たとえば、ＭＯＳＦＥＴ４１の代わりに機械スイッチを設けてもよい。

また、上記実施形態では、スイッチング素子としてＩＧＢＴ４３を設けている例を示したが、本発明はこれに限られない。たとえば、ＩＧＢＴ４３の代わりにＳｉＣ−ＭＯＳＦＥＴを設けてもよい。

１整流器
２蓄電部
４電流遮断部
５制御部
４０サイリスタ（直列用スイッチング素子）
４１ＭＯＳＦＥＴ（導通切り替え素子）
４２ダイオード素子
４３ＩＧＢＴ（半導体スイッチング素子）
１００直流電源装置
１０１系統（交流電圧源）
１０３負荷
ｔ時間（所定時間）
Ｖｃｅオン電圧（半導体スイッチング素子のオン電圧）
Ｖ_ＤＳオン電圧（導通切り替え素子のオン電圧）
Ｖ_Ｆオン電圧（ダイオード素子のオン電圧）
Ｖｔｈオン電圧（スイッチング素子のオン電圧）

Claims

交流電圧源から供給される交流入力電圧を直流電圧に変換する整流器と、
前記整流器と負荷との間の電気的な接続および遮断を行う電流遮断部と、
前記整流器および前記電流遮断部の制御を行う制御部と、を備え、
前記電流遮断部は、
前記直流電圧の定格電圧よりも耐圧が大きい直列用スイッチング素子と、前記直列用スイッチング素子に対して前記負荷側に直列に接続され、前記定格電圧よりも耐圧が小さい自己消弧式の導通切り替え素子とを有する直列回路と、
前記直列回路に対して並列に接続され、前記定格電圧よりも耐圧が大きい自己消弧式の半導体スイッチング素子と、を含み、
前記直列用スイッチング素子および前記導通切り替え素子の各々は、前記半導体スイッチング素子よりも導通損失が小さく、
前記制御部は、前記直列用スイッチング素子および前記導通切り替え素子をオフする制御を同時に行った後に前記半導体スイッチング素子をオフする制御を行うか、または、前記直列用スイッチング素子、前記導通切り替え素子、前記半導体スイッチング素子の順でオフする制御を行うことにより、前記電流遮断部を遮断する制御を行うように構成されている、直流電源装置。
前記制御部は、前記直列用スイッチング素子および前記導通切り替え素子をオフする制御を同時に行った後に、前記半導体スイッチング素子をオフする制御を行うことにより、前記電流遮断部を遮断する制御を行うように構成されている、請求項１に記載の直流電源装置。
前記制御部は、前記導通切り替え素子をオフする制御が行われることにより、前記直列用スイッチング素子および前記導通切り替え素子の前記直列回路に流れる電流が前記半導体スイッチング素子側に転流されることによって前記直列用スイッチング素子に電流が流れなくなった後に、前記半導体スイッチング素子をオフする制御を行うことにより、前記電流遮断部を遮断する制御を行うように構成されている、請求項１または２に記載の直流電源装置。
前記導通切り替え素子は、前記直列用スイッチング素子よりも高速にスイッチング可能に構成されており、
前記制御部は、前記導通切り替え素子をオフする制御が行われてから、前記直列用スイッチング素子のターンオフ時間以上の所定時間後に、前記半導体スイッチング素子をオフする制御を行うことにより、前記電流遮断部を遮断する制御を行うように構成されている、請求項３に記載の直流電源装置。
前記制御部は、前記半導体スイッチング素子をオンする制御を行った後に、前記直列用スイッチング素子および前記導通切り替え素子をオンする制御を行うことにより、前記電流遮断部を導通させる制御を行うように構成されている、請求項１〜４のいずれか１項に記載の直流電源装置。
前記制御部は、前記半導体スイッチング素子がオンされることにより前記電流遮断部の出力電圧が増加するとともに前記出力電圧の増加が停止した後に、前記直列用スイッチング素子および前記導通切り替え素子をオンする制御を行うことにより、前記電流遮断部を導通させる制御を行うように構成されている、請求項５に記載の直流電源装置。
前記電流遮断部は、前記直列回路に並列に接続され、前記半導体スイッチング素子と直列に接続されるダイオード素子を含み、
前記ダイオード素子のオン電圧と前記半導体スイッチング素子のオン電圧との合計値は、前記直列用スイッチング素子のオン電圧と前記導通切り替え素子のオン電圧との合計値よりも大きい、請求項１〜６のいずれか１項に記載の直流電源装置。
前記整流器により変換された直流電力を蓄積する蓄電部をさらに備え、
前記制御部は、前記蓄電部の直流電力が前記負荷に供給されている場合に、前記直列用スイッチング素子および前記導通切り替え素子をオフする制御を同時に行った後に前記半導体スイッチング素子をオフする制御を行うか、または、前記直列用スイッチング素子、前記導通切り替え素子、前記半導体スイッチング素子の順でオフする制御を行うことにより、前記蓄電部から前記負荷に流れる電流を前記電流遮断部により遮断する制御を行うように構成されている、請求項１〜７のいずれか１項に記載の直流電源装置。
前記直列用スイッチング素子、前記導通切り替え素子、および、前記半導体スイッチング素子は、それぞれ、サイリスタ、ＭＯＳＦＥＴ、および、ＩＧＢＴを含む、請求項１〜８のいずれか１項に記載の直流電源装置。