JP7180157B2 - 双方向スイッチ回路 - Google Patents
双方向スイッチ回路 Download PDFInfo
- Publication number
- JP7180157B2 JP7180157B2 JP2018133012A JP2018133012A JP7180157B2 JP 7180157 B2 JP7180157 B2 JP 7180157B2 JP 2018133012 A JP2018133012 A JP 2018133012A JP 2018133012 A JP2018133012 A JP 2018133012A JP 7180157 B2 JP7180157 B2 JP 7180157B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- semiconductor element
- bidirectional switch
- current
- extinguishing semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
例えば、図6は、特許文献1に記載された交流電力調整装置であり、ACは交流電源、Q1a,Q1b,Q1c,Q1dはIGBT、Q2a,Q2b,Q2c,Q2dは各IGBTに並列接続されたMOSFET、Lはリアクトル、Cはコンデンサ、Rは負荷である。ここで、IGBT Q1a,Q1b及びMOSFET Q2a,Q2bにより双方向スイッチSW1が構成され、IGBT Q1c,Q1d及びMOSFET Q2c,Q2dにより双方向スイッチSW2が構成されている。
図7において、SW11はMOSFET Q2a,Q2bからなる双方向スイッチ、SW12はMOSFET Q2c,Q2dからなる双方向スイッチ、D1~D6はダイオード、L1,L2はリアクトルであり、他の部分については図6と同一の符号を付してある。
この従来技術では、 ダイオードD1,D2,D3,D4にサージ電流の耐量が大きい低速の素子、ダイオードD5,D6にサージ電流の耐量が小さい高速の素子を用い、通常動作時には、MOSFET Q2b,Q2dを常時オンさせつつMOSFET Q2a,Q2cを高速スイッチングする。
図9(a)の単方向スイッチにおいて、Q1は高速スイッチングが可能なIGBT、Q2は順電圧降下が極めて小さく低耐圧のMOSFET、Thは順電圧降下が小さいサイリスタ、100,100’は通流、遮断するべき双方向の電流が流れる電路を示す。
なお、図9(b)の双方向スイッチは、図9(a)の単方向スイッチを2個、逆並列に接続したものに相当し、Q1a,Q1bはIGBT、Q2a,Q2bはMOSFET、Tha,Thbはサイリスタである。この双方向スイッチの動作は、以下に述べる単方向スイッチの動作から容易に類推可能であるため、ここでは説明を省略する。
これにより、IGBT Q1には、時刻t1~t2の期間、電流が流れ、時刻t2以後は、電流がIGBT Q1からサイリスタThとMOSFET Q2との直列回路に転流する。また、時刻t3でMOSFET Q2のゲート信号がOFFすると、その後の時刻t4にサイリスタThを流れる電流が保持電流以下となり、サイリスタThとMOSFET Q2との直列回路に流れていた電流はIGBT Q1に転流する。IGBT Q1のゲート信号は、時刻t3からオフ遅延時間tdoffを経過した時刻t5にOFFするので、IGBT Q1には時刻t4~t5の期間、電流が流れる。
特に、MOSFET Q2をOFFするタイミングではIGBT Q1がONしており、MOSFET Q2には数[V]程度の電圧しか印加されないので、MOSFET Q2に低耐圧かつ安価な素子を使用することができ、MOSFET Q2をサイリスタThに直列接続しても導通損失の増加は無視できる程度である。
ここで、図9(a),(b)におけるサイリスタは、一般に定格の10倍程度の短時間過電流耐量を持っている。一方、サイリスタとの間で電流が転流するIGBTは、図11に示す飽和電流特性のように、定格電流の5倍前後でコレクタ電流が飽和してしまい、コレクタ電流を更に流そうとすると、コレクタ-エミッタ間電圧が上昇して最大で電源電圧相当にまで達することがある。このため、この電流領域で図10に示した如く、IGBT Q1がONしている状態でMOSFET Q2をOFFし、サイリスタThの電流をIGBT Q1側に転流させる場合、MOSFET Q2にはその耐圧を大幅に超える電圧(IGBT Q1のコレクタ-エミッタ間電圧)が印加されて過電圧破壊に至る恐れがあった。
第1のサイリスタと第1の自己消弧型半導体素子とを直列接続してなる第1の単方向スイッチ部と、第2のサイリスタと第2の自己消弧型半導体素子とを直列接続してなる第2の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第3の単方向スイッチ部を構成する第3の自己消弧型半導体素子を接続し、
前記第1の自己消弧型半導体素子及び前記第2の自己消弧型半導体素子がMOSFETまたはIGBTであり、前記第3の自己消弧型半導体素子がIGBTまたはバイポーラトランジスタもしくはMOSFETであることを特徴とする。
また、第3の自己消弧型半導体素子に並列にコンデンサを接続すれば、いわゆるソフトスイッチングも可能になる。
この第1実施形態では、図9(b)と同様に、サイリスタThaと低耐圧のMOSFET Q2aとを直列接続してなる第1の単方向スイッチ部Saと、サイリスタThbと低耐圧のMOSFET Q2bとを直列接続してなる第2の単方向スイッチ部Sbとが逆並列に接続され、これらの逆並列回路が電路100,100’の間に挿入されている。
上述したように、本実施形態に係る双方向スイッチ回路は、電路100,100’に直列に接続されて双方向の電流を通流、遮断するものである。
上述したごとく、サイリスタTha,Thbの短時間許容電流に対して電流容量が大きいIGBT Q1を使用することは、例えば、サイリスタTha,Thbの連続電流容量に対して、2倍以上の連続電流容量を持つIGBT Q1を用いることを意味する。言い換えれば、サイリスタTha,Thbの短時間過電流を定格電流の10倍とし、IGBT Q1の飽和電流を定格電流の10倍として、これらの短時間過電流と飽和電流とが等しくなるような定格電流を有するIGBT、サイリスタをそれぞれ選定すれば良い。
図2は単方向スイッチとしての動作を示すタイミングチャート、図3(a),(b),(c)は図1に電流経路を重ねて表示した回路図、図4はIGBTの逆バイアス安全動作領域を示す図である。
図2において、時刻t11以前と時刻t16以後はスイッチが遮断状態であり、時刻t11~t16の期間がスイッチの導通状態である。
その後、時刻t12でMOSFET Q2aのゲート信号がONし、更に時刻t13でサイリスタThaのゲート信号がONすると、時刻t11からIGBT Q1に流れていた電流が時刻t13以後はサイリスタThaとMOSFET Q2aとの直列回路に転流する。このため、主な電流経路は図3(b)に示す通りとなる。なお、時刻t13以後もIGBT Q1のゲート信号はONのままであるため、IGBT Q1にも僅かに電流が流れる。
その後、時刻t15でIGBT Q1のゲート信号をOFFすると、IGBT Q1の電流は速やかに減少してほぼ0になる。時刻t15から時刻t16までの期間は、それまでIGBT Q1に流れていた電流がコンデンサC側に転流してコンデンサCを充電することにより、電圧Vをほぼ電源電圧まで上昇させる。この時刻t15~t16における主な電流経路は、図3(c)に示す通りである。
また、図2における電圧V1は電路100に接続された電源(図示せず)の電圧、電圧V2はダイオードブリッジDB内のダイオードD1,D4及びIGBT Q1の順電圧降下の合計値、電圧V3はサイリスタThaとMOSFET Q2aとの順電圧降下の合計値に、それぞれ相当する。
ここで、図4に示す如く、IGBT Q1がターンオフする際に安全に動作可能なコレクタ-エミッタ間電圧とコレクタ電流との関係は、逆バイアス安全動作領域(RBSOA)として知られており、一般的な安全動作領域は、斜線のハッチングを施した角形特性である。すなわち、市販のIGBTの多くは、ターンオフ時の電圧-電流軌跡が定格電圧と定格電流またはその数倍の点を通過しても素子が耐えられるように設計されている。
しかし、図12の回路では、IGBT Q1a,Q1bのターンオフ後もコンデンサCを介して電路100,100’間で交流電流が流れ続けるので、これを防ぐにはコンデンサCの容量値をできるだけ小さくすることが望ましい。これに対し、本実施形態に係る図1の回路では、スイッチが遮断状態となる図2の時刻t16以後はコンデンサCがピーク電圧(電源電圧V1)に充電されていて電流が流れないため、コンデンサCの容量値がある程度大きくても問題はない。
なお、上述した動作説明は電路100側から電流が流入する場合のものであるが、電路100’側から電流が流入する場合には、図2におけるサイリスタThaがThbに、MOSFET Q2aがQ2bにそれぞれ置き換わるだけで基本的な動作に変わりはない。
その他の構成は図1の第1実施形態と同一であるため、詳述を省略する。
すなわち、回路を高耐圧化する場合、サイリスタについては高耐圧品を比較的容易に入手可能であるが、IGBTの高耐圧品、例えば、耐圧3.3[kV]以上の素子は高価であり、しかも種類が限られる。このため、比較的安価で入手が容易な耐圧1.2[kV]程度のIGBTを、ダイオードブリッジDBの直流出力端子間に複数、直列接続して第3の単方向スイッチ部Sdを構成することにより、所望の耐圧を得るようにした。
また、IGBT Q1a,Q1b,Q1c,Q1dにそれぞれ並列接続されたコンデンサCa,Cb,Cc,Cdは、前述したソフトスイッチングを可能にするだけでなく、ダイオードブリッジDBの直流出力電圧を均等に分圧して各IGBTのコレクタ-エミッタ間電圧を均等化する機能も果たしている。
また、第1,第2の単方向スイッチ部Sa,Sbを構成する自己消弧型半導体素子としては、MOSFET Q2a,Q2bの代わりにIGBTを用いても良い。
更に、第1,第2の単方向スイッチ部Sa,Sbを構成するサイリスタTha,Thbは何れも単一である必要はなく、複数のサイリスタの直列回路によりそれぞれ構成して高耐圧化を図っても良い。
Q2a,Q2b:MOSFET
Tha,Thb:サイリスタ
Sa,Sb,Sc,Sd:単方向スイッチ部
DB:ダイオードブリッジ
D1,D2,D3,D4:ダイオード
C,Ca,Cb,Cc,Cd:コンデンサ
100,100’:電路
Claims (6)
- 半導体スイッチング素子の動作により双方向の電流を通流、遮断する双方向スイッチ回路であって、前記双方向の電流が流れる電路に挿入される双方向スイッチ回路において、
第1のサイリスタと第1の自己消弧型半導体素子とを直列接続してなる第1の単方向スイッチ部と、第2のサイリスタと第2の自己消弧型半導体素子とを直列接続してなる第2の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第3の単方向スイッチ部を構成する第3の自己消弧型半導体素子を接続し、
前記第1の自己消弧型半導体素子及び前記第2の自己消弧型半導体素子がMOSFETまたはIGBTであり、前記第3の自己消弧型半導体素子がIGBTまたはバイポーラトランジスタもしくはMOSFETであることを特徴とする双方向スイッチ回路。 - 請求項1に記載した双方向スイッチ回路において、
前記第3の単方向スイッチ部を、単一の前記第3の自己消弧型半導体素子により構成したことを特徴とする双方向スイッチ回路。 - 請求項1に記載した双方向スイッチ回路において、
前記第3の単方向スイッチ部を、前記第3の自己消弧型半導体素子を複数、直列に接続して構成したことを特徴とする双方向スイッチ回路。 - 請求項1~3の何れか1項に記載した双方向スイッチ回路において、
前記第3の自己消弧型半導体素子に並列にコンデンサを接続したことを特徴とする双方向スイッチ回路。 - 請求項1~4の何れか1項に記載した双方向スイッチ回路において、
前記第1のサイリスタ及び前記第2のサイリスタの短時間許容電流に対して、前記第3の自己消弧型半導体素子の出力電流が飽和しないように前記第3の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。 - 請求項5に記載した双方向スイッチ回路において、
前記第1のサイリスタ及び前記第2のサイリスタの連続電流容量に対して、前記第3の自己消弧型半導体素子の連続電流容量が2倍以上になるように前記第3の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133012A JP7180157B2 (ja) | 2018-07-13 | 2018-07-13 | 双方向スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133012A JP7180157B2 (ja) | 2018-07-13 | 2018-07-13 | 双方向スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020014045A JP2020014045A (ja) | 2020-01-23 |
JP7180157B2 true JP7180157B2 (ja) | 2022-11-30 |
Family
ID=69170809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018133012A Active JP7180157B2 (ja) | 2018-07-13 | 2018-07-13 | 双方向スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7180157B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113261188A (zh) * | 2019-07-10 | 2021-08-13 | 富士电机株式会社 | 直流电源装置 |
CN111555742A (zh) * | 2020-05-07 | 2020-08-18 | 漳州科华技术有限责任公司 | 一种组合开关元件及不间断电源 |
CN113726144B (zh) * | 2021-07-15 | 2023-11-03 | 华为数字能源技术有限公司 | 驱动控制器、功率因数校正电路的控制系统及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006050697A (ja) | 2004-08-02 | 2006-02-16 | Kyoto Denkiki Kk | 交流電力調整装置 |
JP2010041863A (ja) | 2008-08-07 | 2010-02-18 | Fuji Electric Systems Co Ltd | 交直変換回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2711497B2 (ja) * | 1992-08-27 | 1998-02-10 | 株式会社三社電機製作所 | サイクル制御方法 |
-
2018
- 2018-07-13 JP JP2018133012A patent/JP7180157B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006050697A (ja) | 2004-08-02 | 2006-02-16 | Kyoto Denkiki Kk | 交流電力調整装置 |
JP2010041863A (ja) | 2008-08-07 | 2010-02-18 | Fuji Electric Systems Co Ltd | 交直変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2020014045A (ja) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2640688C (en) | Switchgear cell and converter circuit for switching a large number of voltage levels | |
US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
JP7180157B2 (ja) | 双方向スイッチ回路 | |
JP7115127B2 (ja) | スイッチ装置 | |
JP3621659B2 (ja) | 電力変換システム | |
US20190140555A1 (en) | Three-level inverter | |
JP7200528B2 (ja) | 電流遮断器 | |
WO2015111154A1 (ja) | スイッチング回路、インバータ回路、及びモータ制御装置 | |
JP5929277B2 (ja) | 3レベル電力変換装置 | |
JP2019009846A (ja) | ゲート駆動回路およびインバータ装置 | |
US5287260A (en) | GTO rectifier and inverter | |
JP6314053B2 (ja) | 電力変換装置及びその制御方法 | |
Kinoshita et al. | 100 A solid state circuit breaker using monolithic GaN bidirectional switch with two-step gate-discharging technique | |
EP2768140A1 (en) | Method of switching a semiconductor device | |
JP4491718B2 (ja) | 3レベルコンバータ | |
CN108604877B (zh) | 链式链路转换器的子模块 | |
JP5233492B2 (ja) | 交直変換回路 | |
JP7421566B2 (ja) | マルチレベルインバータの交流出力に過渡電圧変動が発生した場合の電流制限のための方法及びマルチレベルインバータ | |
JPH1042548A (ja) | 半導体電力変換装置 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
JP7226551B2 (ja) | 直流電源装置 | |
JP2000116114A (ja) | 半導体電力変換装置 | |
WO2024002248A1 (zh) | 固态电机启动器 | |
JP2023154840A (ja) | サイリスタの強制転流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220602 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220927 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20221006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7180157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |