JPWO2020261707A1 - Ceramic substrate manufacturing method and ceramic substrate - Google Patents
Ceramic substrate manufacturing method and ceramic substrate Download PDFInfo
- Publication number
- JPWO2020261707A1 JPWO2020261707A1 JP2021527400A JP2021527400A JPWO2020261707A1 JP WO2020261707 A1 JPWO2020261707 A1 JP WO2020261707A1 JP 2021527400 A JP2021527400 A JP 2021527400A JP 2021527400 A JP2021527400 A JP 2021527400A JP WO2020261707 A1 JPWO2020261707 A1 JP WO2020261707A1
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- individual
- ceramic
- manufacturing
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Acoustics & Sound (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
セラミック基板の製造方法は、上面に凹部を有するセラミック基板の製造方法であって、複数のセラミックグリーンシートが積層されたマザー積層体を、複数のセラミックグリーンシートの積層方向に沿った方向であって、マザー積層体の主面に垂直な方向に切断して、焼成後に個片のセラミック基板として形成される個片積層体を形成する工程と、個片積層体の、複数のセラミックグリーンシートの積層方向と平行な面であって、主面と交差する第1端面をプレス加工することで、焼成前の個片積層体に凹部を形成する工程と、を有する。 The method for manufacturing a ceramic substrate is a method for manufacturing a ceramic substrate having a recess on the upper surface, in which a mother laminate in which a plurality of ceramic green sheets are laminated is oriented along a stacking direction of a plurality of ceramic green sheets. , A step of cutting in a direction perpendicular to the main surface of the mother laminate to form an individual ceramic substrate formed as an individual ceramic substrate after firing, and a lamination of a plurality of ceramic green sheets of the individual laminate. The present invention includes a step of forming a recess in the individual piece laminate before firing by pressing a first end surface which is a surface parallel to the direction and intersects with the main surface.
Description
本発明は、セラミック基板の製造方法及びセラミック基板に関する。 The present invention relates to a method for manufacturing a ceramic substrate and a ceramic substrate.
電子部品を実装する実装基板や、電子部品を収納するパッケージとしてセラミック基板が用いられる。特許文献1に記載されているセラミック基板(電子部品収納用基板)では、セラミックグリーンシートの上面をプレス加工して、凹部を加工することによって、焼成後のセラミック基板に凹部が形成される。また、特許文献1のセラミック基板では、上下面を貫通する内部導体が設けられる。
Ceramic substrates are used as mounting substrates for mounting electronic components and as packages for accommodating electronic components. In the ceramic substrate (substrate for storing electronic components) described in
複数のセラミックグリーンシートを積層した積層体を形成した後に、プレス加工を行う場合、プレス加工でのセラミックグリーンシートの流動及び変形に伴い、内部導体の積層ずれが発生する可能性がある。このため、焼成後のセラミック基板において、内部導体の抵抗値の増大や、断線が発生する可能性がある。 When press working is performed after forming a laminated body in which a plurality of ceramic green sheets are laminated, there is a possibility that the inner conductors may be misaligned due to the flow and deformation of the ceramic green sheets in the press working. Therefore, in the ceramic substrate after firing, the resistance value of the internal conductor may increase or disconnection may occur.
本発明は、内部導体の電気的な接続信頼性を向上させることが可能なセラミック基板の製造方法及びセラミック基板を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a ceramic substrate and a ceramic substrate capable of improving the electrical connection reliability of an inner conductor.
本発明の一側面のセラミック基板の製造方法は、上面に凹部を有するセラミック基板の製造方法であって、複数のセラミックグリーンシートが積層されたマザー積層体を、複数の前記セラミックグリーンシートの積層方向に沿った方向であって、前記マザー積層体の主面に垂直な方向に切断して、焼成後に個片のセラミック基板として形成される個片積層体を形成する工程と、前記個片積層体の、複数の前記セラミックグリーンシートの積層方向と平行な面であって、前記主面と交差する第1端面をプレス加工することで、焼成前の前記個片積層体に前記凹部を形成する工程と、を有する。 The method for manufacturing a ceramic substrate on one side of the present invention is a method for manufacturing a ceramic substrate having a recess on the upper surface, wherein a mother laminate in which a plurality of ceramic green sheets are laminated is subjected to a stacking direction of the plurality of ceramic green sheets. A step of cutting in a direction along the direction perpendicular to the main surface of the mother laminate to form an individual laminate formed as an individual ceramic substrate after firing, and the individual laminate. A step of forming the recesses in the individual laminated body before firing by pressing a first end surface that is parallel to the stacking direction of the plurality of ceramic green sheets and intersects with the main surface. And have.
本発明の一側面のセラミック基板は、複数のセラミック層が積層されたセラミック基板であって、搭載面を有する基板底部と、前記基板底部の上に設けられ、前記搭載面を囲む壁部と、前記セラミック層の層間に設けられた内部導体と、を有し、複数の前記セラミック層は、前記搭載面に平行な方向に積層されている。 The ceramic substrate on one side of the present invention is a ceramic substrate in which a plurality of ceramic layers are laminated, and has a substrate bottom having a mounting surface, a wall portion provided on the substrate bottom and surrounding the mounting surface, and the like. It has an internal conductor provided between the layers of the ceramic layer, and the plurality of the ceramic layers are laminated in a direction parallel to the mounting surface.
本発明によれば、内部導体の電気的な接続信頼性を向上させることが可能である。 According to the present invention, it is possible to improve the electrical connection reliability of the inner conductor.
以下に、本発明のセラミック基板の製造方法及びセラミック基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2の実施の形態以降では第1の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施の形態毎には逐次言及しない。 Hereinafter, the method for manufacturing the ceramic substrate and the embodiment of the ceramic substrate of the present invention will be described in detail with reference to the drawings. The present invention is not limited to this embodiment. It goes without saying that each embodiment is an example, and partial replacement or combination of the configurations shown in different embodiments is possible. In the second and subsequent embodiments, the description of matters common to those of the first embodiment will be omitted, and only the differences will be described. In particular, the same action and effect due to the same configuration will not be mentioned sequentially for each embodiment.
図1は、実施の形態のセラミック基板を有するパッケージの構成を示す平面図である。図2は、図1のII−II’断面図である。なお、図1は、パッケージ100の蓋体2を除いたセラミック基板1の平面図を示す。
FIG. 1 is a plan view showing the configuration of a package having a ceramic substrate of the embodiment. FIG. 2 is a cross-sectional view taken along the line II-II'of FIG. Note that FIG. 1 shows a plan view of the
図1に示すように、パッケージ100はセラミック基板1を有する。セラミック基板1は、基板底部10と、壁部12とを有する。壁部12は、基板底部10の搭載面10aを囲んで枠状に設けられている。言い換えると、セラミック基板1は、上面に凹部20が設けられている。セラミック基板1は、平面視で、矩形状である。なお、以下の説明において、平面視とは、搭載面10aに垂直な方向から見た場合の配置関係を示す。
As shown in FIG. 1, the
電子部品200は、セラミック基板1の凹部20内に収納される。具体的には、電子部品200は、水晶振動子である。基板底部10の搭載面10aには電子部品200を実装するための台座14が設けられている。台座14は、搭載面10aの隅部付近に設けられ、壁部12から離隔して配置される。また、基板底部10の搭載面10aには支持部16が設けられる。支持部16は、台座14と反対側に配置される。電子部品200の一端側は、台座14の上に接合部材18により接合される。電子部品200の他端側は、支持部16の上側に位置する。電子部品200は、搭載面10a、支持部16及び壁部12の内壁面12bと離れて配置される。
The
図2に示すように、セラミック基板1は複数のセラミック層91が積層されて構成される。複数のセラミック層91の積層方向は、搭載面10aに平行な方向である。また、複数のセラミック層91のそれぞれの主面は、搭載面10aと交差して配置される。つまり、凹部20は、複数のセラミック層91の主面と平行な方向に凹んで形成され、搭載面10a及び壁部12の上面12aは、複数のセラミック層91の端面が並んで構成される。また、複数のセラミック層91の層間58と平行な方向は、搭載面10a及び壁部12の上面12aと直交する。
As shown in FIG. 2, the
台座14の上面には、電子部品200と電気的に接続される接続電極22が設けられる。また、セラミック基板1の下面には、底面電極24、25が設けられている。接続電極22と底面電極24とは、基板底部10に設けられた内部導体23Aを介して電気的に接続される。内部導体23Aは、配線パターン23a及びビア23bを含み、セラミック基板1の搭載面10aと下面とを接続する。
A
配線パターン23aは、複数のセラミック層91の層間58に設けられ、搭載面10aに垂直な方向に延びる。また、ビア23bは複数のセラミック層91の層間58を接続し、搭載面10aに平行な方向に設けられる。
The
壁部12の上面12aには、メタライズ層3が設けられている。蓋体2は、メタライズ層3を介してセラミック基板1に接合される。これにより、基板底部10と、壁部12と、蓋体2とで囲まれた空間が気密封止される。壁部12には、内壁面12bに沿って内部導体23Bが設けられる。内部導体23Bは、上下方向に連続する配線パターン23aで形成され、底面電極25とメタライズ層3とを接続する。底面電極25は、基準電位(例えば、グランド電位)に接続される。
A
次に、セラミック基板1の製造方法について説明する。図3は、セラミック基板の製造方法を説明するための説明図である。図3に示すように、セラミック基板1の製造方法は、複数のセラミックグリーンシート51が積層されたマザー積層体5を形成する工程(ステップST1)を含む。
Next, a method of manufacturing the
セラミックグリーンシート51は、酸化アルミニウム(Al2O3)を主成分とするセラミック粉末と、有機バインダ及び熱可塑性樹脂等の樹脂材料とを含む。セラミックグリーンシート51は、例えば、ドクターブレードやリップコータ等により塗布形成される。The ceramic green sheet 51 contains a ceramic powder containing aluminum oxide (Al 2 O 3 ) as a main component, and a resin material such as an organic binder and a thermoplastic resin. The ceramic
マザー積層体5は、第1主面S1、第2主面S2、第1端面E1及び第2端面E2を有する。第1主面S1は、複数のセラミックグリーンシート51の積層方向と交差する面であり、最上層に位置するセラミックグリーンシート51の表面である。第2主面S2は、第1主面S1の反対側の面であり、最下層に位置するセラミックグリーンシート51の裏面である。第1端面E1及び第2端面E2は、複数のセラミックグリーンシート51の積層方向と平行な面であって、第1主面S1と交差する面である。
The mother laminated
分割予定ライン54は、第1主面S1に垂直な方向に設けられる。分割予定ライン54は、焼成後に個片のセラミック基板1として形成される個片積層体61、62に分割される予定の仮想線である。なお、図3では、説明を分かりやすくするために、マザー積層体5が2つの個片積層体61、62を含む場合を示している。ただし、マザー積層体5は3つ以上の個片積層体を含んでいてもよい。
The
図4は、マザー積層体を示す平面図である。図4に示すように、マザー積層体5において、分割予定ライン53、54はマトリクス状に設けられる。マザー積層体5は、焼成前に分割予定ライン53、54で、個片積層体61、62に分割される。つまり、分割予定ライン53、54で囲まれた個片積層体61、62のそれぞれが1つのセラミック基板1に対応する。また、マザー積層体5には、分割予定ライン53、54と重なる位置に、分割用の溝が形成されてもよい。
FIG. 4 is a plan view showing the mother laminated body. As shown in FIG. 4, in the mother laminated
図3に示すように、マザー積層体5の内部には、マザー積層体5の分割、焼成後に内部導体23A、23Bとして形成される、配線パターン23a及びビア23bが設けられる。配線パターン23a及びビア23bは、導電性ペーストを用いて、各セラミックグリーンシート51にスクリーン印刷やインクジェット印刷等の印刷法等により塗布形成される。配線パターン23aの端部は、第1端面E1及び第2端面E2に露出する。また、第1主面S1側に位置する配線パターン23aは、分割予定ライン54を跨がって設けられる。第2主面S2側に位置する配線パターン23aの端部は、分割予定ライン54に接する。
As shown in FIG. 3, inside the
また、マザー積層体5は、壁部形成予定領域55と、凹部形成予定領域56とを有する。壁部形成予定領域55は、マザー積層体5の分割、焼成後にセラミック基板1の壁部12が形成される予定の領域である。凹部形成予定領域56は、マザー積層体5の分割、焼成後にセラミック基板1の凹部20が形成される予定の領域である。壁部形成予定領域55、凹部形成予定領域56及び壁部形成予定領域55は、セラミックグリーンシート51の積層方向に並んで配置される。
Further, the mother laminated
次に、切断装置は、マザー積層体5を分割予定ライン53、54で切断して、個片積層体61、62を形成する(ステップST2)。分割された個片積層体61、62は、それぞれ向きが90°回転されて、セラミックグリーンシート51の積層方向が水平方向に向けられる。個片積層体61は、第1端面E1が上面となり、第2端面E2(分割予定ライン54で切断された切断面)が下面になる。第1主面S1及び第2主面S2はそれぞれ側面となる。個片積層体62は、第1端面E1(分割予定ライン54で切断された切断面)が上面となり、第2端面E2が下面になる。第1主面S1及び第2主面S2はそれぞれ側面となる。これら複数の個片積層体61、62が、それぞれの第1主面S1と第2主面S2とが対向するように並んで配置される。
Next, the cutting device cuts the mother laminated
また、マザー積層体5を分割予定ライン53、54で切断することで、個片積層体61において、配線パターン23aの他端が、切断面で形成される第2端面E2に露出する。また、個片積層体62において、配線パターン23aの一端が、切断面で形成される第1端面E1に露出する。これにより、内部導体(配線パターン23a、又は、配線パターン23a及びビア23b)は、個片積層体61、62の第1端面E1と第2端面E2とを貫通して形成される。
Further, by cutting the mother laminated
なお、以下の説明では、複数の個片積層体61、62のうち1つの個片積層体61について説明する。ただし、個片積層体61についての説明は、他の個片積層体(例えば個片積層体62)にも適用できる。
In the following description, one of the plurality of individual
次に、印刷装置は、個片積層体61に接続電極22及び底面電極24、25を塗布形成する(ステップST3)。接続電極22及び底面電極24、25は、例えばスクリーン印刷やインクジェット印刷等の印刷法により形成される。接続電極22は、第1端面E1に形成され、配線パターン23aの一端と接続される。底面電極24、25は、第2端面E2に形成され、配線パターン23aの他端と接続される。
Next, the printing apparatus coats and forms the
次に、加圧治具8は、個片積層体61の第1端面E1において凹部形成予定領域56をプレス加工することで、個片積層体61に凹部20を形成する(ステップST4)。加圧治具8は、上型81と下型82とを有する。上型81は、ベース83と、凸部84とを有する。
Next, the pressurizing
個片積層体61は、下型82と上型81との間に配置される。個片積層体61の第2端面E2が下型82に載置され、第1端面E1が上型81と対向する。上型81は個片積層体61の第1端面E1からプレス加工する。これにより、個片積層体61の凹部形成予定領域56が凸部84により加圧される。凸部84から加えられる圧力により、複数のセラミックグリーンシート51は、凸部84の形状に沿って変形する。すなわち、凹部形成予定領域56のセラミックグリーンシート51の主面の面積が小さくなる(第1端面E1と第2端面E2との間の距離が小さくなる)とともに、矢印Aに示す方向に押し出されて、壁部形成予定領域55側に流動する。壁部形成予定領域55の高さは、凹部形成予定領域56の高さよりも高くなる。
The individual
さらに、上型81が加圧することで、個片積層体61は凸部84の下面及び側面を覆うように変形し、壁部形成予定領域55がベース83の下面83aに接する。つまり、第1端面E1(複数のセラミックグリーンシート51の各端面)は、凸部84及びベース83の下面83aに接する。これにより、個片積層体61に凸部84の形状が転写される。また、内部導体23A、23Bを形成する配線パターン23a及びビア23bもセラミックグリーンシート51の流動に応じて、変形する。
Further, when the
そして、加圧治具8を取り外すことで、凹部20を有する個片積層体61が得られる。凹部20を有する個片積層体61を所定の温度で焼成することでセラミック基板1が得られる(ステップST5)。
Then, by removing the pressurizing
以上説明したように、本実施の形態のセラミック基板1の製造方法によれば、複数のセラミックグリーンシート51が積層されたマザー積層体5を、複数のセラミックグリーンシート51の積層方向に沿った方向であって、マザー積層体5の第1主面S1に垂直な方向(分割予定ライン54)に切断して、焼成後に個片のセラミック基板1として形成される個片積層体61、62を形成する工程(ステップST2)と、個片積層体61の、複数のセラミックグリーンシート51の積層方向と平行な方向であって、第1主面S1と交差する第1端面E1をプレス加工することで、焼成前の個片積層体61に凹部20を形成する工程(ステップST4)と、を有する。
As described above, according to the method for manufacturing the
これにより、本実施の形態では、個片積層体61の第1端面E1が、セラミック基板1の上面となるように、セラミックグリーンシート51の積層方向が設けられる。このため、セラミックグリーンシート51の表面に形成された配線パターン23aが、個片積層体61の上下方向、つまり、プレス加工において圧力が加えられる方向に向けられる。このため、圧力が加えられる方向に、セラミックグリーンシート51の積層方向を設けた場合に比べて、プレス加工前の個片積層体61での配線パターン23aの積層ずれが生じない。また、プレス加工において、配線パターン23aの延在方向に沿って圧力が加えられるので、配線パターン23aの断線が抑制される。
As a result, in the present embodiment, the stacking direction of the ceramic
したがって、個片積層体61の焼成後に形成されるセラミック基板1において、内部導体23A、23Bの電気的な接続信頼性を向上させることができる。
Therefore, in the
また、セラミック基板1の製造方法において、個片積層体61、62を形成する工程において、複数のセラミックグリーンシート51の層間に形成された内部導体23A、23B(配線パターン23a、又は、配線パターン23a及びビア23b)の一端が、第1端面E1に露出し、内部導体23A、23Bの他端が第1端面E1と反対側の第2端面E2に露出する。
Further, in the method of manufacturing the
これによれば、セラミックグリーンシート51に形成された配線パターン23aにより、セラミック基板1の上下面を貫通する内部導体23A、23Bを形成できる。
According to this, the
また、セラミック基板1の製造方法において、マザー積層体5は、複数の個片積層体61、62を含み、複数の個片積層体61、62は、第1主面S1に平行な方向に並んで配置される。
Further, in the method for manufacturing the
これによれば、マザー積層体5から複数の個片積層体61、62を共通工程で同時に形成することができるので、製造工程数を少なくすることができる。
According to this, since a plurality of individual pieces laminated
(変形例)
図5は、変形例に係るセラミック基板の製造方法を説明するための説明図である。変形例では、上述した実施の形態とは異なり、マザー積層体5Aにおいて、複数の個片積層体61、62が、第1主面S1に垂直な方向に並んで配置される構成について説明する。(Modification example)
FIG. 5 is an explanatory diagram for explaining a method of manufacturing a ceramic substrate according to a modified example. In the modified example, unlike the above-described embodiment, in the mother laminated
図5に示すように、変形例のセラミック基板1の製造方法は、マザー積層体5Aを形成する工程(ステップST11)を含む。マザー積層体5Aは、個片積層体61として形成される予定の複数のセラミックグリーンシート51と、個片積層体62として形成される予定の複数のセラミックグリーンシート51とが積層される。つまり、個片積層体61、62のセラミックグリーンシート51の積層数が、それぞれ図3に示す実施の形態と同程度の積層数とした場合、マザー積層体5Aの厚さは、実施の形態のマザー積層体5の厚さの2倍程度に形成される。
As shown in FIG. 5, the method for manufacturing the
なお、図5では、マザー積層体5Aのうち、一組の個片積層体61と個片積層体62を示しているが、図4と同様に、個片積層体61及び個片積層体62がマトリクス状に配列されていてもよい。つまり、図4における分割予定ライン53、54で区画された1つの領域は、積層された個片積層体61及び個片積層体62を含んでいてもよい。
Note that FIG. 5 shows a set of the
次に、印刷装置は、個片積層体61及び個片積層体62に接続電極22及び底面電極24、25を塗布形成する(ステップST12)。塗布工程では、マザー積層体5Aは、向きが90°回転されて、セラミックグリーンシート51の積層方向が水平方向に向けられる。つまり、第1端面E1及び第2端面E2が上下方向に向けられるように、マザー積層体5Aが配置される。接続電極22及び底面電極24、25は、複数の個片積層体61、62に同じ工程で形成できる。このため、変形例では、個片積層体61、62ごとに電極を塗布形成する場合に比べて、製造工程を少なくすることができる。
Next, the printing apparatus coats and forms the
次に、切断装置は、マザー積層体5Aを分割予定ライン57で切断して、個片積層体61、62を形成する(ステップST13)。分割予定ライン57は、第1主面S1及び第2主面S2と平行方向で、第1端面E1及び第2端面E2と交差する方向に設けられる。これにより、マザー積層体5Aは、第1主面S1と第2主面S2との中間の位置で分離されて、個片積層体61及び個片積層体62にそれぞれ分割される。
Next, the cutting device cuts the mother laminated
その後、個片積層体61及び個片積層体62のそれぞれに、図3と同様にプレス加工及び焼成が施され、セラミック基板1が形成される。
After that, each of the individual
なお、上述した実施の形態及び変形例の構成は、あくまで一例であり、適宜変更することができる。例えば、図3に示すマザー積層体5を構成する複数のセラミックグリーンシート51の数は、16枚に限定されず、16枚以上であってもよく、16枚以下であってもよい。また、マザー積層体5において、複数のセラミックグリーンシート51の厚さtは、同一に形成されているが、異なっていてもよい。例えば、凹部形成予定領域56と壁部形成予定領域55とで、複数のセラミックグリーンシート51の厚さtが異なっていてもよい。
The configurations of the above-described embodiments and modifications are merely examples, and can be changed as appropriate. For example, the number of the plurality of ceramic
また、凹部20の断面形状は、角部を有する矩形の一部の形状であるがこれに限定されない。凹部20の内壁面12bと搭載面10aとの接続部分が、湾曲した曲面で構成されていてもよい。あるいは、凹部20の搭載面10aが曲面を有して形成されていてもよい。
Further, the cross-sectional shape of the
また、内部導体23A、23Bの数や配置、配線パターン23a及びビア23bの接続構成等は適宜変更できる。例えば、内部導体23Bがビア23bを有していてもよい。
Further, the number and arrangement of the
また、図1及び図2に示す電子部品200は、水晶振動子に限定されず、他の電子部品であってもよい。セラミック基板1は、電子部品200として、SAW(Surface Acoustic Wave)フィルタや、圧電振動素子や、MEMS(Micro Electro Mechanical Systems)振動素子等を搭載してもよい。
Further, the
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るとともに、本発明にはその等価物も含まれる。 It should be noted that the above-described embodiment is for facilitating the understanding of the present invention, and is not for limiting and interpreting the present invention. The present invention can be modified / improved without departing from the spirit thereof, and the present invention also includes an equivalent thereof.
1 セラミック基板
2 蓋体
3 メタライズ層
5、5A マザー積層体
8 加圧治具
10 基板底部
10a 搭載面
12 壁部
12a 上面
12b 内壁面
14 台座
16 支持部
18 接合部材
20 凹部
22 接続電極
23A、23B 内部導体
23a 配線パターン
23b ビア
24、25 底面電極
51 セラミックグリーンシート
53、54 分割予定ライン
55 壁部形成予定領域
56 凹部形成予定領域
58 層間
61、62 個片積層体
81 上型
82 下型
83 ベース
84 凸部
91 セラミック層
100 パッケージ
200 電子部品
A 矢印
S1 第1主面
S2 第2主面
E1 第1端面
E2 第2端面1
Claims (5)
複数のセラミックグリーンシートが積層されたマザー積層体を、複数の前記セラミックグリーンシートの積層方向に沿った方向であって、前記マザー積層体の主面に垂直な方向に切断して、焼成後に個片のセラミック基板として形成される個片積層体を形成する工程と、
前記個片積層体の、複数の前記セラミックグリーンシートの積層方向と平行な面であって、前記主面と交差する第1端面をプレス加工することで、焼成前の前記個片積層体に前記凹部を形成する工程と、を有する
セラミック基板の製造方法。A method for manufacturing a ceramic substrate having a recess on the upper surface.
A mother laminate in which a plurality of ceramic green sheets are laminated is cut in a direction along the lamination direction of the plurality of ceramic green sheets and in a direction perpendicular to the main surface of the mother laminate, and is individually fired. The process of forming an individual laminate formed as a piece of ceramic substrate, and
By pressing the first end surface of the individual piece laminate, which is parallel to the stacking direction of the plurality of ceramic green sheets and intersects with the main surface, the individual piece laminate before firing is formed. A method for manufacturing a ceramic substrate, which comprises a step of forming a recess.
前記個片積層体を形成する工程において、複数の前記セラミックグリーンシートの層間に形成された内部導体の一端が、前記第1端面に露出し、前記内部導体の他端が前記第1端面と反対側の第2端面に露出する
セラミック基板の製造方法。The method for manufacturing a ceramic substrate according to claim 1.
In the step of forming the individual piece laminate, one end of the inner conductor formed between the layers of the plurality of ceramic green sheets is exposed to the first end face, and the other end of the inner conductor is opposite to the first end face. A method for manufacturing a ceramic substrate exposed on the second end face on the side.
前記マザー積層体は、複数の前記個片積層体を含み、
前記マザー積層体において、複数の前記個片積層体は、前記主面に平行な方向に並んで配置される
セラミック基板の製造方法。The method for manufacturing a ceramic substrate according to claim 1 or 2.
The mother laminate includes a plurality of the individual laminates, and includes the plurality of individual laminates.
A method for manufacturing a ceramic substrate in which a plurality of the individual laminated bodies are arranged side by side in a direction parallel to the main surface in the mother laminated body.
前記マザー積層体は、複数の前記個片積層体を含み、
前記マザー積層体において、複数の前記個片積層体は、前記主面に垂直な方向に並んで配置される
セラミック基板の製造方法。The method for manufacturing a ceramic substrate according to any one of claims 1 to 3.
The mother laminate includes a plurality of the individual laminates, and includes the plurality of individual laminates.
A method for manufacturing a ceramic substrate in which a plurality of the individual laminated bodies are arranged side by side in a direction perpendicular to the main surface in the mother laminated body.
搭載面を有する基板底部と、
前記基板底部の上に設けられ、前記搭載面を囲む壁部と、
前記セラミック層の層間に設けられた内部導体と、を有し、
複数の前記セラミック層は、前記搭載面に平行な方向に積層されている
セラミック基板。A ceramic substrate in which a plurality of ceramic layers are laminated.
The bottom of the board with the mounting surface and
A wall portion provided on the bottom of the substrate and surrounding the mounting surface,
It has an internal conductor provided between the layers of the ceramic layer.
A ceramic substrate in which the plurality of ceramic layers are laminated in a direction parallel to the mounting surface.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019117900 | 2019-06-25 | ||
JP2019117900 | 2019-06-25 | ||
PCT/JP2020/015992 WO2020261707A1 (en) | 2019-06-25 | 2020-04-09 | Method for manufacturing ceramic substrate, and ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020261707A1 true JPWO2020261707A1 (en) | 2021-10-21 |
JP7151895B2 JP7151895B2 (en) | 2022-10-12 |
Family
ID=74061600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021527400A Active JP7151895B2 (en) | 2019-06-25 | 2020-04-09 | CERAMIC SUBSTRATE MANUFACTURING METHOD AND CERAMIC SUBSTRATE |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7151895B2 (en) |
WO (1) | WO2020261707A1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295492A (en) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | Manufacture of circuit wiring board |
JP2005026317A (en) * | 2003-06-30 | 2005-01-27 | Tdk Corp | Laminated module board, its manufacturing method, and semiconductor ic mounting module |
JP2007042893A (en) * | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | Ceramic substrate and its manufacturing method |
JP2012160589A (en) * | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2015162505A (en) * | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | Substrate for mounting light-emitting element and light-emitting device using the same |
JP2015170756A (en) * | 2014-03-07 | 2015-09-28 | 京セラ株式会社 | Mounting board and package using the same |
JP2017098400A (en) * | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | Electronic component storage board and electronic component mounting package using the same |
-
2020
- 2020-04-09 WO PCT/JP2020/015992 patent/WO2020261707A1/en active Application Filing
- 2020-04-09 JP JP2021527400A patent/JP7151895B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295492A (en) * | 1988-05-24 | 1989-11-29 | Matsushita Electric Ind Co Ltd | Manufacture of circuit wiring board |
JP2005026317A (en) * | 2003-06-30 | 2005-01-27 | Tdk Corp | Laminated module board, its manufacturing method, and semiconductor ic mounting module |
JP2007042893A (en) * | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | Ceramic substrate and its manufacturing method |
JP2012160589A (en) * | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2015162505A (en) * | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | Substrate for mounting light-emitting element and light-emitting device using the same |
JP2015170756A (en) * | 2014-03-07 | 2015-09-28 | 京セラ株式会社 | Mounting board and package using the same |
JP2017098400A (en) * | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | Electronic component storage board and electronic component mounting package using the same |
Also Published As
Publication number | Publication date |
---|---|
JP7151895B2 (en) | 2022-10-12 |
WO2020261707A1 (en) | 2020-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (en) | Electronic component storage package, multi-cavity wiring board, electronic device and electronic module | |
JP5971447B2 (en) | Manufacturing method of ceramic substrate and module component | |
JP6276040B2 (en) | Manufacturing method of component mounting package | |
JP6350758B2 (en) | Resin multilayer substrate and manufacturing method thereof | |
WO2020261707A1 (en) | Method for manufacturing ceramic substrate, and ceramic substrate | |
JP7075810B2 (en) | Electronic component storage packages, electronic devices, and electronic modules | |
JP2017076698A (en) | Wiring board and manufacturing method of the same | |
JP6677547B2 (en) | Electronic component storage package, electronic device and electronic module | |
WO2020202943A1 (en) | Ceramic substrate production method and ceramic substrate | |
JP7173298B2 (en) | Manufacturing method of ceramic substrate | |
US20210362372A1 (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
JP2007242990A (en) | Ceramic package and its manufacturing method | |
WO2017187939A1 (en) | Method for producing resin multilayer substrate | |
JP6813682B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
JP2004221514A (en) | Multi-piece wiring substrate | |
JP2006005019A (en) | Manufacturing method for electronic device | |
WO2016111281A1 (en) | Ceramic board, electronic component, and ceramic-board manufacturing method | |
JP2011134739A (en) | Ceramic package, and method of manufacturing the same | |
JP4392138B2 (en) | Multi-cavity ceramic wiring board manufacturing method | |
JP2004303822A (en) | Ceramic package and its manufacturing method | |
JP2002324870A (en) | Method for manufacturing batch-process ceramic wiring board | |
JP2004335539A (en) | Method of manufacturing multilayer ceramic substrate and method of manufacturing electronic component mounting multilayer ceramic substrate | |
JP2002353363A (en) | Ceramic wiring board for taking many pieces | |
JP2016115733A (en) | Method of manufacturing wiring board | |
JP2016021476A (en) | Electronic component storage package, package assembly, and manufacturing method of electronic component storage package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7151895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |