JPWO2020170702A1 - 撮像装置およびその駆動方法 - Google Patents

撮像装置およびその駆動方法 Download PDF

Info

Publication number
JPWO2020170702A1
JPWO2020170702A1 JP2021501735A JP2021501735A JPWO2020170702A1 JP WO2020170702 A1 JPWO2020170702 A1 JP WO2020170702A1 JP 2021501735 A JP2021501735 A JP 2021501735A JP 2021501735 A JP2021501735 A JP 2021501735A JP WO2020170702 A1 JPWO2020170702 A1 JP WO2020170702A1
Authority
JP
Japan
Prior art keywords
quantum dot
core
potential difference
pixel electrode
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021501735A
Other languages
English (en)
Other versions
JP7426674B2 (ja
Inventor
克弥 能澤
健富 徳原
望 松川
三四郎 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2020170702A1 publication Critical patent/JPWO2020170702A1/ja
Application granted granted Critical
Publication of JP7426674B2 publication Critical patent/JP7426674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本開示の一態様に係る撮像装置は、画素電極と、画素電極に対向する対向電極と、第１信号電荷を生成する第１コア、および、第１コアの周囲を覆う第１シェルを含み、画素電極と対向電極との間に位置する第１量子ドットと、第２信号電荷を生成する第２コア、および、第２コアの周囲を覆う第２シェルを含み、画素電極と対向電極との間に位置する第２量子ドットとを備える。第１量子ドットおよび第２量子ドットは、タイプＩＩ量子ドットである。画素電極と対向電極との電位差が第１電位差である場合、第１信号電荷は、第１シェルを透過せずに第１コア内に保持され、かつ、第２信号電荷は、第２シェルを透過して画素電極に捕集される。画素電極と対向電極との電位差が第１電位差よりも大きい第２電位差である場合、第１信号電荷は、第１シェルを透過して画素電極に捕集される。

Description

本開示は、撮像装置およびその駆動方法に関する。
分光感度特性が互いに異なる複数の光電変換素子を積層した撮像装置が知られている。
特許文献１は、単結晶半導体内部に複数の光電変換領域を有する撮像装置を開示する。複数の光電変換領域のそれぞれの厚みを調整することにより、各光電変換領域が表面側より青色光、緑色光、赤色光のそれぞれを吸収するように構成されている。光電変換により生成した信号電荷は、複数の光電変換領域のそれぞれに接続された電極から読み出される。
特許文献２は、フォトダイオードの厚み方向の途中に、フォトダイオードとは反対導電系であってフォトダイオードを上下方向に分離する不純物領域を設けた構成を開示する。特許文献２では、蓄積ゲートに印加するパルス電圧により不純物領域の障壁高さを制御し、入射方向に分離されたフォトダイオード間の信号電荷の転送を制御している。これにより、積層された複数のフォトダイオードのそれぞれに電極を設けることなく、信号電荷の読み出しを可能にしている。
米国特許第５９６５８７５号明細書 特許第５６０４７０３号公報
高精細で、かつ、高感度の撮像装置およびその駆動方法が求められている。
本開示の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆い、前記第１信号電荷に対して第１ヘテロ障壁を形成する第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆い、前記第２信号電荷に対して第２ヘテロ障壁を形成する第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、備える。記第１量子ドットおよび前記第２量子ドットは、タイプＩＩ量子ドットである。前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過せずに前記第１コア内に保持され、かつ、前記第２信号電荷は、前記第２ヘテロ障壁を透過して前記画素電極に捕集される。前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過して前記画素電極に捕集される。
また、本開示の別の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆う第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆う第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、を備える。前記第１量子ドットは、正孔閉じ込め型および電子閉じ込め型の一方のタイプＩＩ量子ドットであり、前記第２量子ドットは、正孔閉じ込め型および電子閉じ込め型の他方のタイプＩＩ量子ドットである。
また、本開示の一態様に係る撮像装置の駆動方法は、画素電極と対向電極との間に第１量子ドットと第２量子ドットとを含む光電変換部を備える撮像装置の駆動方法である。前記第１量子ドットは、第１信号電荷を生成する第１コアと、前記第１コアの周囲を覆う第１シェルとを含み、前記第２量子ドットは、第２信号電荷を生成する第２コアと、前記第２コアの周囲を覆う第２シェルとを含む。前記撮像装置の駆動方法は、（ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１コア内に生成された前記第１信号電荷を前記第１コア内に保持させた状態で、前記第２コア内に生成された前記第２信号電荷を前記画素電極に捕集させること、及び（ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１コア内の前記第１信号電荷を、前記第１シェルを通過させて前記画素電極に捕集させること、を含む。
本開示によれば、高精細で、かつ、高感度の撮像装置およびその駆動方法を提供することができる。
図１は、実施の形態１に係る撮像装置の例示的な回路構成を示す回路図である。 図２は、実施の形態１に係る撮像装置の１画素の断面構造を示す概略断面図である。 図３は、正孔閉じ込め型のタイプＩＩ量子ドットの構造およびエネルギー準位を示す模式図である。 図４は、電子閉じ込め型のタイプＩＩ量子ドットの構造およびエネルギー準位を示す模式図である。 図５は、一般的な製造方法で製造された量子ドット集団に含まれる複数の量子ドットの分布図である。 図６は、共鳴波長のピークが異なる複数の量子ドット集団の吸収スペクトルを示す図である。 図７は、実施の形態１に係る撮像装置の光電変換層の構造と、露光させた場合に生成される電荷とを示す模式図である。 図８は、実施の形態１に係る撮像装置の光電変換層が生成する信号電荷量とバイアス電圧との関係を示す図である。 図９は、実施の形態１に係る撮像装置の駆動方法の一例を示すタイミングチャートである。 図１０は、実施の形態１に係る撮像装置の露光ステップにおける電荷の移動を示す模式図である。 図１１は、実施の形態１に係る撮像装置の転送ステップの直前の電荷の状態を示す模式図である。 図１２は、実施の形態１に係る撮像装置の転送ステップにおける電荷の移動を示す模式図である。 図１３は、実施の形態１に係る撮像装置の駆動方法の別の一例を示すタイミングチャートである。 図１４は、実施の形態２に係る撮像装置の光電変換層の構造と、露光させた場合に生成される電荷とを示す模式図である。 図１５は、実施の形態２に係る撮像装置の露光ステップにおける電荷の移動を示す模式図である。 図１６は、実施の形態２に係る撮像装置の転送ステップの直前の電荷の状態を示す模式図である。 図１７は、実施の形態２に係る撮像装置の転送ステップにおける電荷の移動を示す模式図である。 図１８は、実施の形態３に係る撮像装置の光電変換層の構造と、露光させた場合に生成される電荷とを示す模式図である。 図１９は、実施の形態３に係る撮像装置の駆動方法の一例を示すタイミングチャートである。 図２０は、実施の形態３に係る撮像装置の露光ステップにおける電荷の移動を示す模式図である。 図２１は、実施の形態３に係る撮像装置の第１転送ステップの直前の電荷の状態を示す模式図である。 図２２は、実施の形態３に係る撮像装置の第１転送ステップにおける電荷の移動を示す模式図である。 図２３は、実施の形態３に係る撮像装置の第２転送ステップの直前の電荷の状態を示す模式図である。 図２４は、実施の形態３に係る撮像装置の第２転送ステップにおける電荷の移動を示す模式図である。 図２５は、実施の形態３に係る撮像装置の駆動方法の別の一例を示すタイミングチャートである。 図２６は、実施の形態４に係る撮像装置の１画素の断面構造を示す概略断面図である。 図２７は、実施の形態５に係る撮像装置の１画素の断面構造を示す概略断面図である。 図２８は、実施の形態５に係る撮像装置の画素電極およびシールド電極の平面レイアウトを示す平面図である。 図２９は、実施の形態６に係る撮像装置の１画素の断面構造を示す概略断面図である。 図３０は、実施の形態７に係る撮像装置の複数の画素の断面構造を示す概略断面図である。 図３１は、実施の形態８に係るカメラシステムの構造を示すブロック図である。
（本開示の概要）
本開示の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆い、前記第１信号電荷に対して第１ヘテロ障壁を形成する第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆い、前記第２信号電荷に対して第２ヘテロ障壁を形成する第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、を備える。前記第１量子ドットおよび前記第２量子ドットは、タイプＩＩ量子ドットである。前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過せずに前記第１コア内に保持され、かつ、前記第２信号電荷は、前記第２ヘテロ障壁を透過して前記画素電極に捕集される。前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過して前記画素電極に捕集される。
これにより、画素電極と対向電極との電位差を調整することにより、第１量子ドットで生成された信号電荷と第２量子ドットで生成された信号電荷とを、１つの画素電極を用いて個別に読み出すことができる。このため、信号電荷毎に画素電極を設ける必要がなくなるので、撮像装置の高精細化および高感度化が実現される。
また、本開示の別の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆う第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆う第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、を備える。前記第１量子ドットは、正孔閉じ込め型および電子閉じ込め型の一方のタイプＩＩ量子ドットであり、前記第２量子ドットは、正孔閉じ込め型および電子閉じ込め型の他方のタイプＩＩ量子ドットである。
これにより、第１量子ドットと第２量子ドットとで、異なる極性の電荷をコアに閉じ込めることができるので、第１量子ドットおよび第２量子ドットのそれぞれで発生する信号電荷の読み出しタイミングを容易に異ならせることができる。したがって、第１量子ドットで生成された信号電荷と第２量子ドットで生成された信号電荷とを、１つの画素電極を用いて個別に読み出すことができる。このため、信号電荷毎に画素電極を設ける必要がなくなるので、撮像装置の高精細化および高感度化が実現される。
また、例えば、前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１信号電荷は、前記第１シェルを通過せずに前記第１コア内に保持され、かつ、前記第２信号電荷は、前記第２シェルを通過して前記画素電極に捕集され、前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１信号電荷は、前記第１シェルを通過して前記画素電極に捕集されてもよい。
これにより、画素電極と対向電極との電位差を調整することにより、第１量子ドットで生成された信号電荷と第２量子ドットで生成された信号電荷とを、１つの画素電極を用いて個別に読み出すことができる。
また、例えば、前記第２電位差は、前記第１電位差よりも０．５Ｖ以上大きくてもよい。
これにより、信号電荷の個別の読み出しの精度を高めることができる。具体的には、第２量子ドットから第２信号電荷を読み出す際に、第１量子ドットの第１コア内への第１信号電荷の閉じ込め精度が高くなる。したがって、第１信号電荷と第２信号電荷との混合が抑制され、ノイズが少ない撮像装置が実現される。
また、例えば、本開示の一態様に係る撮像装置は、前記対向電極に電気的に接続された電圧供給回路をさらに備え、前記電圧供給回路は、第１期間において、前記画素電極と前記対向電極との電位差が前記第１電位差となるように、第１電圧を前記対向電極に供給し、前記第１期間と異なる第２期間において、前記画素電極と前記対向電極との電位差が前記第２電位差となるように、第２電圧を前記対向電極に供給してもよい。
これにより、電圧供給回路が画素電極と対向電極との電位差を調整することで、信号電荷の保持および転送を所定のタイミングで切り替えることができる。
また、例えば、前記画素電極と前記対向電極との電位差を前記第１電位差から閾値電位差を経て前記第２電位差に単調増加させる場合、前記画素電極に捕集される信号電荷の電荷量は、前記電位差が前記閾値電位差に至る前に所定量で飽和し、前記電位差が前記閾値電位差を超えた時に前記所定量を超えて増大してもよい。
これにより、閾値電位差より低い第１電位差と、閾値電位差より高い第２電位差とを順に印加することにより、第１信号電荷と第２信号電荷とを個別に読み出すことができる。
また、例えば、前記第１シェルの厚みは、前記第２シェルの厚みよりも大きくてもよい。
これにより、第１シェルが形成するヘテロ障壁を、第２シェルが形成するヘテロ障壁よりも容易に大きくすることができる。
また、例えば、前記第１シェルの材料は、前記第２シェルの材料と異なってもよい。
これにより、第１シェルが形成するヘテロ障壁を、第２シェルが形成するヘテロ障壁よりも容易に大きくすることができる。
また、例えば、前記第１コアの分光感度特性は、前記第２コアの分光感度特性と異なっていてもよい。
これにより、複数の異なるスペクトルの撮像が可能になる。例えば、赤外領域の画像と、可視領域の画像とを生成することができる。
また、例えば、前記第１コアの分光感度特性は、前記第２コアの分光感度特性と同じであってもよい。
これにより、撮像装置に入射する光の量に応じて光電変換層からの信号電荷の読み出しを切り替えることで、低感度および高感度を切り替えることができる。つまり、撮像装置による光電変換可能な範囲、すなわち、ダイナミックレンジを広げることができる。
また、本開示の一態様に係る撮像装置の駆動方法は、画素電極と対向電極との間に第１量子ドットと第２量子ドットとを含む光電変換部を備える撮像装置の駆動方法である。前記第１量子ドットは、第１信号電荷を生成する第１コアと、前記第１コアの周囲を覆う第１シェルとを含み、前記第２量子ドットは、第２信号電荷を生成する第２コアと、前記第２コアの周囲を覆う第２シェルとを含む。前記撮像装置の駆動方法は、（ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１コア内に生成された前記第１信号電荷を前記第１コア内に保持させた状態で、前記第２コア内に生成された前記第２信号電荷を前記画素電極に捕集させること、及び（ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１コア内の前記第１信号電荷を、前記第１シェルを通過させて前記画素電極に捕集させること、を含む。
これにより、上述したように、画素電極と対向電極との電位差を調整することにより、第１量子ドットで生成された信号電荷と第２量子ドットで生成された信号電荷とを、１つの画素電極を用いて個別に読み出すことができる。このため、信号電荷毎に画素電極を設ける必要がなくなるので、撮像装置の高精細化および高感度化が実現される。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
また、本明細書において、等しいなどの要素間の関係性を示す用語、および、正方形または円形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態１）
［１．撮像装置の回路構成］
まず、本実施の形態に係る撮像装置の回路構成について、図１を用いて説明する。
図１は、本実施の形態に係る撮像装置の例示的な回路構成を示す回路図である。図１に示す撮像装置１００は、２次元に配列された複数の画素１０を含む画素アレイＰＡを有する。図１は、画素１０が２行２列のマトリクス状に配置された例を模式的に示している。撮像装置１００における画素１０の数および配置は、図１に示される例に限定されない。例えば、撮像装置１００は、複数の画素１０が１列に並んだラインセンサであってもよい。あるいは、撮像装置１００が備える画素１０の数は、１つのみであってもよい。
各画素１０は、光電変換部１３および信号検出回路１４を有する。光電変換部１３は、入射した光を受けて信号を生成する。光電変換部１３は、その全体が画素１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の画素１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）である。ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示する。信号検出トランジスタ２４およびアドレストランジスタ２６、ならびに、後述するリセットトランジスタ２８などの各トランジスタは、制御端子、入力端子および出力端子を有する。制御端子は、例えばゲートである。入力端子は、ドレインおよびソースの一方であり、例えばドレインである。出力端子は、ドレインおよびソースの他方であり、例えばソースである。
図１において模式的に示されるように、信号検出トランジスタ２４の制御端子は、光電変換部１３に電気的に接続されている。光電変換部１３によって生成される信号電荷は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積ノード４１に蓄積される。ここで、信号電荷は、正孔または電子である。電荷蓄積ノードは、電荷蓄積部の一例であり、「フローティングディフュージョンノード」とも呼ばれる。本明細書では、電荷蓄積ノードを電荷蓄積領域と呼ぶ。光電変換部１３の構造の詳細は後述する。
各画素１０の光電変換部１３は、さらに、バイアス制御線４２に接続されている。図１に例示する構成において、バイアス制御線４２は、電圧供給回路３２に接続されている。電圧供給回路３２は、少なくとも２種類の電圧を供給可能に構成された回路である。電圧供給回路３２は、撮像装置１００の動作時、バイアス制御線４２を介して光電変換部１３に所定の電圧を供給する。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよく、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路３２から光電変換部１３に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部１３から電荷蓄積ノード４１への信号電荷の移動が制御される。撮像装置１００の動作の例は後述する。
各画素１０は、電源電圧ＶＤＤを供給する電源線４０に接続される。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。
信号検出トランジスタ２４の出力端子には、アドレストランジスタ２６の入力端子が接続されている。アドレストランジスタ２６の出力端子は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子は、アドレス制御線４６に接続されている。アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
図示する例では、アドレス制御線４６は、垂直走査回路３６に接続されている。垂直走査回路は、「行走査回路」とも呼ばれる。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の画素１０を行単位で選択する。これにより、選択された画素１０の信号の読み出しと、電荷蓄積ノード４１のリセットとが実行される。
垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路３７が接続される。カラム信号処理回路３７は、「行信号蓄積回路」とも呼ばれる。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ−デジタル変換などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける画素１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路３８が接続される。水平信号読み出し回路は、「列走査回路」とも呼ばれる。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
図１に例示する構成において、画素１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタである。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャネルＭＯＳＦＥＴを適用した例を説明する。図示するように、リセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積ノード４１との間に接続される。リセットトランジスタ２８の制御端子は、リセット制御線４８に接続されている。リセット制御線４８の電位を制御することによって、電荷蓄積ノード４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の画素１０を行単位でリセットすることが可能である。
この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧源３４に接続されている。リセット電圧源は、「リセット電圧供給回路」とも呼ばれる。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各画素１０に供給されてもよい。
リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各画素１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化することができる。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化することができる。ただし、リセット電圧Ｖｒを信号検出回路１４の電源電圧ＶＤＤと異なる電圧とすることにより、撮像装置１００のより柔軟な制御を可能にする。
［２．画素の断面構造］
次に、本実施の形態に係る撮像装置１００の画素１０の断面構造について、図２を用いて説明する。
図２は、本実施の形態に係る撮像装置１００の画素１０の断面構造を示す概略断面図である。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
半導体基板２０は、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、画素１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓはＮ型領域である。また、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプターのイオン注入を行うことによって形成される。
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、例えば、半導体基板２０内に形成された、不純物の拡散層である。図２に模式的に示されるように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇとを含む。ゲート電極２４ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、ゲート電極２６ｇとを含む。ゲート電極２６ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。ゲート電極２６ｇは、図２には図示していないアドレス制御線４６に接続される。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２４ｓは、アドレストランジスタ２６の例えばドレイン領域として機能する。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２には図示していない垂直信号線４７に接続される。なお、不純物領域２４ｓは、信号検出トランジスタ２４およびアドレストランジスタ２６によって共有されていなくてもよい。具体的には、信号検出トランジスタ２４のソース領域とアドレストランジスタ２６のドレイン領域とは、半導体基板２０内では分離しており、層間絶縁層５０内に設けられた配線層を介して電気的に接続されていてもよい。
リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、ゲート電極２８ｇとを含む。ゲート電極２８ｇは、例えば、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。ゲート電極２８ｇは、図２には図示していないリセット制御線４８に接続されている。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２には図示していないリセット電圧線４４に接続されている。不純物領域２８ｄは、リセットトランジスタ２８の例えばドレイン領域として機能する。
半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０が配置されている。層間絶縁層５０は、例えば、二酸化シリコンなどの絶縁性材料から形成される。図示するように、層間絶縁層５０中には、配線層５６が配置されている。配線層５６は、典型的には、銅などの金属から形成される。配線層５６は、例えば、上述の垂直信号線４７などの信号線または電源線をその一部に含んでいてもよい。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示される例に限定されない。
また、層間絶縁層５０中には、図２に示されるように、プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５が設けられている。配線５３は、配線層５６の一部であってもよい。プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５はそれぞれ、導電性材料を用いて形成されている。例えば、プラグ５２および配線５３は、銅などの金属から形成されている。コンタクトプラグ５４および５５は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンから形成されている。なお、プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５は、互いに同じ材料を用いて形成されていてもよく、互いに異なる材料を用いて形成されていてもよい。
プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積ノード４１の少なくとも一部を構成する。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、光電変換部１３の画素電極１１によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。
具体的には、光電変換部１３の画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１と電気的に接続されている。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。
画素電極１１によって信号電荷が捕集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。
層間絶縁層５０上には、上述の光電変換部１３が配置される。半導体基板２０を平面視した場合に２次元に配列された複数の画素１０は、感光領域を形成する。感光領域は、画素領域とも呼ばれる。隣接する２つの画素１０間の距離、すなわち、画素ピッチは、例えば２μｍ程度であってもよい。
［３．光電変換部の構成］
以下では、光電変換部１３の具体的な構成について説明する。
図２に示されるように、光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５とを含む。本実施の形態では、撮像装置１００に対する光の入射側から、対向電極１２、光電変換層１５、画素電極１１の順に配置されている。
図２に示される例では、対向電極１２および光電変換層１５は、複数の画素１０にまたがって形成されている。画素電極１１は、画素１０ごとに設けられている。画素電極１１は、隣接する他の画素１０の画素電極１１と空間的に分離されることによって、他の画素１０の画素電極１１から電気的に分離されている。また、対向電極１２および光電変換層１５の少なくとも１つは、画素１０ごとに分離して設けられていてもよい。
［３−１．画素電極および対向電極］
画素電極１１は、光電変換部１３で生成された信号電荷を読み出すための電極である。画素電極１１は、画素１０ごとに少なくとも１つ存在する。画素電極１１は、信号検出トランジスタ２４のゲート電極２４ｇおよび不純物領域２８ｄに電気的に接続されている。
画素電極１１は、導電性材料を用いて形成されている。導電性材料は、例えば、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンである。
対向電極１２は、例えば、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲内の光に限定されない。例えば、撮像装置１００は、赤外線または紫外線を検出してもよい。ここで、可視光の波長範囲とは、例えば、３８０ｎｍ以上７８０ｎｍ以下である。
なお、本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。
対向電極１２は、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（ＴＣＯ：Transparent Conducting Oxide）を用いて形成される。対向電極１２には、図１に示される電圧供給回路３２が接続されている。電圧供給回路３２が対向電極１２に印加する電圧を調整することにより、対向電極１２と画素電極１１との電位差を所望の電位差に設定および維持することができる。
図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続されたバイアス制御線４２に接続されている。また、ここでは、対向電極１２は、複数の画素１０にまたがって形成されている。したがって、バイアス制御線４２を介して、電圧供給回路３２から所望の大きさの制御電圧を複数の画素１０の間に一括して印加することが可能である。なお、電圧供給回路３２から所望の大きさの制御電圧を印加することができれば、対向電極１２は、画素１０ごとに分離して設けられていてもよい。
後に詳しく説明するように、電圧供給回路３２は、露光期間と非露光期間との間で互いに異なる電圧を対向電極１２に供給する。本明細書において、「露光期間」は、光電変換により生成される信号電荷を光電変換層１５内または電荷蓄積領域に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置１００の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、光電変換部１３への光の入射が遮断されている期間に限定されず、光電変換部１３に光が照射されている期間を含んでいてもよい。また「非露光期間」は、寄生感度の発生により意図せずに信号電荷が電荷蓄積領域に蓄積される期間を含む。
電圧供給回路３２が画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔−電子対のうち正孔および電子のいずれか一方を、信号電荷として画素電極１１によって捕集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に捕集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能であり、この場合、画素電極１１よりも対向電極１２の電位を低くすればよい。対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を捕集する。
本実施の形態では、信号検出回路１４および電圧供給回路３２の少なくとも一方は、光電変換部１３と同一基板に集積化されうる。あるいは、信号検出回路１４および電圧供給回路３２の少なくとも一方は、光電変換部１３とは別の基板に形成されてもよい。
［３−２．光電変換層］
光電変換層１５は、画素電極１１と対向電極１２との間に位置し、光電変換を行うことで信号電荷を生成する。つまり、光電変換層１５は、光子を吸収し、光電荷を発生させる。信号電荷は、光電変換により得られた光電荷であって、正孔および電子のいずれか一方である。
光電変換層１５は、複数の量子ドットを含んでいる。複数の量子ドットの各々は、コアシェル型の量子ドットである。コアシェル型の量子ドットとは、数ナノメートルから数十ナノメートル程度の大きさを持つ半導体からなるコアと、当該コアとは異なるエネルギー準位を持つ半導体からなるシェルとを含む。シェルは、コアの周囲を覆っている。
光電変換層１５に含まれる量子ドットは、タイプＩＩ量子ドットである。タイプＩＩ量子ドットとは、コアとシェルとのエネルギー準位の段差によって、正孔および電子のいずれか一方のみがコアに閉じ込められる性質を有する。つまり、タイプＩＩ量子ドットには、正孔閉じ込め型と電子閉じ込め型との２種類が存在する。
図３は、正孔閉じ込め型のタイプＩＩ量子ドットの構成とエネルギー準位とを示す模式図である。図３に示されるように、量子ドット６０は、コア６１と、シェル６２とを含む。コア６１は、シェル６２によって被覆されている。つまり、コア６１の外面全体をシェル６２が接触して覆っている。
コア６１の価電子帯準位は、シェル６２の価電子帯準位よりも高い。正孔は、価電子帯において、負電荷である電子を基準としたエネルギー準位の高い方に移動するので、シェル６２は、コア６１内に存在する正孔に対する障壁となる。つまり、シェル６２は、コア６１内で生成された正孔に対するヘテロ障壁を形成する。これにより、コア６１内で生成された正孔は、コア６１内に閉じ込められる。
また、コア６１の伝導帯準位は、シェル６２の伝導帯準位よりも高い。電子は、伝導帯において、負電荷である電子を基準としたエネルギー準位が低い方に移動するので、シェル６２は、コア６１内に存在する電子に対する障壁にはならない。つまり、シェル６２は、コア６１内で生成された電子に対するヘテロ障壁を形成しない。これにより、コア６１内で生成された電子は、コア６１内に閉じ込められることなく、シェル６２に移動する。
以上のように、量子ドット６０は、正孔閉じ込め型のタイプＩＩ量子ドットであるので、コア６１で生成した正孔および電子のうち、正孔はコア６１に閉じ込められる一方で、電子はシェル６２に移動する。複数の量子ドット６０の集合体においては、電子は、隣り合う量子ドット６０のシェル６２間を容易に移動することができる。
なお、量子ドット６０に電界が与えられた場合、コア６１内に閉じ込められた正孔がトンネル効果によりシェル６２を透過し、量子ドット６０の外部または別の量子ドット６０のコア６１に確率的に移動する。量子ドット６０に与えられる電界が大きくなる程、シェル６２を透過する確率が高くなる。一定以上の電界を超えた場合には、コア６１内の正孔は、実質的に自由にシェル６２を透過できる状態になる。
コア６１は、例えばテルル化カドミウム（ＣｄＴｅ）を用いて形成され、シェル６２は、例えば硫化亜鉛（ＺｎＳ）を用いて形成される。これにより、量子ドット６０が正孔閉じ込め型のタイプＩＩ量子ドットになる。なお、図３に示されるエネルギー準位の深さ関係を満たせば、コア６１およびシェル６２に用いられる材料は、特に限定されない。
図４は、電子閉じ込め型のタイプＩＩ量子ドットの構成とエネルギー準位とを示す模式図である。図４に示されるように、量子ドット６５は、コア６６と、シェル６７とを含む。コア６６は、シェル６７によって被覆されている。つまり、コア６６の外面全体をシェル６７が接触して覆っている。
コア６６の伝導帯準位は、シェル６７の伝導帯準位よりも低い。このため、シェル６７は、コア６６内に存在する電子に対する障壁となる。つまり、シェル６７は、コア６６内で生成された電子に対するヘテロ障壁を形成する。これにより、コア６６内で生成された電子は、コア６６内に閉じ込められる。
また、コア６６の価電子帯準位は、シェル６７の価電子帯準位よりも低い。このため、シェル６７は、コア６６内に存在する正孔に対する障壁とならない。これにより、コア６６内で生成された正孔は、コア６６内に閉じ込められることなく、シェル６７に移動する。
以上のように、量子ドット６５は、電子閉じ込め型のタイプＩＩ量子ドットであるので、コア６６で生成した正孔および電子のうち、電子はコア６６に閉じ込められる一方で、正孔はシェル６７に移動する。複数の量子ドット６５の集合体においては、正孔は、隣り合う量子ドット６５のシェル６７間を容易に移動することができる。
なお、量子ドット６５に電界が与えられた場合、コア６６内に閉じ込められた電子がトンネル効果によりシェル６７を透過し、量子ドット６５の外部または別の量子ドット６５のコア６６に確率的に移動する。量子ドット６５に与えられる電界が大きくなる程、シェル６７を透過する確率が高くなる。一定以上の電界を超えた場合には、コア６６内の電子は、実質的に自由にシェル６７を透過できる状態になる。
コア６６は、例えば、カドミウム−亜鉛−硫黄化合物（ＣｄＺｎＳ）を用いて形成され、シェル６７は、例えば、セレン化亜鉛（ＺｎＳｅ）を用いて形成される。これにより、量子ドット６５が電子閉じ込め型のタイプＩＩ量子ドットになる。なお、図４に示されるエネルギー準位の深さ関係を満たせば、コア６６およびシェル６７に用いられる材料は、特に限定されない。
本実施の形態に係る光電変換層１５は、量子ドット６０および量子ドット６５のいずれを含んでもよい。例えば、画素電極１１が正孔を捕集する場合には、光電変換層１５は、正孔閉じ込め型の量子ドット６０を含む。画素電極１１が電子を捕集する場合には、光電変換層１５は、電子閉じ込め型の量子ドット６５を含む。
以下では、画素電極１１が正孔を捕集する場合、すなわち、光電変換層１５が正孔閉じ込め型の量子ドット６０を含む場合を例に説明する。
量子ドット６０は、吸光性を示し、光電荷を生成する。量子ドット６０は、主にコア６１の半導体バンド構造に由来する連続的な吸収の他に、量子閉じ込め効果に起因する特定の波長での共鳴的な吸収を持つ。
この共鳴的な吸収を示す波長を、共鳴波長と呼ぶ。量子ドット６０の共鳴波長は、コア６１およびシェル６２の各々の材質と、コア６１の大きさとに依存する。例えば、コア６１とシェル６２との材質が同一であれば、コア６１が小さいほど共鳴波長は短くなる。
個々の量子ドット６０の共鳴波長の広がりは、通常０．１ナノメートル以下である。量子ドット６０として完全に同一の大きさ、かつ、同一の材質のものを多数製造することは困難である。仮に同一の製造条件で複数の量子ドット６０を形成したとしても、ある程度のばらつきが生じる。このばらつきの範囲内に含まれる複数の量子ドット６０の集まりを、量子ドット集団と記載する。量子ドット集団の共鳴波長は、共鳴波長のピークから通常数ナノメートルから数十ナノメートルの幅を持つ。
図５は、一般的な製造方法で製造された量子ドット集団の分布図である。図５において、横軸はコアの大きさを表し、縦軸は、シェルの厚みを表している。
図５には、２つの量子ドット集団６３Ａおよび６３Ｂを示している。量子ドット集団６３Ａを構成する複数の量子ドットはそれぞれ、コアの大きさがＣ１を中心とする所定の範囲内に含まれ、かつ、シェルの厚みがＳ２を中心とする所定の範囲内に含まれている。例えば、量子ドット集団６３Ａでは、コアの大きさの平均値がＣ１で、かつ、シェルの厚みの平均値がＳ２である。
量子ドット集団６３Ｂを構成する複数の量子ドットはそれぞれ、コアの大きさがＣ２を中心とする所定の範囲内に含まれ、かつ、シェルの厚みがＳ１を中心とする所定の範囲内に含まれている。例えば、量子ドット集団６３Ｂでは、コアの大きさの平均値がＣ２で、かつ、シェルの厚みの平均値がＳ１である。つまり、量子ドット集団６３Ｂは、量子ドット集団６３Ａよりもコアの大きさの平均値が大きく、シェルの厚みの平均値が小さい。
なお、材料および製造方法を適宜調整することにより、コアの大きさとシェルの厚みとが異なる複数の量子ドット集団を製造することができる。例えば、コアの大きさの平均値がＣ１で、かつ、シェルの厚みの平均値がＳ１になる量子ドット集団、または、コアの大きさの平均値がＣ２で、かつ、シェルの厚みの平均値がＳ２になる量子ドット集団を製造することができる。
本実施の形態では、光電変換層１５は、図５に示される量子ドット集団６３Ａおよび量子ドット集団６３Ｂを含んでいる。量子ドット集団６３Ａに含まれる量子ドットの個数と、量子ドット集団６３Ｂに含まれる量子ドットの個数とは、おおよそ均等である。量子ドット集団６３Ａおよび量子ドット集団６３Ｂは、互いに分光感度特性が異なっている。具体的には、図６に示されるように、吸収スペクトルが互いに異なっている。
図６は、共鳴波長のピークが異なる複数の量子ドット集団の吸収スペクトルを示す図である。図６において、横軸は波長を表し、縦軸は吸収係数を表している。吸収係数が大きい程、対応する波長の光を多く吸収し、多くの信号電荷を生成することができる。
量子ドット集団６３Ａの吸収スペクトルと、量子ドット集団６３Ｂの吸収スペクトルとは、一部に重なりを持っているが、完全には一致しない。例えば、量子ドット集団６３Ａの共鳴波長の平均値と、量子ドット集団６３Ｂの共鳴波長の平均値とは互いに異なっている。
吸収スペクトルの差異は、例えば、量子ドット集団６３Ａのコアの大きさの平均値と量子ドット集団６３Ｂのコアの大きさの平均値とを異ならせることで実現できる。あるいは、吸収スペクトルの差異は、量子ドット集団６３Ａの材料と量子ドット集団６３Ｂの材料とを異ならせることで、実現されてもよい。
一般に、コアの吸収スペクトルは、コアを構成する半導体のバンドギャップが大きいほど共鳴波長が短くなる傾向にある。たとえば、量子ドット集団６３Ａのコアを構成する半導体のバンドギャップを、量子ドット集団６３Ｂのコアを構成する半導体のバンドギャップよりも大きなものとしてもよい。バンドギャップの大きさの制御は、半導体の材質を変えることで行うことができる。たとえば、硫化カドミウム（ＣｄＳ）のバルク状態のバンドギャップは２．４２ｅＶ程度であり、セレン化カドミウム（ＣｄＳｅ）のバルク状態のバンドギャップは１．７３ｅＶ程度である。また、硫化鉛（ＰｂＳ）のバルク状態のバンドギャップは０．３７ｅＶ程度である。カドミウムを成分として含む半導体コアは可視域に共鳴波長を持たせるのに適しており、鉛を成分として含む半導体コアは赤外領域に共鳴波長を持たせるのに適している。
あるいは硫化セレン化カドミウム（ＣｄＳｘＳｅ１−ｘ）のような混晶系半導体であれば、その組成比ｘを調整することでバンドギャップを変えることができる。
本実施の形態では、図５に示されるように、量子ドット集団６３Ａのコアの大きさの平均値Ｃ１は、量子ドット集団６３Ｂのコアの大きさの平均値Ｃ２より小さい。これにより、図６に示されるように、量子ドット集団６３Ａは、量子ドット集団６３Ｂよりも短波長の帯域に共鳴波長を有する。例えば、量子ドット集団６３Ａは、可視光に対する吸収係数が大きく、量子ドット集団６３Ｂは、赤外光に対する吸収係数が大きい。つまり、量子ドット集団６３Ａは、可視光に感度を有し、量子ドット集団６３Ｂは、赤外光に感度を有する。
また、量子ドット集団６３Ａのシェルの厚みの平均値Ｓ２は、量子ドット集団６３Ｂのシェルの厚みの平均値Ｓ１よりも大きい。シェルは、コアに保持される電荷に対するヘテロ障壁を形成するので、シェルの厚みが大きい程、ヘテロ障壁の大きさが大きくなる。すなわち、シェルの厚みが大きい程、コアに保持された電荷が、トンネル効果によりシェルを透過するために必要な閾値電圧が大きくなる。具体的には、量子ドット集団６３Ａに対する閾値電圧は、量子ドット集団６３Ｂに対する閾値電圧より大きくなる。
なお、量子ドット集団に対する閾値電圧の差異は、コアとシェルとの材料を異ならせることによって実現されてもよい。具体的には、コアとシェルとのエネルギー準位の差を異ならせることによって、量子ドット集団に対する閾値電圧を異ならせることができる。例えば、量子ドット集団６３Ａのコアとシェルとのエネルギー準位の差を、量子ドット集団６３Ｂのコアとシェルとのエネルギー準位の差よりも大きくする。これにより、量子ドット集団６３Ａに対する閾値電圧は、量子ドット集団６３Ｂに対する閾値電圧より大きくなる。
図７は、本実施の形態に係る撮像装置１００の光電変換層１５の構造と、露光させた場合に生成される電荷とを示す模式図である。図７では、光電変換層１５に含まれる複数の量子ドット６０Ａおよび６０Ｂを模式的に示している。
量子ドット６０Ａは、第１量子ドットの一例であり、量子ドット集団６３Ａに含まれる量子ドットである。量子ドット６０Ａは、コア６１Ａと、シェル６２Ａとを含んでいる。コア６１Ａは、第１信号電荷を生成する第１コアの一例である。シェル６２Ａは、コア６１Ａの周囲を覆う第１シェルの一例であり、コア６１Ａで生成される第１信号電荷に対して第１ヘテロ障壁を形成する。量子ドット６０Ａは、正孔閉じ込め型のタイプＩＩ量子ドットである。図７に示されるように、コア６１Ａで生成される正孔７０Ａは、コア６１Ａ内に信号電荷として保持される一方で、電子７１Ａは、シェル６２Ａに移動する。
量子ドット６０Ｂは、第２量子ドットの一例であり、量子ドット集団６３Ｂに含まれる量子ドットである。量子ドット６０Ｂは、コア６１Ｂと、シェル６２Ｂとを含んでいる。コア６１Ｂは、第２信号電荷を生成する第２コアの一例である。シェル６２Ｂは、コア６１Ｂの周囲を覆う第２シェルの一例であり、コア６１Ｂで生成される第２信号電荷に対して第２ヘテロ障壁を形成する。量子ドット６０Ｂは、正孔閉じ込め型のタイプＩＩ量子ドットである。図７に示されるように、コア６１Ｂで生成される正孔７０Ｂは、コア６１Ｂ内に信号電荷として保持される一方で、電子７１Ｂは、シェル６２Ｂに移動する。
なお、光電変換層１５において、複数の量子ドット６０Ａおよび複数の量子ドット６０Ｂは、例えば、互いに近接するように存在している。また、光電変換層１５は、電荷輸送材料および強度保持材料などをさらに含んでもよい。
本実施の形態では、シェル６２Ｂが形成する第２ヘテロ障壁は、シェル６２Ａが形成する第１ヘテロ障壁よりも小さい。このため、画素電極１１と対向電極１２との電位差が第１電位差である場合、正孔７０Ａは、シェル６２Ａが形成する第１ヘテロ障壁を透過せずにコア６１Ａ内に保持され、かつ、正孔７０Ｂは、シェル６２Ｂが形成する第２ヘテロ障壁を透過して画素電極１１に捕集される。画素電極１１と対向電極１２との電位差が第１電位差より大きい第２電位差である場合、正孔７０Ａは、シェル６２Ａが形成する第１ヘテロ障壁を透過して画素電極１１に捕集される。このとき、第２電位差は、例えば第１電位差よりも０．５Ｖ以上大きい。なお、第２電位差は、第１電位差より１Ｖ以上大きくてもよい。
図８は、本実施の形態に係る光電変換層１５が生成する信号電荷量とバイアス電圧との関係を示す図である。図８において、横軸は対向電極１２に印加されるバイアス電圧、具体的には、画素電極１１と対向電極１２との電位差を表している。縦軸は、画素電極１１に捕集される信号電荷量、具体的には、正孔の量を表している。
図８に示されるように、バイアス電圧が閾値電圧Ｖｔｈ０を超えた場合、光電変換層１５に含まれる複数の量子ドット６０Ｂのうち、一部の量子ドット６０Ｂのコア６１Ｂに保持された正孔７０Ｂがシェル６２Ｂを透過する。バイアス電圧が閾値電圧Ｖｔｈ０から大きくなるにつれて、シェル６２Ｂを透過する正孔７０Ｂの量が大きくなるので、信号電荷量も大きくなる。
バイアス電圧が閾値電圧Ｖｔｈ１に達すると、光電変換層１５に含まれる略全ての量子ドット６０Ｂのシェル６２Ｂを正孔７０Ｂが透過できる状態になり、実質的に正孔７０Ｂが自由に移動できる状態となる。つまり、閾値電圧Ｖｔｈ１は、量子ドット集団６３Ｂの閾値電圧に相当する。
なお、閾値電圧Ｖｔｈ１は、量子ドット６０Ｂのシェル６２Ｂの厚みと、コア６１Ｂとシェル６２Ｂとのエネルギー準位の差とに依存する。例えば、閾値電圧Ｖｔｈ１は、シェル６２Ｂの厚みが大きい程、高くなる。また、閾値電圧Ｖｔｈ１は、コア６１Ｂとシェル６２Ｂとのエネルギー準位の差が大きい程、高くなる。これらは、量子ドット６０Ａについても同様である。
信号電荷量は、バイアス電圧が閾値電圧Ｖｔｈ１を超えた後、閾値電位差の一例である閾値電圧Ｖｔｈ３に達するまで、飽和状態になる。飽和状態になったときの信号電荷量Ｐ２は、量子ドット集団６３Ｂに含まれる量子ドット６０Ｂが生成した正孔７０Ｂの量に相当する。
バイアス電圧が閾値電圧Ｖｔｈ３を超えた場合、光電変換層１５に含まれる複数の量子ドット６０Ａのうち、一部の量子ドット６０Ａのコア６１Ａに保持された正孔７０Ａがシェル６２Ａを透過する。バイアス電圧が閾値電圧Ｖｔｈ３から大きくなるにつれて、シェル６２Ａを透過する正孔７０Ａの量が大きくなる。バイアス電圧が閾値電圧Ｖｔｈ３から大きくなるにつれて、シェル６２Ａを透過する正孔７０Ａの量が大きくなるので、信号電荷量も大きくなる。
バイアス電圧が閾値電圧Ｖｔｈ２に達すると、光電変換層１５に含まれる略全ての量子ドット６０Ａのシェル６２Ａを正孔７０Ａが透過できる状態になり、実質的に正孔７０Ａが自由に移動できる状態となる。つまり、閾値電圧Ｖｔｈ２は、量子ドット集団６３Ａの閾値電圧に相当する。信号電荷量は、閾値電圧Ｖｔｈ２を超えた後は、飽和状態になる。飽和状態になったときの信号電荷量Ｐ１＋Ｐ２は、量子ドット集団６３Ｂに含まれる量子ドット６０Ｂが生成した正孔７０Ｂの量と、量子ドット集団６３Ａに含まれる量子ドット６０Ａが生成した正孔７０Ａの量との合計に相当する。したがって、信号電荷量Ｐ１＋Ｐ２から信号電荷量Ｐ２を減算することにより、量子ドット集団６３Ａに含まれる量子ドット６０Ａが生成した正孔７０Ａの量を得ることができる。
本実施の形態では、画素電極１１と対向電極１２との電位差を調整することにより、信号電荷を２段階で読み出す。具体的には、信号電荷量Ｐ２に相当する信号電荷を電荷蓄積ノード４１に読み出した後、電荷蓄積ノード４１をリセットする。その後に、信号電荷量Ｐ１に相当する信号電荷を電荷蓄積ノード４１に読み出す。このようにして、量子ドット集団６３Ｂに保持された信号電荷と、量子ドット集団６３Ａに保持された信号電荷とを個別に読み出すことができる。画素電極１１と対向電極１２との電位差は、電圧供給回路３２が対向電極１２に印加する電圧を変化させることで調整される。
［４．駆動方法］
次に、本実施の形態に係る撮像装置１００の駆動方法について説明する。ここでは、画素電極１１が信号電荷として正孔を捕集する場合について述べるが、電子を捕集する場合においても極性を適宜変更して同様の動作が可能であることが当業者には自明である。
図９は、本実施の形態に係る撮像装置１００の駆動方法を示すタイミングチャートである。具体的には、図９の部分（ａ）は、垂直同期信号Ｖｓｓの立ち下がりまたは立ち上がりのタイミングを示している。図９の部分（ｂ）は、バイアス制御線４２を介して電圧供給回路３２から対向電極１２に印加される電位ＶＩＴＯの時間的変化の一例を示している。図９の部分（ｃ）は、画素アレイＰＡの各行におけるリセットおよび露光のタイミングを模式的に示している。
以下、図１、図２、図７、図８および図９を参照しながら、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、行＜ｉ＞から行＜ｉ＋３＞の合計４行である場合における動作の例を説明する。
本実施の形態に係る撮像装置１００では、図９の部分（ｃ）に示されるように、画素アレイＰＡの初期化と、画素アレイＰＡに対する露光、すなわち、電荷の蓄積と、画素アレイＰＡ中の各画素１０の電荷蓄積ノード４１のリセットと、リセット後の画素信号の読み出しとが実行される。なお、画素アレイＰＡの初期化は、電荷蓄積ノード４１のリセットと実質的に同じ動作である。
図９の部分（ｃ）において、ｒｅａｄと付された矩形領域は、信号の読み出し期間を模式的に表している。また、ｒｓｔと付された矩形領域は、信号のリセット期間を模式的に表している。この読み出し期間は、画素１０の電荷蓄積ノード４１の電位をリセットするためのリセット期間をその一部に含み得る。
行＜ｉ＞に属する画素１０のリセットにおいては、垂直走査回路３６が、行＜ｉ＞のアドレス制御線４６の電位を制御することにより、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６をＯＮにする。さらに、垂直走査回路３６は、行＜ｉ＞のリセット制御線４８の電位を制御することにより、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８をＯＮにする。これにより、電荷蓄積ノード４１とリセット電圧線４４とが電気的に接続され、電荷蓄積ノード４１にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４のゲート電極２４ｇおよび光電変換部１３の画素電極１１の電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７を介して、行＜ｉ＞の画素１０からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８およびアドレストランジスタ２６をオフとする。
この例では、図９の部分（ｃ）に模式的に示されるように、行＜ｉ＞から行＜ｉ＋３＞の各行に属する画素のリセットを行単位で順次に実行する。図９の部分（ｃ）に示されるように、画像取得の開始から、画素アレイＰＡの全ての行のリセットおよび画素信号の読み出しが終了するまでの一垂直期間１Ｖにおいては、画素電極１１と対向電極１２との電位差がトンネル効果を制御するように、Ｖ１からＶ２の電圧範囲となるよう、電圧供給回路３２から対向電極１２に制御電圧が印加されている。
なお、説明の簡略化のために、対向電極１２に印加する電圧のみで説明しているが、図９に示すリセット期間１および２での画素電極１１の電位、つまり、リセット電圧Ｖｒを制御することで、正孔のトンネル効果を制御してもよい。あるいは、対向電極１２の電位ＶＩＴＯと前述のリセット電圧Ｖｒとの組合せを適切に変えることで、トンネル効果を制御してもよい。
具体的な撮像装置１００の動作シーケンスは、以下の通りである。
（ステップＳ０：初期化；時刻ｔ０からｔ１）
まず、光電変換層１５に含まれる全ての量子ドットおよび電荷蓄積ノード４１に存在する信号電荷を排除する。つまり、時刻ｔ０からｔ１にかけて、光電変換層１５に含まれる全ての量子ドットおよび電荷蓄積領域をリセットする。
例えば、図９に示されるように、垂直同期信号Ｖｓｓに基づき、行＜ｉ＞に属する複数の画素のリセットを開始する（時刻ｔ０）。具体的には、対向電極１２と画素電極１１との間のバイアス電圧を、対向電極１２側の電位が高く、かつ、量子ドット６０Ａのシェル６２Ａが形成するヘテロ障壁の閾値電圧Ｖｔｈ２以上の値に設定する。対向電極１２と画素電極１１との間にバイアス電圧が印加されることにより、光電変換層１５の内部には内部電界が発生し、この電界が各量子ドットに与えられる。例えば、対向電極１２の電位ＶＩＴＯをＶ２にすることで、画素電極１１と対向電極１２との電位差を、正孔７０Ａがシェル６２Ａをトンネル効果により透過できる第２電位差にする。量子ドット６０Ａおよび量子ドット６０Ｂの各々に発生していた電荷は画素電極１１または対向電極１２に掃き出され、光電変換層１５内に信号電荷がない状態、すなわち、初期状態にすることができる。なお、光電変換層１５に含まれるすべての量子ドットおよび電荷蓄積領域をリセットした後、電荷蓄積領域の電位の初期値を測定してもよい。
なお、説明を簡単にするため、画素電極１１の電位が０Ｖである、すなわち、電位ＶＩＴＯの値とバイアス電圧とは同じであるものとする。つまり、対向電極１２の電位ＶＩＴＯは、対向電極１２に印加されるバイアス電圧に等しく、かつ、対向電極１２と画素電極１１との電位差に等しい。具体的には、電位Ｖ２は、バイアス電圧Ｖ２に相当し、図８に示されるように、閾値電圧Ｖｔｈ２以上の値である。これらは、以降の説明においても同様である。
（ステップＳ１：露光；時刻ｔ１からｔ２）
次に、各量子ドット６０Ａおよび６０Ｂが光電変換を行うことができる電位Ｖ１を対向電極１２に印加することにより、電荷の電荷蓄積期間が開始される（時刻ｔ１からｔ２）。この状態で、撮像装置１００に光を照射する。このとき、量子ドット６０Ａのコア６１Ａもしくは量子ドット６０Ｂのコア６１Ｂまたはその双方で、信号電荷が発生する。この光照射により、各量子ドットに信号電荷を発生させるステップを露光と呼ぶ。各量子ドットでどの程度の信号電荷が発生するかは、照射した光のスペクトルと、各量子ドットの分光感度特性とに依存する。
このとき、光量が多い程、多くの量子ドットで正孔および電子が生成される。光量が少ない場合には、光電変換層１５に含まれる量子ドットのうち一部の量子ドットにのみ正孔および電子が生成される。各量子ドットに正孔および電子が生成される確率は、各量子ドットの吸収スペクトルに依存する。
例えば、図７に示されるように、量子ドット６０Ａのコア６１Ａでは、正孔７０Ａおよび電子７１Ａが生成される。正孔７０Ａは、コア６１Ａに保持され、電子７１Ａは、シェル６２Ａに移動する。同様に、量子ドット６０Ｂのコア６１Ｂでは、正孔７０Ｂおよび電子７１Ｂが生成される。正孔７０Ｂは、コア６１Ｂに保持され、電子７１Ｂは、シェル６２Ｂに移動する。
ここで、対向電極１２側の電位が画素電極１１の電位よりも高いので、図１０に示されるような電荷移動が生じる。具体的には、光電変換層１５では、各量子ドットが互いに近接して配置されている。このため、量子ドット６０Ａで生成された電子７１Ａおよび量子ドット６０Ｂで生成された電子７１Ｂは、隣り合う量子ドット６０Ａのシェル６２Ａ、または、隣り合う量子ドット６０Ｂのシェル６２Ｂを伝って移動する。電子７１Ａおよび電子７１Ｂは、画素電極１１よりも電位が高い対向電極１２に捕集される。
一方で、量子ドット６０Ａで生成された正孔７０Ａおよび量子ドット６０Ｂで生成された正孔７０Ｂは、バイアス電圧が閾値電圧Ｖｔｈ０よりも低い場合には、コア６１Ａおよびコア６１Ｂにそれぞれ閉じ込められたままになる。本実施の形態では、露光ステップにおいて、対向電極１２と画素電極１１との電位差は、量子ドット６０Ｂのシェル６２Ｂを正孔７０Ｂが透過できる程度の電位差Ｖ１であり、図８に示される閾値電圧Ｖｔｈ１以上の値である。正孔７０Ｂは、実質的に自由に移動できる状態になる。このため、図１０に示されるように、正孔７０Ｂは、対向電極１２よりも電位が低い画素電極１１に捕集される。
（ステップＳ２：１回目の電荷読み出し；時刻ｔ２からｔ３）
露光ステップが完了した後、図１１に示されるように、光電変換層１５では、量子ドット集団６３Ａに含まれる量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａのみがコア６１Ａ内に保持された状態になる。量子ドット集団６３Ｂに含まれる量子ドット６０Ｂのコア６１Ｂで生成された正孔７０Ｂは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、量子ドット集団６３Ｂが生成した信号電荷量Ｐ２に等しい。
具体的には、図９の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し回路と光電変換部とが積層されたチップ積層技術を用いること、または、画素１０内に別途メモリを設けることで、このローリング動作時間は短縮可能である。
（ステップＳ３：１回目の電荷リセット；時刻ｔ３からｔ４）
１回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の読み出しとリセットとが行われている時刻ｔ２から時刻ｔ４までの期間では、図９の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ１で維持されている。すなわち、図１１に示されるように、量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａは、シェル６２Ａを透過せずに、コア６１Ａに保持されたままである。
（ステップＳ４：電荷転送；時刻ｔ４）
１回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、閾値電圧Ｖｔｈ２以上の値に設定する。具体的には、図９の部分（ｂ）に示されるように、時刻ｔ４で、対向電極１２の電位ＶＩＴＯをＶ２に設定することで、対向電極１２と画素電極１１との電位差を第２電位差にする。このバイアス電圧の印加により、図１２に示されるように、量子ドット６０Ａのコア６１Ａに蓄積されていた正孔７０Ａは、トンネル効果によりシェル６２Ａを透過し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ５：２回目の電荷読み出し；時刻ｔ４からｔ５）
電荷転送ステップが完了した後、量子ドット集団６３Ａに含まれる量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、量子ドット集団６３Ａが生成した信号電荷量Ｐ１に等しい。具体的には、図９の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ６：２回目の電荷リセット；時刻ｔ５からｔ６）
２回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。これにより、光電変換層１５および電荷蓄積ノード４１がリセットされ、画素アレイＰＡが初期化された状態になる。すなわち、時刻ｔ６において時刻ｔ１と同じ状態になる。以降、ステップＳ１からステップＳ６を繰り返すことで、動画像を得ることができる。
以上のようにして、量子ドット集団６３Ａと量子ドット集団６３Ｂとの閾値電圧の差を利用して、各々で生成した信号電荷を独立して読み出すことができる。図６に示されるように、量子ドット集団６３Ａの共鳴波長と量子ドット集団６３Ｂの共鳴波長とが異なるので、１画素において２つの異なるスペクトルの撮像が可能になる。
このように、本実施の形態では、単一の画素電極１１から相異なる２つのスペクトルの撮像結果を読み出すことが可能になり、スペクトルの数に比例した配線を設ける必要が無い。また、ステップＳ２以降において、不要な光電変換をさけるため、メカニカルシャッター等の機構を用いて、撮像装置１００への光照射を制限してもよい。
また、本実施の形態では、露光期間が終了した後、対向電極１２に印加される電圧をＶ１以上に維持しているので、電荷蓄積ノード４１への信号電荷の蓄積が終わった後の光電変換層１５は、閾値電圧Ｖｔｈ１以上のバイアス電圧が印加された状態にある。閾値電圧Ｖｔｈ１以上のバイアス電圧が印加された状態では、電荷蓄積ノード４１に既に蓄積された信号電荷の、光電変換層１５を介した対向電極１２への移動を抑制することが可能である。換言すれば、光電変換層１５への閾値バイアス電圧以上のバイアス電圧の印加により、露光期間において蓄積された信号電荷を電荷蓄積ノード４１に保持しておくことが可能である。つまり、電荷蓄積ノード４１から信号電荷が失われることによるマイナスの寄生感度の発生を抑制し得る。
なお、図９に示す駆動方法では、量子ドット集団毎の蓄積時間が完全には一致していない。具体的には、実効的には量子ドット集団６３Ｂの蓄積時間は、時刻ｔ１から１回目の読み出し期間の完了までである。量子ドット集団６３Ａの蓄積時間は、時刻ｔ１から２回目の読み出し期間の完了までである。この蓄積時間の不一致は、高速なローリング動作により読み出すことで無視できる程度まで緩和することができる。
あるいは、図１３に示される動作に基づいて撮像装置１００を駆動してもよい。図１３は、本実施の形態に係る撮像装置１００の駆動方法の別の一例を示すタイミングチャートである。図１３に示される例では、各量子ドット集団から電荷蓄積ノード４１へ電荷が転送された後、各量子ドット集団の感度が０となる状態、すなわちグローバルシャッタ状態にしている。各量子ドット集団から電荷蓄積ノード４１へ転送された電荷の読み出し動作およびリセット動作は、グローバルシャッタ状態で行われる。グローバルシャッタ状態となっている期間は、各量子ドット集団において新たな信号電荷が発生しない。
例えば、時刻ｔ２から時刻ｔ４までの期間において、対向電極１２の電位ＶＩＴＯを、各量子ドット集団の感度が０となるような電位Ｖ０にする。電位Ｖ０は、図８に示される閾値電圧Ｖｔｈ０よりも小さい値であり、例えば、対向電極１２と画素電極１１との電位差が０になる電位である。これにより、ローリング動作による読み出し動作時間およびリセット動作時間中の電荷の蓄積をなくすことができる。
図１３に示される例では、時刻ｔ０ａから時刻ｔ１までの期間、時刻ｔ２から時刻ｔ４までの期間、および時刻ｔ４ａから時刻ｔ６までの期間がグローバルシャッタ状態となっている。また、時刻ｔ０ａの直前および時刻ｔ４ａの直前に、各量子ドット集団から電荷蓄積ノード４１に信号電荷を転送するための期間を設けている。
例えば、時刻ｔ０から時刻ｔ０ａまでの期間は、初期化のために量子ドット集団６３Ａおよび６３Ｂに残存する電荷を転送するための期間である。時刻ｔ０から時刻ｔ０ａまでの期間には、図１３の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。これにより、量子ドット集団６３Ａで発生した正孔７０Ａはシェル６２Ａを透過して電荷蓄積ノード４１に転送され、量子ドット集団６３Ｂで発生した正孔７０Ｂはシェル６２Ｂを透過して電荷蓄積ノード４１に転送される。すなわち、光電変換層１５の全ての信号電荷が電荷蓄積ノード４１に転送される。
時刻ｔ４から時刻ｔ４ａの期間は、コア６１Ａ内に保持された正孔７０Ａを転送するための期間である。図１３の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。これにより、コア６１Ａで発生した正孔７０Ａはシェル６２Ａを透過して電荷蓄積ノード４１に転送される。すなわち、量子ドット集団６３Ａの信号電荷が電荷蓄積ノード４１に転送される。
このように、グローバルシャッタ状態にする直前に、読み出し対象となる信号電荷を電荷蓄積ノード４１に転送する。そして、グローバルシャッタ状態の期間に読み出し動作とリセット動作とを行う。電荷の転送に要する時刻ｔ０から時刻ｔ０ａまでの期間、および時刻ｔ４から時刻ｔ４ａまでの期間のそれぞれは、グローバルシャッタ状態の期間に比べて短い。このため、各量子ドット集団の実行的な露光時間の長さが互いに異なることによる影響が緩和される。
なお、本実施の形態では、各量子ドット集団の信号電荷を順に読み出しているが、各量子ドット集団の信号電荷をまとめて読み出してもよい。例えば、図９および図１３において、時刻ｔ３から時刻ｔ４までのリセット期間１を省略することで、時刻ｔ４から時刻ｔ６までの期間では、量子ドット集団６３Ａと量子ドット集団６３Ｂとのそれぞれで発生した信号電荷の合算量を読み出すことができる。各量子ドット集団のそれぞれの信号電荷の量は、画素１０外に設けられた差分回路によりアナログまたはデジタルドメインを用いて算出してもよい。これにより、読み出し期間の短縮が可能である。
また、各リセット期間は、図９および図１３に示すローリング動作ではなく、全画素同時にリセットを行う一括リセット動作をとってもよい。こうすることで、リセット時間の短縮が可能である。各量子ドット集団の信号電荷を読み出すため、通常の単層の積層センサまたはＳｉセンサにくらべてリセット回数が多くなる。よって、一括リセット動作による時間短縮の効果は特に大きい。
このように、本実施の形態では、露光期間の開始および終了が、対向電極１２に印加される電圧ＶＩＴＯによって制御される。すなわち、本実施の形態によれば、各画素１０内に転送トランジスタなどを設けることなく、グローバルシャッタまたはグローバルな感度変更、および、撮像装置１００に対して垂直に入射する光と同じ方向での電荷転送の機能を実現し得る。本実施の形態では、転送トランジスタを介した信号電荷の転送を行うことがない。電圧ＶＩＴＯの制御によって電荷転送および感度変更を実行することができるので、より高速な動作が可能である。また、各画素１０内に別途転送トランジスタなどを設ける必要がないので、画素の微細化にも有利である。
（実施の形態２）
続いて、実施の形態２について説明する。実施の形態２では、光電変換層が正孔閉じ込め型のタイプＩＩ量子ドットと電子閉じ込め型のタイプＩＩ量子ドットとを含む点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
［１．構造］
図１４は、本実施の形態に係る撮像装置の光電変換層１５の構造と、露光された場合に生成される電荷とを示す模式図である。図１４に示されるように、光電変換層１５は、複数の量子ドット６０と、複数の量子ドット６５とを含んでいる。
複数の量子ドット６０は、図３に示される正孔閉じ込め型のタイプＩＩ量子ドットである。複数の量子ドット６０は、第１量子ドット集団を構成している。
複数の量子ドット６５は、図４に示される電子閉じ込め型のタイプＩＩ量子ドットである。複数の量子ドット６５は、第２量子ドット集団を構成している。
本実施の形態では、第１量子ドット集団の共鳴波長の平均値と、第２量子ドット集団の共鳴波長の平均値とは異なっている。例えば、第１量子ドット集団の吸収スペクトルは、図６に示される量子ドット集団６３Ａの吸収スペクトルと同じである。第２量子ドット集団の吸収スペクトルは、例えば、図６に示される量子ドット集団６３Ｂの吸収スペクトルと同じである。
［２．駆動方法］
次に、本実施の形態に係る撮像装置の駆動方法について説明する。ここでは、画素電極１１が正孔を信号電荷として捕集する場合について説明するが、電子を信号電荷として捕集する場合においても極性を適宜変更して同様の動作が可能であることが当業者には自明である。
具体的な撮像装置の動作のシーケンスは、図９に示される実施の形態１に係る撮像装置の動作のシーケンスと同様である。以下では、光電変換層内の正孔および電子の振る舞いを中心に説明する。
（ステップＳ０：初期化；時刻ｔ０からｔ１）
まず、光電変換層１５に含まれる全ての量子ドットおよび電荷蓄積ノード４１に存在する信号電荷を排除する。つまり、時刻ｔ０からｔ１にかけて、光電変換層１５に含まれる全ての量子ドットおよび電荷蓄積領域をリセットする。
例えば、図９に示されるように、垂直同期信号Ｖｓｓに基づき、行＜ｉ＞に属する複数の画素のリセットを開始する（時刻ｔ０）。具体的には、対向電極１２と画素電極１１との間のバイアス電圧を、対向電極１２側の電位が高く、かつ、量子ドット６０のシェル６２が形成するヘテロ障壁の閾値電圧Ｖｔｈ２以上、かつ、量子ドット６５のシェル６７が形成するヘテロ障壁の閾値電圧以上の値に設定する。対向電極１２と画素電極１１との間にバイアス電圧が印加されることにより、光電変換層１５の内部には内部電界が発生し、この電界が各量子ドットに与えられる。例えば、対向電極１２の電位ＶＩＴＯをＶ２にすることで、画素電極１１と対向電極１２との電位差を、正孔７０Ａがシェル６２をトンネル効果により透過でき、かつ、電子７１Ｂがシェル６７をトンネル効果により透過できる第２電位差にする。量子ドット６０および量子ドット６５の各々に発生していた電荷は画素電極１１または対向電極１２に掃き出され、光電変換層１５内に信号電荷がない状態、すなわち、初期状態にすることができる。なお、光電変換層１５に含まれるすべての量子ドットおよび電荷蓄積領域をリセットした後、電荷蓄積領域の電位の初期値を測定してもよい。
（ステップＳ１：露光；時刻ｔ１からｔ２）
次に、各量子ドット６０および６５が光電変換を行うことができる電位Ｖ１を対向電極１２に印加することにより、電荷の電荷蓄積期間が開始される（時刻ｔ１からｔ２）。この状態で、撮像装置に光を照射する。このとき、量子ドット６０のコア６１もしくは量子ドット６５のコア６６またはその双方で、信号電荷が発生する。
例えば、図１４に示されるように、量子ドット６０のコア６１では、正孔７０Ａおよび電子７１Ａが生成される。正孔７０Ａは、コア６１に保持され、電子７１Ａは、シェル６２に移動する。同様に、量子ドット６５のコア６６では、正孔７０Ｂおよび電子７１Ｂが生成される。電子７１Ｂは、コア６６に保持され、正孔７０Ｂは、シェル６７に移動する。
ここで、対向電極１２側の電位が画素電極１１の電位よりも高いので、図１５に示されるような電荷移動が生じる。具体的には、量子ドット６０で生成された電子７１Ａおよび量子ドット６５で生成された正孔７０Ｂは、隣り合う量子ドット６０のシェル６２、または、隣り合う量子ドット６５のシェル６７を伝って移動する。電子７１Ａは、画素電極１１よりも電位が高い対向電極１２に捕集される。正孔７０Ｂは、対向電極１２よりも電位が低い画素電極１１に捕集される。画素電極１１に捕集された正孔７０Ｂは、信号電荷として電荷蓄積ノード４１に蓄積される。
本実施の形態では、露光ステップにおいて、バイアス電圧は、量子ドット６０のシェル６２が形成するヘテロ障壁の閾値電圧Ｖｔｈ２、および、量子ドット６５のシェル６７が形成するヘテロ障壁の閾値電圧のいずれよりも低い電圧Ｖ１である。このため、量子ドット６０で生成された正孔７０Ａおよび量子ドット６５で生成された電子７１Ｂは、バイアス電圧が閾値電圧よりも低い場合には、トンネル効果が起きないので、コア６１およびコア６６にそれぞれ閉じ込められたままになる。
（ステップＳ２：１回目の電荷読み出し；時刻ｔ２からｔ３）
露光ステップが完了した後、第２量子ドット集団に含まれる量子ドット６５のコア６６で生成された正孔７０Ｂは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、第２量子ドット集団が生成した信号電荷量Ｐ２に等しい。
（ステップＳ３：１回目の電荷リセット；時刻ｔ３からｔ４）
１回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の読み出しとリセットとが行われている時刻ｔ２から時刻ｔ４までの期間では、図９の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ１で維持されている。すなわち、図１６に示されるように、量子ドット６０のコア６１で生成された正孔７０Ａは、シェル６２を透過せずに、コア６１に保持されたままである。同様に、量子ドット６５のコア６６で生成された電子７１Ｂは、シェル６７を透過せずに、コア６６に保持されたままである。なお、電子７１Ｂは信号電荷として用いないため、ステップＳ１からステップＳ３にかけて対向電極１２に印加される電圧Ｖ１は、電子７１Ｂがシェル６７を透過する電圧であってもよい。つまり、１回目の電荷の読み出しが完了した後、電子７１Ｂは対向電極１２に捕集されており、正孔７０Ａのみが量子ドット６０のコア６１内に保持されていてもよい。
（ステップＳ４：電荷転送；時刻ｔ４）
１回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、閾値電圧Ｖｔｈ２以上の値に設定する。具体的には、図９の部分（ｂ）に示されるように、時刻ｔ４で、対向電極１２の電位ＶＩＴＯをＶ２に設定することで、対向電極１２と画素電極１１との電位差を第２電位差にする。このバイアス電圧の印加により、図１７に示されるように、量子ドット６０のコア６１に蓄積されていた正孔７０Ａは、トンネル効果によりシェル６２を透過し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。また、量子ドット６５のコア６６に蓄積されていた電子７１Ｂも同様に、トンネル効果によりシェル６７を透過し、対向電極１２に捕集される。
（ステップＳ５：２回目の電荷読み出し；時刻ｔ４からｔ５）
電荷転送ステップが完了した後、第１量子ドット集団に含まれる量子ドット６０のコア６１で生成された正孔７０Ａは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、第１量子ドット集団が生成した信号電荷量Ｐ１に等しい。具体的な読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ６：２回目の電荷リセット；時刻ｔ５からｔ６）
２回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。これにより、光電変換層１５および電荷蓄積ノード４１がリセットされ、画素アレイＰＡが初期化された状態になる。すなわち、時刻ｔ６において時刻ｔ１と同じ状態になる。以降、ステップＳ１からステップＳ６を繰り返すことで、動画像を得ることができる。
なお、２回目の電荷の読み出しが完了した後、量子ドット６５のコア６６で生成された電子７１Ｂは、コア６６に保持されたままであってもよい。この場合、対向電極１２と画素電極１１との電位差をより大きくすることで、電子７１Ｂがトンネル効果によりシェル６７を透過させやすくすればよい。
以上のように、本実施の形態に係る撮像装置では、光電変換層１５に含まれる第１量子ドット集団と第２量子ドット集団とのそれぞれが閉じ込める電荷の極性を異ならせる。これにより、実施の形態１と同様にして、単一の画素電極１１から相異なる２つのスペクトルの撮像結果を読み出すことが可能になり、スペクトルの数に比例した配線を設ける必要が無くなる。これにより、高精細で、かつ、高感度の撮像装置を実現することができる。
（実施の形態３）
続いて、実施の形態３について説明する。実施の形態３では、光電変換部が含む量子ドット集団が３つである点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
［１．構造］
図１８は、本実施の形態に係る撮像装置の光電変換層１５の構造と、露光させた場合に生成される電荷とを示す模式図である。図１８に示されるように、光電変換層１５は、複数の量子ドット６０Ａと、複数の量子ドット６０Ｂと、複数の量子ドット６０Ｃとを含んでいる。
複数の量子ドット６０Ａ、複数の量子ドット６０Ｂおよび複数の量子ドット６０Ｃはそれぞれ、同じ極性の電荷を閉じ込めるタイプＩＩ量子ドットである。具体的には、複数の量子ドット６０Ａ、複数の量子ドット６０Ｂおよび複数の量子ドット６０Ｃはそれぞれ、正孔閉じ込め型のタイプＩＩ量子ドットである。なお、複数の量子ドット６０Ａ、複数の量子ドット６０Ｂおよび複数の量子ドット６０Ｃはそれぞれ、電子閉じ込め型のタイプＩＩ量子ドットであってもよい。
複数の量子ドット６０Ａはそれぞれ、コア６１Ａと、シェル６２Ａとを有する。複数の量子ドット６０Ａは、第１量子ドット集団を構成している。
複数の量子ドット６０Ｂはそれぞれ、コア６１Ｂと、シェル６２Ｂとを有する。複数の量子ドット６０Ｂは、第２量子ドット集団を構成している。
複数の量子ドット６０Ｃはそれぞれ、コア６１Ｃと、シェル６２Ｃとを有する。複数の量子ドット６０Ｃは、第３量子ドット集団を構成している。
例えば、コア６１Ｂは、コア６１Ａよりも大きく、コア６１Ｃよりも小さい。つまり、コア６１Ａが最も小さいので、コア６１Ｂおよびコア６１Ｃよりも、共鳴波長が短波長になる。コア６１Ｃが最も大きいので、コア６１Ａおよびコア６１Ｂよりも、共鳴波長が長波長になる。
このように、第１量子ドット集団の共鳴波長の平均値と、第２量子ドット集団の共鳴波長の平均値と、第３量子ドット集団の共鳴波長の平均値とは、互いに異なっている。例えば、第１量子ドット集団の吸収スペクトルは、青色光に吸収ピークを有する。第２量子ドット集団の吸収スペクトルは、緑色光に吸収ピークを有する。第３量子ドット集団の吸収スペクトルは、赤色光に吸収ピークを有する。これにより、ＲＧＢ成分の個別読み出しを１つの画素電極１１によって行うことができる。なお、光電変換層１５が含む量子ドット集団の個数は、４個以上であってもよい。
また、例えば、シェル６２Ｂは、シェル６２Ａより薄く、シェル６２Ｃより厚い。つまり、シェル６２Ａが最も厚いので、シェル６２Ａが形成するヘテロ障壁が最も大きくなる。したがって、シェル６２Ａに覆われたコア６１Ａで生成される電荷が、トンネル効果によりシェル６２Ａを透過するための閾値電圧が最も大きくなる。また、シェル６２Ｃが最も薄いので、シェル６２Ｃが形成するヘテロ障壁が最も小さくなる。したがって、シェル６２Ｃに覆われたコア６１Ｃで生成される電荷が、トンネル効果によりシェル６２Ｃを透過するための閾値電圧が最も小さくなる。
このように、第１量子ドット集団と、第２量子ドット集団と、第３量子ドット集団とは、互いに閾値電圧が異なっている。具体的には、第１量子ドット集団の閾値電圧が最も大きく、第３量子ドット集団の閾値電圧が最も小さい。なお、各量子ドット集団の各々のシェルの厚みの平均値は等しくてもよく、コアとシェルとの材料などを異ならせることで、エネルギー準位に差を設けることで閾値電圧を異ならせてもよい。
［２．駆動方法］
次に、本実施の形態に係る撮像装置の駆動方法について説明する。ここでは、画素電極１１が正孔を捕集する場合について述べるが、電子を捕集する場合においても極性を適宜変更して同様の動作が可能であることが当業者には自明である。
図１９は、本実施の形態に係る撮像装置の駆動方法を示すタイミングチャートである。以下で説明する駆動方法は、実施の形態１で説明した駆動方法とほぼ同じであり、電荷の読み出しおよびリセットが２回から３回に増えた点が相違する。これに伴い、電圧供給回路３２は、対向電極１２に印加する電圧を３段階で変化させる。
具体的な撮像装置の動作のシーケンスは、以下の通りである。
（ステップＳ１：露光；時刻ｔ１からｔ２）
各量子ドット６０Ａ、６０Ｂおよび６０Ｃが光電変換を行うことができる電位Ｖ１を対向電極１２に印加することにより、電荷の電荷蓄積期間が開始される（時刻ｔ１からｔ２）。この状態で、撮像装置に光を照射する。このとき、量子ドット６０Ａのコア６１Ａ、量子ドット６０Ｂのコア６１Ｂ、および、量子ドット６０Ｃのコア６１Ｃの少なくとも１つで、信号電荷が発生する。
例えば、図１８に示されるように、量子ドット６０Ａのコア６１Ａでは、正孔７０Ａおよび電子７１Ａが生成される。正孔７０Ａは、コア６１Ａに保持され、電子７１Ａは、シェル６２Ａに移動する。同様に、量子ドット６０Ｂのコア６１Ｂでは、正孔７０Ｂおよび電子７１Ｂが生成される。正孔７０Ｂは、コア６１Ｂに保持され、電子７１Ｂは、シェル６２Ｂに移動する。量子ドット６０Ｃのコア６１Ｃでは、正孔７０Ｃおよび電子７１Ｃが生成される。正孔７０Ｃは、コア６１Ｃに保持され、電子７１Ｃは、シェル６２Ｃに移動する。
ここで、対向電極１２側の電位が画素電極１１の電位よりも高いので、図２０に示されるような電荷移動が生じる。具体的には、量子ドット６０Ａで生成された電子７１Ａ、量子ドット６０Ｂで生成された電子７１Ｂ、および、量子ドット６０Ｃで生成された電子７１Ｃは、隣り合う量子ドット６０Ａのシェル６２Ａ、隣り合う量子ドット６０Ｂのシェル６２Ｂ、または、隣り合う量子ドット６０Ｃのシェル６２Ｃを伝って移動する。電子７１Ａ、電子７１Ｂおよび電子７１Ｃは、画素電極１１よりも電位が高い対向電極１２に捕集される。
一方で、量子ドット６０Ａで生成された正孔７０Ａ、量子ドット６０Ｂで生成された正孔７０Ｂおよび量子ドット６０Ｃで生成された正孔７０Ｃは、バイアス電圧が閾値電圧Ｖｔｈ０よりも低い場合には、コア６１Ａ、コア６１Ｂおよびコア６１Ｃにそれぞれ閉じ込められたままになる。本実施の形態では、露光ステップにおいて、対向電極１２と画素電極１１との電位差は、量子ドット６０Ｃのシェル６２Ｃを正孔７０Ｃが透過できる程度の電位差Ｖ１である。このため、正孔７０Ｃは、実質的に自由に移動できる状態になるので、図２０に示されるように、正孔７０Ｃは、対向電極１２よりも電位が低い画素電極１１に捕集される。
（ステップＳ２：１回目の電荷読み出し；時刻ｔ２からｔ３）
露光ステップが完了した後、図２１に示されるように、光電変換層１５では、第１量子ドット集団に含まれる量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａと、第２量子ドット集団に含まれる量子ドット６０Ｂのコア６１Ｂで生成された正孔７０Ｂとが、コア６１Ａおよびコア６１Ｂ内にそれぞれ保持された状態になる。第３量子ドット集団に含まれる量子ドット６０Ｃのコア６１Ｃで生成された正孔７０Ｃは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、第３量子ドット集団が生成した信号電荷量に等しい。具体的には、図１９の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。
（ステップＳ３：１回目の電荷リセット；時刻ｔ３からｔ４）
１回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の読み出しとリセットとが行われている時刻ｔ２から時刻ｔ４までの期間では、図１９の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ１で維持されている。すなわち、図２１に示されるように、量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａは、シェル６２Ａを透過せずに、コア６１Ａに保持されたままである。量子ドット６０Ｂのコア６１Ｂで生成された正孔７０Ｂは、シェル６２Ｂを透過せずに、コア６１Ｂに保持されたままである。
（ステップＳ４：１回目の電荷転送；時刻ｔ４）
１回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、第２量子ドット集団の閾値電圧以上、第１量子ドット集団の閾値電圧未満の値に設定する。具体的には、図１９の部分（ｂ）に示されるように、時刻ｔ４で、対向電極１２の電位ＶＩＴＯをＶ３に設定することで、対向電極１２と画素電極１１との電位差を第３電位差にする。このバイアス電圧の印加により、図２２に示されるように、量子ドット６０Ｂのコア６１Ｂに蓄積されていた正孔７０Ｂは、トンネル効果によりシェル６２Ｂを透過し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ５：２回目の電荷読み出し；時刻ｔ４からｔ５）
１回目の電荷転送ステップが完了した後、第２量子ドット集団に含まれる量子ドット６０Ｂのコア６１Ｂで生成された正孔７０Ｂは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、第２量子ドット集団が生成した信号電荷量に等しい。具体的には、図１９の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ６：２回目の電荷リセット；時刻ｔ５からｔ６）
２回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の転送および２回目の電荷の読み出しとリセットとが行われている時刻ｔ４からｔ６の期間では、図１９の部分（ｂ）に示されるように、対向電極１２の電位がＶ３で維持されている。このため、図２３に示されるように、第１量子ドット集団に含まれる量子ドット６０Ａのコア６１Ａで生成した正孔７０Ａは、シェル６２Ａを透過せずに、コア６１Ａに保持されたままである。
（ステップＳ７：２回目の電荷転送；時刻ｔ６）
２回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、第１量子ドット集団の閾値電圧以上の値に設定する。具体的には、図１９の部分（ｂ）に示されるように、時刻ｔ６で、対向電極１２の電位ＶＩＴＯをＶ２に設定することで、対向電極１２と画素電極１１との電位差を第２電位差にする。このバイアス電圧の印加により、図２４に示されるように、量子ドット６０Ａのコア６１Ａに蓄積されていた正孔７０Ａは、トンネル効果によりシェル６２Ａを透過し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ８：３回目の電荷読み出し；時刻ｔ６からｔ７）
２回目の電荷転送ステップが完了した後、第１量子ドット集団に含まれる量子ドット６０Ａのコア６１Ａで生成された正孔７０Ａは、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積されていた電荷量は、第１量子ドット集団が生成した信号電荷量に等しい。具体的には、図１９の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ９：３回目の電荷リセット；時刻ｔ７からｔ８）
３回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。これにより、光電変換層１５および電荷蓄積ノード４１がリセットされ、画素アレイＰＡが初期化された状態になる。すなわち、時刻ｔ８において時刻ｔ１と同じ状態になる。以降、ステップＳ１からステップＳ９を繰り返すことで、動画像を得ることができる。
このように、互いに異なる閾値電圧を有する３つ以上の量子ドット集団を光電変換層１５が含むことにより、各量子ドット集団で生成された信号電荷を個別に読み出すことができる。
なお、実施の形態１と同様に、図１９に示される駆動方法では、量子ドット集団毎の蓄積時間が完全には一致していない。具体的には、実効的には第３量子ドット集団の蓄積時間は、時刻ｔ１から１回目の読み出し期間の完了までである。第２量子ドット集団の蓄積時間は、時刻ｔ１から２回目の読み出し期間の完了までである。第１量子ドット集団の蓄積時間は、時刻ｔ１から３回目の読み出し期間の完了までである。この蓄積時間の不一致は、高速なローリング動作により読み出すことで無視できる程度まで緩和することができる。
あるいは、図２５に示される動作に基づいて撮像装置を駆動してもよい。図２５は、本実施の形態に係る撮像装置の駆動方法の別の一例を示すタイミングチャートである。図２５に示される例では、各量子ドット集団から電荷蓄積ノード４１へ電荷が転送された後、各量子ドット集団の感度が０となる状態、すなわち、グローバルシャッタ状態にしている。各量子ドット集団から電荷蓄積ノード４１へ転送された電荷の読み出し動作およびリセット動作は、グローバルシャッタ状態で行われる。
例えば、時刻ｔ２から時刻ｔ４までの期間において、対向電極１２の電位ＶＩＴＯを、各量子ドット集団の感度が０となるような電位Ｖ０にする。電位Ｖ０は、例えば、対向電極１２と画素電極１１との電位差が０になる電位である。これにより、ローリング動作による読み出し動作時間およびリセット動作時間中の電荷の蓄積をなくすことができる。
図２５に示される例では、時刻ｔ０ａから時刻ｔ１までの期間、時刻ｔ２から時刻ｔ４までの期間、時刻ｔ４ａから時刻ｔ６までの期間、および、時刻ｔ６ａから時刻ｔ８までの期間がグローバルシャッタ状態となっている。また、時刻ｔ０ａの直前、時刻ｔ４ａの直前、および、時刻ｔ６ａの直前に、各量子ドット集団から電荷蓄積ノード４１に信号電荷を転送するための期間を設けている。
例えば、時刻ｔ０から時刻ｔ０ａまでの期間は、初期化のために全ての量子ドット集団に残存する電荷を転送するための期間である。時刻ｔ０から時刻ｔ０ａまでの期間には、図２５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。これにより、全ての量子ドット集団で発生した正孔７０Ａ、７０Ｂおよび７０Ｃの各々は、シェル６２Ａ、６２Ｂおよび６２Ｃを透過して電荷蓄積ノード４１に転送される。すなわち、光電変換層１５の全ての信号電荷が電荷蓄積ノード４１に転送される。
時刻ｔ４から時刻ｔ４ａの期間は、コア６１Ｂ内に保持された正孔７０Ｂを転送するための期間である。図２５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ３になっている。これにより、コア６１Ｂで発生した正孔７０Ｂはシェル６２Ｂを透過して電荷蓄積ノード４１に転送される。すなわち、第２量子ドット集団の信号電荷が電荷蓄積ノード４１に転送される。このとき、第１量子ドット集団の各量子ドット６０Ａのコア６１Ａで発生した正孔７０Ａは、シェル６２Ａを透過せずに、コア６１Ａ内に保持されている。
時刻ｔ６から時刻ｔ６ａの期間は、コア６１Ａ内に保持された正孔７０Ａを転送するための期間である。図２５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。これにより、コア６１Ａで発生した正孔７０Ａはシェル６２Ａを透過して電荷蓄積ノード４１に転送される。すなわち、第１量子ドット集団の信号電荷が電荷蓄積ノード４１に転送される。
このように、グローバルシャッタ状態にする直前に、読み出し対象となる信号電荷を電荷蓄積ノード４１に転送する。そして、グローバルシャッタ状態の期間に読み出し動作とリセット動作とを行う。電荷の転送に要する時刻ｔ０から時刻ｔ０ａまでの期間、時刻ｔ４から時刻ｔ４ａまでの期間、および、時刻ｔ６から時刻ｔ６ａまでの期間は、グローバルシャッタ状態の時間に比べて短い。このため、各量子ドット集団の実行的な露光時間の長さが互いに異なることによる影響が緩和される。
（実施の形態４）
続いて、実施の形態４について説明する。実施の形態４では、光電変換部が電荷ブロック層を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図２６は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図２６に示されるように、撮像装置の画素１０ｂは、実施の形態１に係る画素１０と比較して、光電変換部１３の代わりに光電変換部１３ｂを備える点が相違する。光電変換部１３ｂは、実施の形態１に係る光電変換部１３と比較して、さらに、電荷ブロック層８０および８１を備える。
電荷ブロック層８０は、対向電極１２と光電変換層１５との間に位置し、信号電荷の移動を光電変換層１５から画素電極１１への一方向に制限するための電荷ブロック層の一例である。対向電極１２が電子を捕集する場合には、電荷ブロック層８０は、電子の移動に比べて正孔の移動を制限する、いわゆる正孔ブロック層である。具体的には、電荷ブロック層８０は、正孔に対するヘテロ障壁を形成し、かつ、電子に対するヘテロ障壁を形成しない。あるいは、電荷ブロック層８０は、正孔に対するヘテロ障壁よりも低い、電子に対するヘテロ障壁を形成してもよい。
対向電極１２が正孔を捕集する場合には、電荷ブロック層８０は、正孔の移動に比べて電子の移動を制限する、いわゆる電子ブロック層である。具体的には、電荷ブロック層８０は、電子に対するヘテロ障壁を形成し、かつ、正孔に対するヘテロ障壁を形成しない。あるいは、電荷ブロック層８０は、電子に対するヘテロ障壁よりも低い、正孔に対するヘテロ障壁を形成してもよい。
電荷ブロック層８１は、画素電極１１と光電変換層１５との間に位置し、信号電荷とは逆極性の電荷の移動を光電変換層１５から対向電極１２への一方向に制限するための電荷ブロック層の一例である。画素電極１１が電子を捕集する場合には、電荷ブロック層８１は、正孔ブロック層である。画素電極１１が正孔を捕集する場合には、電荷ブロック層８１は、電子ブロック層である。
電荷ブロック層８０および８１はそれぞれ、例えば、有機半導体材料を用いて形成される。電荷ブロック層８０は、少なくとも光電変換層１５が吸収する波長帯域の光に対して透明である。電荷ブロック層８０および８１は、正孔ブロック層および電子ブロック層として機能する材料を用いて形成される。
正孔ブロック層として機能する電荷ブロック層８０または８１に含まれる材料の例としては、フラーレン（Ｃ６０）、または、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル）等のフラーレン誘導体などを用いることができる。電子ブロック層として機能する電荷ブロック層８０または８１に含まれる材料の例としては、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）からなる複合物であるＰＥＤＯＴ：ＰＳＳ、ＶＮＰＢ（Ｎ４，Ｎ４’−ｄｉ（ｎａｐｈｔｈａｌｅｎ−１−ｙｌ）−Ｎ４，Ｎ４’−ｂｉｓ（４−ｖｉｎｙｌｐｈｅｎｙｌ）ｂｉｐｈｅｎｙｌ−４，４’−ｄｉａｍｉｎｅ）、Ｐ３ＨＴ（Ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ−２，５−ｄｉｙｌ））または酸化グラフェンなどを挙げることができる。
なお、電荷ブロック層８０および８１に含まれる材料は、上述した例に限らない。例えば、電荷ブロック層８０および８１は、有機半導体材料またはカーボンナノチューブを含んでいてもよい。
以上のように、本実施の形態に係る撮像装置によれば、電荷転送ステップ時に電極側から光電変換層側に電荷が注入されることを抑制することができる。これにより、撮像装置のＳ／Ｎを改善することができる。なお、光電変換部１３ｂは、電荷ブロック層８０および８１の一方のみを有していてもよい。
なお、本実施の形態では、光電変換部は、実施の形態１または２と同様に、２つの量子ドット集団を含んでもよく、実施の形態３と同様に、３つの量子ドット集団を含んでもよい。
（実施の形態５）
続いて、実施の形態５について説明する。実施の形態５では、光電変換部がシールド電極を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図２７は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図２７に示されるように、撮像装置の画素１０ｃは、実施の形態１に係る画素１０と比較して、新たにシールド電極８２を備える点が相違する。
シールド電極８２は、画素電極１１の周囲に設けられており、所定の電位が与えられる。シールド電極８２に適切な電位が与えられることにより、光電変換層１５の中で横方向の電位差を生じさせることができる。これにより、光電変換層１５内での信号電荷の横方向移動を抑制することができる。
図２８は、本実施の形態に係る撮像装置の画素電極１１およびシールド電極８２の平面レイアウトを示す平面図である。図２８に示されるように、画素電極１１の平面視形状が正方形であり、複数の画素電極１１は、行列状に並んで配置されている。この場合、シールド電極８２は、隣り合う画素電極１１間に、画素電極１１に接触しないように格子状に設けられている。なお、画素電極１１の形状およびシールド電極８２の形状は、特に限定されない。例えば、画素電極１１は、円形であってもよく、正六角形もしくは正八角形などの正多角形であってもよい。この場合、シールド電極８２は、行列状に並んで設けられた円形または正多角形の複数の開口を有する板状であってもよい。
以上のように、本実施の形態に係る撮像装置によれば、光電変換層１５が複数の画素１０ｃにまたがった構成の場合であっても、各画素１０ｃで発生した信号電荷が画素間で混じりあわないようにすることができる。これにより、画素間での混色および画質の劣化などを抑制することができる。
なお、本実施の形態では、光電変換部は、実施の形態１または２と同様に、２つの量子ドット集団を含んでもよく、実施の形態３と同様に、３つの量子ドット集団を含んでもよい。
（実施の形態６）
続いて、実施の形態６について説明する。実施の形態６では、光電変換部が素子分離領域を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図２９は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図２９に示されるように、撮像装置の画素１０ｄは、実施の形態１に係る画素１０と比較して、新たに画素分離領域８３を備える点が相違する。
画素分離領域８３は、光電変換層１５を画素１０ｄごとに分離する。画素分離領域８３は、さらに、対向電極１２を分離していてもよい。
画素分離領域８３は、例えば、電気的に絶縁性を有する材料を用いて形成されている。画素分離領域８３は、遮光性を有してもよく、透明であってもよい。画素分離領域８３は、例えば、図２８に示されるシールド電極８２と同様に、各画素１０ｄを囲むように格子状に設けられている。
以上の構成により、画素間での混色および画質の劣化などを十分に抑制することができる。
なお、本実施の形態では、光電変換部は、実施の形態１または２と同様に、２つの量子ドット集団を含んでもよく、実施の形態３と同様に、３つの量子ドット集団を含んでもよい。
（実施の形態７）
続いて、実施の形態７について説明する。実施の形態７では、光電変換部の上方にカラーフィルタが配置されている点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図３０は、本実施の形態に係る撮像装置の複数の画素の断面構造を示す概略断面図である。図３０に示されるように、撮像装置は、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂを備える。画素１０Ｒは、光電変換部１３Ｒと、光電変換部１３Ｒの上方に配置されたカラーフィルタ８４Ｒとを備える。画素１０Ｇは、光電変換部１３Ｇと、光電変換部１３Ｇの上方に配置されたカラーフィルタ８４Ｇとを備える。画素１０Ｂは、光電変換部１３Ｂと、光電変換部１３Ｂの上方に配置されたカラーフィルタ８４Ｂとを備える。
光電変換部１３Ｒ、１３Ｇおよび１３Ｂはそれぞれ、実施の形態１に係る光電変換部１３と同じ構成を有する。具体的には、光電変換部１３Ｒ、１３Ｇおよび１３Ｂはそれぞれ、画素電極１１と、対向電極１２と、光電変換層１５とを有する。例えば、光電変換層１５に含まれる第１量子ドット集団は、可視光に感度を有し、第２量子ドット集団は、赤外光に感度を有する。
カラーフィルタ８４Ｒは、赤色光に対して透明であり、赤色光以外の可視光帯域の光を遮断する。カラーフィルタ８４Ｇは、緑色光に対して透明であり、緑色光以外の波長帯域の光を遮断する。カラーフィルタ８４Ｂは、青色光に対して透明であり、青色光以外の波長帯域の光を遮断する。カラーフィルタ８４Ｒ、８４Ｇおよび８４Ｂはそれぞれ、赤外光に対して透明である。
以上の構成により、画素１０Ｒの光電変換部１３Ｒには、赤色光および赤外光が入射するので、光電変換部１３Ｒの第１量子ドット集団では赤色光に対応する信号電荷が生成され、光電変換部１３Ｒの第２量子ドット集団では赤外光に対応する信号電荷が生成される。画素１０Ｇの光電変換部１３Ｇには、緑色光および赤外光が入射するので、光電変換部１３Ｇの第１量子ドット集団では緑色光に対応する信号電荷が生成され、光電変換部１３Ｇの第２量子ドット集団では赤外光に対応する信号電荷が生成される。画素１０Ｂの光電変換部１３Ｂには、青色光および赤外光が入射するので、光電変換部１３Ｂの第１量子ドット集団では青色光に対応する信号電荷が生成され、光電変換部１３Ｂの第２量子ドット集団では赤外光に対応する信号電荷が生成される。
これにより、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂのそれぞれで、ＲＧＢに対応する信号電荷を生成し読み出すことができるので、カラー画像を生成することができる。また、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂのそれぞれで、赤外光に対応する信号電荷を生成し読み出すことができるので、赤外線画像を生成することができる。
なお、本実施の形態に係る撮像装置が備えるカラーフィルタの種類の数は、３種類に限らず、１種類もしくは２種類または４種類以上でもよい。また、カラーフィルタが透過および遮断する光の波長は、特に限定されない。
なお、本実施の形態では、光電変換部は、実施の形態１または２と同様に、２つの量子ドット集団を含んでもよく、実施の形態３と同様に、３つの量子ドット集団を含んでもよい。
（実施の形態８）
続いて、実施の形態８について説明する。
図３１は、本実施の形態に係る撮像装置を備えるカメラシステム２００の一例を示す図である。ここでは、実施の形態１に係る撮像装置１００を備えたカメラシステム２００について説明する。なお、カメラシステム２００は、撮像装置１００の代わりに、実施の形態２から７のいずれかに係る撮像装置を備えてもよい。
図３１に示されるように、カメラシステム２００は、レンズ光学系２０１と、撮像装置１００と、システムコントローラ２０２と、カメラ信号処理部２０３とを備えている。
レンズ光学系２０１は、例えば、オートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２０１は、撮像装置１００の撮像面に光を集光する。レンズ光学系２０１を通過した光が対向電極１２側から入射し、光電変換層１５に含まれる第１量子ドット集団および第２量子ドット集団のそれぞれによって光電変換される。
システムコントローラ２０２は、撮像装置１００およびカメラ信号処理部２０３を制御する。システムコントローラ２０２は、例えば、マイクロコンピュータであってもよい。
カメラ信号処理部２０３は、撮像装置１００で撮像したデータを信号処理し、画像またはデータとして出力する信号処理回路として機能する。カメラ信号処理部２０３は、例えば、ガンマ補正、色補間処理、空間補間処理およびホワイトバランスなどの処理を行う。カメラ信号処理部２０３は、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）であってもよい。
（他の実施の形態）
以上、１つまたは複数の態様に係る撮像装置およびその駆動方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、上記の実施の形態では、２つの量子ドット集団の分光感度特性は、互いに同じであってもよい。具体的には、第１量子ドット集団に含まれる第１量子ドットの第１コアと、第２量子ドット集団に含まれる第２量子ドットの第２コアとは、分光感度特性が互いに同じであってもよい。
例えば、第１量子ドット集団で生成した信号電荷を電荷蓄積ノード４１に転送し読み出した後、電荷蓄積ノード４１をリセットする。その後に第２量子ドット集団で生成した信号電荷を電荷蓄積ノード４１に転送し読み出す。これにより、一度に電荷蓄積ノード４１に転送される信号電荷の量を制限することができる。したがって、電荷蓄積ノード４１に蓄積される電荷が飽和するのを抑制することができるので、検出可能な光の量の範囲を広げることができる。つまり、撮像装置の感度のダイナミックレンジを広げることができる。
あるいは、入射光の光量に応じて、読み出しの対象とする量子ドット集団を切り替えてもよい。具体的には、入射光の光量が閾値より多い場合には、第１量子ドット集団で生成した信号電荷のみを電荷蓄積ノード４１に転送し読み出す。入射光の光量が閾値よりも小さい場合には、第１量子ドット集団および第２量子ドット集団で生成した信号電荷をともに電荷蓄積ノード４１に転送して読み出す。この方法によっても、電荷蓄積ノード４１に蓄積される電荷が飽和するのを抑制することができる。なお、第１量子ドット集団および第２量子ドット集団で生成した信号電荷をともに電荷蓄積ノード４１に転送する場合は、蓄積期間の対向電極の電位を第１量子ドット集団で生成した信号電荷および第２量子ドット集団で生成した信号電荷がともに電荷蓄積ノード４１に転送されるような電圧としてもよい。
また、例えば、２つの量子ドット集団が混合されて１層の光電変換層１５に含まれる例を説明したが、これに限らない。例えば、第１量子ドット集団と第２量子ドット集団とはそれぞれが層を形成し、画素電極と対向電極との間に積層されていてもよい。つまり、第１量子ドット集団と第２量子ドット集団とは混合されていなくてもよく、第１量子ドット集団が形成する第１層と、第２量子ドット集団が形成する第２層とが積層されていてもよい。例えば、閾値電圧が低い方の量子ドット集団が画素電極側に配置され、閾値電圧が高い方の量子ドット集団が対向電極側に配置される。
また、例えば、光電変換層に含まれる複数の量子ドット集団の割合は、均等でなくてもよい。例えば、第１量子ドット集団に含まれる第１量子ドットの個数は、第２量子ドット集団に含まれる第２量子ドットの個数より多くてもよく、少なくてもよい。
また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示に係る撮像装置およびその駆動方法は、例えば、カメラが備えるイメージセンサなどに適用可能である。具体的には、本開示に係る撮像装置およびその駆動方法は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、または、車両に搭載されて使用される車載カメラなどに用いることができる。
１０、１０ｂ、１０ｃ、１０ｄ、１０Ｂ、１０Ｇ、１０Ｒ 画素
１１ 画素電極
１２ 対向電極
１３、１３ｂ、１３Ｂ、１３Ｇ、１３Ｒ 光電変換部
１４ 信号検出回路
１５ 光電変換層
２０ 半導体基板
２０ｔ 素子分離領域
２４ 信号検出トランジスタ
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ 不純物領域
２６ アドレストランジスタ
２８ リセットトランジスタ
３２ 電圧供給回路
３４ リセット電圧源
３６ 垂直走査回路
３７ カラム信号処理回路
３８ 水平信号読み出し回路
４０ 電源線
４１ 電荷蓄積ノード
４２ バイアス制御線
４４ リセット電圧線
４６ アドレス制御線
４７ 垂直信号線
４８ リセット制御線
４９ 水平共通信号線
５０ 層間絶縁層
５２ プラグ
５３ 配線
５４、５５ コンタクトプラグ
５６ 配線層
６０、６０Ａ、６０Ｂ、６０Ｃ、６５ 量子ドット
６１、６１Ａ、６１Ｂ、６１Ｃ、６６ コア
６２、６２Ａ、６２Ｂ、６２Ｃ、６７ シェル
６３Ａ、６３Ｂ 量子ドット集団
７０Ａ、７０Ｂ、７０Ｃ 正孔
７１Ａ、７１Ｂ、７１Ｃ 電子
８０、８１ 電荷ブロック層
８２ シールド電極
８３ 画素分離領域
８４Ｂ、８４Ｇ、８４Ｒ カラーフィルタ
１００ 撮像装置
２００ カメラシステム
２０１ レンズ光学系
２０２ システムコントローラ
２０３ カメラ信号処理部
ＰＡ 画素アレイ

Claims (11)

  1. 画素電極と、
    前記画素電極に対向する対向電極と、
    第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆い、前記第１信号電荷に対して第１ヘテロ障壁を形成する第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、
    第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆い、前記第２信号電荷に対して第２ヘテロ障壁を形成する第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、
    前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、
    を備え、
    前記第１量子ドットおよび前記第２量子ドットは、タイプＩＩ量子ドットであり、
    前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過せずに前記第１コア内に保持され、かつ、前記第２信号電荷は、前記第２ヘテロ障壁を透過して前記画素電極に捕集され、
    前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１信号電荷は、前記第１ヘテロ障壁を透過して前記画素電極に捕集される、
    撮像装置。
  2. 画素電極と、
    前記画素電極に対向する対向電極と、
    第１信号電荷を生成する第１コア、および、前記第１コアの周囲を覆う第１シェルを含み、前記画素電極と前記対向電極との間に位置する第１量子ドットと、
    第２信号電荷を生成する第２コア、および、前記第２コアの周囲を覆う第２シェルを含み、前記画素電極と前記対向電極との間に位置する第２量子ドットと、
    前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、
    を備え、
    前記第１量子ドットは、正孔閉じ込め型および電子閉じ込め型の一方のタイプＩＩ量子ドットであり、
    前記第２量子ドットは、正孔閉じ込め型および電子閉じ込め型の他方のタイプＩＩ量子ドットである、
    撮像装置。
  3. 前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１信号電荷は、前記第１シェルを通過せずに前記第１コア内に保持され、かつ、前記第２信号電荷は、前記第２シェルを通過して前記画素電極に捕集され、
    前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１信号電荷は、前記第１シェルを通過して前記画素電極に捕集される、
    請求項２に記載の撮像装置。
  4. 前記第２電位差は、前記第１電位差よりも０．５Ｖ以上大きい、
    請求項１または３に記載の撮像装置。
  5. 前記対向電極に電気的に接続された電圧供給回路をさらに備え、
    前記電圧供給回路は、
    第１期間において、前記画素電極と前記対向電極との電位差が前記第１電位差となるように、第１電圧を前記対向電極に供給し、
    前記第１期間と異なる第２期間において、前記画素電極と前記対向電極との電位差が前記第２電位差となるように、第２電圧を前記対向電極に供給する、
    請求項１、３または４に記載の撮像装置。
  6. 前記画素電極と前記対向電極との電位差を前記第１電位差から閾値電位差を経て前記第２電位差に単調増加させる場合、前記画素電極に捕集される信号電荷の電荷量は、前記電位差が前記閾値電位差に至る前に所定量で飽和し、前記電位差が前記閾値電位差を超えた時に前記所定量を超えて増大する、
    請求項１、３から５のいずれか１項に記載の撮像装置。
  7. 前記第１シェルの厚みは、前記第２シェルの厚みよりも大きい、
    請求項１から６のいずれか１項に記載の撮像装置。
  8. 前記第１シェルの材料は、前記第２シェルの材料と異なる、
    請求項１から７のいずれか１項に記載の撮像装置。
  9. 前記第１コアの分光感度特性は、前記第２コアの分光感度特性と異なる、
    請求項１から８のいずれか１項に記載の撮像装置。
  10. 前記第１コアの分光感度特性は、前記第２コアの分光感度特性と同じである、
    請求項１から８のいずれか１項に記載の撮像装置。
  11. 画素電極と対向電極との間に第１量子ドットと第２量子ドットとを含む光電変換部を備える撮像装置の駆動方法であって、
    前記第１量子ドットは、第１信号電荷を生成する第１コアと、前記第１コアの周囲を覆う第１シェルとを含み、
    前記第２量子ドットは、第２信号電荷を生成する第２コアと、前記第２コアの周囲を覆う第２シェルとを含み、
    前記撮像装置の駆動方法は、
    （ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１コア内に生成された前記第１信号電荷を前記第１コア内に保持させた状態で、前記第２コア内に生成された前記第２信号電荷を前記画素電極に捕集させること、及び
    （ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１コア内の前記第１信号電荷を、前記第１シェルを通過させて前記画素電極に捕集させること、を含む、
    撮像装置の駆動方法。
JP2021501735A 2019-02-20 2020-01-22 撮像装置およびその駆動方法 Active JP7426674B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019028538 2019-02-20
JP2019028538 2019-02-20
PCT/JP2020/002166 WO2020170702A1 (ja) 2019-02-20 2020-01-22 撮像装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPWO2020170702A1 true JPWO2020170702A1 (ja) 2021-12-23
JP7426674B2 JP7426674B2 (ja) 2024-02-02

Family

ID=72143535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501735A Active JP7426674B2 (ja) 2019-02-20 2020-01-22 撮像装置およびその駆動方法

Country Status (3)

Country Link
US (1) US20210202551A1 (ja)
JP (1) JP7426674B2 (ja)
WO (1) WO2020170702A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018717A1 (ja) * 2022-07-20 2024-01-25 パナソニックＩｐマネジメント株式会社 検査方法および撮像素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236556A1 (en) * 2004-04-19 2005-10-27 Edward Sargent Optically-regulated optical emission using colloidal quantum dot nanocrystals
JP2009509129A (ja) * 2005-08-25 2009-03-05 エドワード・サージェント 高利得及び高感度の量子ドット光学デバイス及びその作製方法
US20090152664A1 (en) * 2007-04-18 2009-06-18 Ethan Jacob Dukenfield Klem Materials, Systems and Methods for Optoelectronic Devices
US20160172513A1 (en) * 2014-12-11 2016-06-16 Vadient Optics, LLC. Composite quantum-dot materials for photonics detectors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236556A1 (en) * 2004-04-19 2005-10-27 Edward Sargent Optically-regulated optical emission using colloidal quantum dot nanocrystals
JP2009509129A (ja) * 2005-08-25 2009-03-05 エドワード・サージェント 高利得及び高感度の量子ドット光学デバイス及びその作製方法
US20090152664A1 (en) * 2007-04-18 2009-06-18 Ethan Jacob Dukenfield Klem Materials, Systems and Methods for Optoelectronic Devices
US20160172513A1 (en) * 2014-12-11 2016-06-16 Vadient Optics, LLC. Composite quantum-dot materials for photonics detectors

Also Published As

Publication number Publication date
US20210202551A1 (en) 2021-07-01
WO2020170702A1 (ja) 2020-08-27
JP7426674B2 (ja) 2024-02-02

Similar Documents

Publication Publication Date Title
US8698932B2 (en) Solid-state image pickup apparatus and camera
JP5533046B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8687101B2 (en) Solid-state imaging device and camera
US8717476B2 (en) Image sensor pixel with gain control
CN107658321B (zh) 基于复合介质栅的双器件光敏探测单元、探测器及其方法
US9723236B2 (en) Photoelectric conversion apparatus and method for driving photoelectric conversion apparatus
US11804510B2 (en) Image sensor including active regions
US9391103B2 (en) Image pickup element and image pickup device
CN108695356B (zh) 摄像装置
JP6975896B2 (ja) 撮像装置の制御方法及び撮像装置
US10741602B2 (en) Back side illuminated CMOS image sensor arrays
TWI708362B (zh) 影像感測器像素及像素之陣列
US10734420B2 (en) Image sensor having an N-type photodiode and a P-type photodiode
US10091444B2 (en) Photoelectric conversion apparatus and photoelectric conversion system
JP7426674B2 (ja) 撮像装置およびその駆動方法
JP7029037B2 (ja) 固体撮像装置
JP7411965B2 (ja) 撮像装置およびその駆動方法
US20150311240A1 (en) Deep well photodiode for nir image sensor
JP6703053B2 (ja) 光電変換装置、光電変換システム
WO2023079795A1 (ja) 撮像装置
WO2023100612A1 (ja) 撮像装置およびカメラシステム
WO2021199807A1 (ja) 撮像装置および撮像方法
JP2023171065A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R151 Written notification of patent or utility model registration

Ref document number: 7426674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151