JPWO2020100998A1 - 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体 - Google Patents

半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体 Download PDF

Info

Publication number
JPWO2020100998A1
JPWO2020100998A1 JP2020556180A JP2020556180A JPWO2020100998A1 JP WO2020100998 A1 JPWO2020100998 A1 JP WO2020100998A1 JP 2020556180 A JP2020556180 A JP 2020556180A JP 2020556180 A JP2020556180 A JP 2020556180A JP WO2020100998 A1 JPWO2020100998 A1 JP WO2020100998A1
Authority
JP
Japan
Prior art keywords
chip
adhesive piece
substrate
spacer
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020556180A
Other languages
English (en)
Inventor
昌典 夏川
昌典 夏川
▲徳▼軒 蘇
▲徳▼軒 蘇
麻未 上田
麻未 上田
祐也 平本
祐也 平本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2020100998A1 publication Critical patent/JPWO2020100998A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

本開示に係る半導体装置の製造方法は、（Ａ）基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーとを備える構造体を準備する工程と、（Ｂ）第一のチップよりもサイズが大きい第二のチップと、第二のチップの一方の面に設けられた接着剤片とを備える接接着剤片付きチップを準備する工程と、（Ｃ）複数のスペーサーの上面に接着剤片が接するように、第一のチップの上方に第二のチップを配置する工程と、（Ｄ）第一のチップ、スペーサー及び第二のチップを封止する工程とを含み、（Ｄ）工程を実施する前において、スペーサーの上面の高さと、第一のチップの上面の高さとが一致している。

Description

本開示は半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体に関する。
従来、半導体チップと基板の接続にはワイヤーボンディングが広く適用されている。ワイヤーボンディングは、金ワイヤ等の金属細線を用いて半導体チップと基板を接続する方式である。半導体装置（以下、場合により、「半導体パッケージ」という。）に対する高機能化、高集積化及び高速化等の要求に対応するため、フリップチップ接続と称される方式が広まりつつある。フリップチップ接続は、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板間で直接接続する方式である。
上述のとおり、半導体パッケージは高機能化の他に、薄型化及び小型化が求められている。更なる小型化及び薄型化及び高機能化が要求される半導体パッケージとして、チップスタック型パッケージ、ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）等も普及し始めている。これらの半導体パッケージは、平面状でなく立体状にチップが配置されるため、サイズを小さくできる。例えば、特許文献１は、第１半導体素子（例えば、コントローラ）が第２半導体素子を接着するための接着フィルムに埋め込まれている態様の半導体装置を開示する。
特開２０１５−１２０８３６号公報
本発明者らの検討によると、特許文献１に記載の半導体装置のように、基板上の第一のチップを接着フィルムに埋め込む場合、ボイドが発生しやすいという課題がある。また、ボイド発生を抑制するため、流動性に優れる比較的軟らかい接着フィルムを使用すると、接着フィルムを介して接着される第二のチップの位置がずれたり歪みが生じたりして、その上に更に複数のチップを積層することが困難となりやすい。これに加え、第一のチップを埋め込むことができる十分な厚さを有する接着フィルムを使用する必要があり、半導体パッケージが厚くなる傾向にある。
本発明者らは、第一のチップを接着フィルムで埋め込む代わりに、第一のチップが配置される位置の周囲にスペーサーを配置することによって空間を形成し、この空間内に第一のチップを配置した後、封止材で空間を充填する構成を検討した。その結果、封止材によって空間を充填する際、スペーサーの上面の高さと第一のチップの上面の高さにずれがあると、封止材による充填が困難となりやすいことが見出された。
本開示は、第一のチップが基板上に搭載され且つ第一のチップの上方に第二のチップが配置された構成の半導体装置の製造方法であって半導体装置が過度に厚くなることを抑制できるとともに、第一のチップ及び第二のチップを封止材で封止する作業を容易に実施することができる製造方法を提供する。また、本開示は、過度に厚くなく且つ封止材の充填性に優れた半導体装置及びこの半導体装置の製造に使用される構造体を提供する。
本開示に係る半導体装置の製造方法は、（Ａ）基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーとを備える構造体を準備する工程と、（Ｂ）第一のチップよりもサイズが大きい第二のチップと、第二のチップの一方の面に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、（Ｃ）複数のスペーサーの上面に接着剤片付きチップの接着剤片が接するように、第一のチップの上方に第二のチップを配置する工程と、（Ｄ）第一のチップ、スペーサー及び第二のチップを封止する工程とを含み、（Ｄ）工程を実施する前において、スペーサーの上面の高さと、第一のチップの上面の高さとが一致している。なお、ここでいう「一致」とは、スペーサーの上面の高さと第一のチップの上面の高さの差が１０μｍ未満であることを意味する。
上記（Ｄ）工程が実施される前に、スペーサーの上面の高さと、第一のチップの上面の高さとが一致しているということは、（Ｃ）工程で配置された接着剤片付きチップの接着剤片が第一のチップの上面にも接していることを意味する。仮に、第一のチップの上面と接着剤片とが接しておらず、両者の間に隙間があると、この隙間に封止材を充填しにくく、ボイドが発生しやすい。他方、第一のチップの上面と接着剤片との間隔を十分に広くすれば、封止材の充填性が高まるものの、半導体装置が厚くなる傾向にある。これに対し、本開示の製造方法によれば、封止材の優れた充填性と半導体装置の薄型化を両立できる。
本開示の製造方法において、（Ｄ）工程が実施される前に、スペーサーの上面の高さと、第一のチップの上面の高さとが一致していればよい。例えば、（Ａ）工程で準備された構造体において、スペーサーの上面の高さと、第一のチップの上面の高さとが一致していてもよく、あるいは、（Ａ）工程で準備された構造体において、スペーサーの上面が第一のチップの上面よりも高く、その後の（Ｃ）工程において、接着剤片付きチップでスペーサーを押し潰すことによってスペーサーの上面の高さと第一のチップの上面の高さとを一致させてもよい。
上記スペーサーの一態様は、チップと、このチップの一方の面に設けられた接着剤片とを備えるダミーチップである。上記のように、（Ｃ）工程において、接着剤片付きチップでスペーサーを押し潰すことによってスペーサーの高さを調整する場合、ダミーチップが備える接着剤片は、接着剤片付きチップが備える接着剤片よりも軟らかいことが好ましい。また、ダミーチップが備える接着剤片は、接着剤片付きチップが備える接着剤片よりも厚いことが好ましい。
半導体装置の高速化の観点から、第一のチップは、フリップチップ接続によって基板に搭載されていることが好ましい。フリップチップ接続によって第一のチップを基板に搭載する場合、接着フィルムを使用して基板に接着する場合と比較して接続部の高さにばらつきが生じやすく、その結果、第一のチップの上面の高さ位置にばらつきが生じやすい。このため、第一のチップがフリップチップ接続によって搭載されている場合、（Ｃ）工程において、接着剤片付きチップでスペーサーを押し潰すことによって、スペーサーの高さを調整できるように、（Ａ）工程において、スペーサーの上面が第一のチップの上面よりも高い構造体を準備することが好ましい。
本開示に係る半導体装置は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーと、第一のチップの上方に配置されており、第一のチップよりもサイズが大きい第二のチップと、複数のスペーサーと第二のチップとを接着している接着剤片と、第一のチップ、スペーサー及び第二のチップを封止している封止材とを備え、接着剤片が第一のチップの上面に接している。第一のチップは、例えば、コントローラーチップである。
上記半導体装置は、本開示に係る製造方法によって製造することができる。本開示に係る半導体装置は、接着剤片が第一のチップの上面に接しているため、過度に厚くなく且つ封止材の充填性に優れている。
本開示は、上記半導体装置の製造に使用される構造体を提供する。第一の態様に係る構造体は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーとを備え、スペーサーの上面の高さと、第一のチップの上面の高さとが一致している。第二の態様に係る構造体は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーとを備え、スペーサーの上面が第一のチップの上面よりも高く、スペーサーは押し潰されることによって、スペーサーの上面の高さが第一のチップの上面の高さと一致する材料を含む。
本開示に係る構造体は、第二のチップを更に備えた態様であってもよい。この態様の構造体は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数のスペーサーと、第一のチップの上方に配置されており、第一のチップよりもサイズが大きい第二のチップと、複数のスペーサーと第二のチップとを接着している接着剤片とを備え、接着剤片が第一のチップの上面に接している。
本開示によれば、第一のチップが基板上に搭載され且つ第一のチップの上方に第二のチップが配置された構成の半導体装置の製造方法であって半導体装置が過度に厚くなることを抑制できるとともに、第一のチップ及び第二のチップを封止材で封止する作業を容易に実施することができる製造方法が提供される。また、本開示によれば、過度に厚くなく且つ封止材の充填性に優れた半導体装置及びこの半導体装置の製造に使用される構造体が提供される。
図１は本開示に係る半導体装置の第一実施形態を模式的に示す断面図である。 図２（ａ）及び図２（ｂ）は第一のチップと複数のダミーチップとの位置関係の例を模式的に示す平面図である。 図３（ａ）〜図３（ｅ）は、ダミーチップを製造する過程の一例を模式的に示す断面図である。 図４は本開示に係る半導体装置の製造に使用される構造体の第一実施形態を模式的に示す断面図である。 図５は接着剤片付きチップの一例を模式的に示す断面図である。 図６は図４に示す構造体に、図５に示す接着剤片付きチップを圧着させた状態を模式的に示す断面図である。 図７は本開示に係る半導体装置の製造に使用される構造体の他の実施形態を模式的に示す断面図である。 図８は図７に示す構造体に、図５に示す接着剤片付きチップを圧着させた状態を模式的に示す断面図である。
以下、図面を適宜参照しながら、本開示の実施形態について説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。なお、本明細書における「（メタ）アクリル」の記載は、「アクリル」及びそれに対応する「メタクリル」を意味する。
＜第一実施形態＞
（半導体装置）
図１は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置１００は、基板１０と、基板１０の表面上に配置されたチップＳ１（第一のチップ）と、基板１０の表面上であってチップＳ１の周囲に配置された二つのダミーチップＤ（スペーサー）と、チップＳ１の上方に配置されたチップＳ２（第二のチップ）と、チップＳ２上に積層されたチップＳ３，Ｓ４と、基板１０の表面上の電極（不図示）とチップＳ２，Ｓ３，Ｓ４とをそれぞれ電気的に接続するワイヤｗと、チップＳ１，Ｓ２，Ｓ３，Ｓ４、ダミーチップＤ及びワイヤｗを封止している封止材５０とを備える。チップＳ１の上面及び複数のダミーチップＤの上面と、チップＳ２との間には接着剤片の硬化物Ｓｃが配置されている。半導体装置１００において、チップＳ１の上面の高さと、ダミーチップＤの上面の高さとが一致している。つまり、硬化物Ｓｃは、チップＳ１の上面及びダミーチップＤの上面に接している。
基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０〜３００μｍであり、９０〜２１０μｍであってもよい。
チップＳ１は、例えば、コントローラーチップであり、フリップチップ接続によって基板１０に搭載されている。平面視におけるチップＳ１の形状は、例えば矩形（正方形又は長方形）である。チップＳ１の一辺の長さは、例えば、５ｍｍ以下であり、２〜５ｍｍ又は１〜５ｍｍであってもよい。チップＳ１の厚さは、例えば、１０〜１５０μｍであり、２０〜１００μｍであってもよい。
チップＳ２は、例えば、メモリチップであり、接着剤片の硬化物Ｓｃを介してチップＳ１及びダミーチップＤの上に接着されている。平面視でチップＳ２は、チップＳ１よりも大きいサイズを有する。平面視におけるチップＳ２の形状は、例えば矩形（正方形又は長方形）である。チップＳ２の一辺の長さは、例えば、２０ｍｍ以下であり、４〜２０ｍｍ又は４〜１２ｍｍであってもよい。チップＳ２の厚さは、例えば、１０〜１７０μｍであり、２０〜１２０μｍであってもよい。なお、チップＳ３，Ｓ４も、例えば、メモリチップであり、接着剤片の硬化物Ｓｃを介してチップＳ２の上に接着されている。チップＳ３，Ｓ４の一辺の長さは、チップＳ２と同様であればよく、チップＳ３，Ｓ４の厚さもチップＳ２と同様であればよい。
ダミーチップＤは、チップＳ１の周囲に空間を形成するスペーサーの役割を果たす。ダミーチップＤは、チップＤ１と、チップＤ１の一方の面に設けられた接着剤片Ｄａとによって構成されている。図２（ａ）に示すように、チップＳ１の両側の離れた位置に、二つのダミーチップＤ（形状：長方形）を配置してもよいし、図２（ｂ）に示すように、チップＳ１の角に対応する位置にそれぞれ一つのダミーチップＤ（形状：正方形、計４個）を配置してもよい。平面視におけるチップＤ１の一辺の長さは、例えば、２０ｍｍ以下であり、１〜２０ｍｍ又は１〜１２ｍｍであってもよい。チップＤ１の厚さは、例えば、３０〜１５０μｍであり、８０〜１２０μｍであってもよい。
上述のとおり、ダミーチップＤの上面の高さと、チップＳ１の上面の高さとが一致している。例えば、接着剤片Ｄａの厚さを調整することで、フリップチップ接続されているチップＳ１の上面の位置とダミーチップＤの上面の位置を一致させることができる。
図３（ａ）〜図３（ｅ）を参照しながら、接着剤片付きチップの一態様であるダミーチップＤの作製方法の一例について説明する。まず、ダイシングダイボンディング一体型フィルム８（以下、場合により「フィルム８」という。）を準備し、これを所定の装置（不図示）に配置する。フィルム８は、基材フィルム１と粘着剤層２と接着剤層３Ａとをこの順序で備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）である。粘着剤層２は、紫外線が照射されることによって粘着性が低下する性質を有する。接着剤層３Ａは、熱硬化性樹脂組成物からなる。
図３（ａ）及び図３（ｂ）に示すように、ウェハＷの一方の面に接着剤層３Ａが接するようにフィルム８を貼り付ける。ウェハＷは、単結晶シリコンであってもよいし、多結晶シリコン、各種セラミック、ガリウム砒素等の化合物半導体であってもよい。なお、ダミーチップＤを作製する場合、ウェハＷは半導体ではなくてもよく、例えば、ガラス基板であってもよい。
ウェハＷ及び接着剤層３Ａをダイシングブレードによって切断する（図３（ｃ）参照）。ウェハＷがダイシングによって個片化されることでチップＤ１となる。接着剤層３Ａがダイシングによって個片化されることで接着剤片Ｄａとなる。その後、図３（ｄ）に示すように、粘着剤層２に対して紫外線を照射することにより、粘着剤層２と接着剤層３Ａとの間の粘着力を低下させる。紫外線照射後、図３（ｅ）に示されるように、基材フィルム１をエキスパンドすることで、ダミーチップＤを互いに離間させる。ダミーチップＤをニードル４２で突き上げることによって粘着剤層２からダミーチップＤを剥離させるとともに、吸引コレット４４で吸引してダミーチップＤをピックアップする。
（半導体装置の製造方法）
図４〜図６を参照しながら、半導体装置１００の製造方法について説明する。半導体装置１００の製造方法は、以下の（Ａ）〜（Ｄ）の工程を含む。
（Ａ）基板１０と、基板１０上に配置されたチップＳ１と、基板１０上であってチップＳ１の周囲に配置された複数のダミーチップＤとを備える構造体３０Ａを準備する工程（図４参照）。
（Ｂ）チップＳ２と、チップＳ２の一方の面に設けられた接着剤片Ｓａとを備える接着剤片付きチップＳ２ａを準備する工程（図５参照）。
（Ｃ）複数のダミーチップＤの上面及びチップＳ１の上面に接着剤片Ｓａが接するように、チップＳ１の上方にチップＳ２を配置する工程（図６参照）。
（Ｄ）チップＳ１，Ｓ２，Ｓ３，Ｓ４及びダミーチップＤ等を封止する工程。
［（Ａ）工程］
（Ａ）工程は、図４に示す構造体３０Ａを準備する工程である。構造体３０Ａは、基板１０と、その表面上に配置されたチップＳ１及び複数のダミーチップＤとを備え、チップＳ１の上面の高さと、ダミーチップＤの上面の高さとが一致している。例えば、まず、フリップチップ接続によってチップＳ１を基板１０上の所定の位置に搭載し、その後、ダミーチップＤを所定の位置に圧着すればよい。この圧着処理は、例えば、８０〜１８０℃、０．０１〜０．５０ＭＰａの条件で、０．５〜３．０秒間にわたって実施することが好ましい。ダミーチップＤに加える押圧力を調整することで、ダミーチップＤの上面の高さを調整することができる。ダミーチップＤの接着剤片Ｄａは（Ａ）工程の時点で完全に硬化していてもよく、この時点では完全には硬化しておらず、（Ｃ）工程の時点で完全に硬化させてよい。
［（Ｂ）工程］
（Ｂ）工程は、図５に示す接着剤片付きチップＳ２ａを準備する工程である。接着剤片付きチップＳ２ａは、チップＳ２と、その一方の表面に設けられた接着剤片Ｓａとを備える。接着剤片付きチップＳ２ａは、例えば、ダイシングダイボンディング一体型フィルムを使用し、ダイシング工程を経て得ることができる（図３（ａ）〜図３（ｅ）参照）。
［（Ｃ）工程］
（Ｃ）工程は、複数のダミーチップＤの上面及びチップＳ１の上面に接着剤片Ｓａが接するように、チップＳ１の上方に接着剤片付きチップＳ２ａを配置する工程である。具体的には、ダミーチップＤの上面及びチップＳ１の上面に接着剤片Ｓａを介してチップＳ２を圧着する。この圧着処理は、例えば、８０〜１８０℃、０．０１〜０．５０ＭＰａの条件で、０．５〜３．０秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Ｓａを硬化させる。この硬化処理は、例えば、６０〜１７５℃、０．０１〜１．０ＭＰａの条件で、５分間以上にわたって実施することが好ましい。これにより、接着剤片Ｓａが硬化物Ｓｃとなる。
本実施形態に係る構造体３０Ａにおいては、上述のとおり、チップＳ１の上面の高さと、ダミーチップＤの上面の高さとが一致している。このため、接着剤片ＳａはダミーチップＤの上面及びチップＳ１の上面の両方に接している。図６は（Ｃ）工程を経て得られる構造体を模式的に示す断面図である。この図に示す構造体４０は、硬化物ＳｃとチップＳ１の間に隙間がないため、（Ｄ）工程において封止材の優れた充填性を達成できる。
（Ｃ）工程後であって（Ｄ）工程前に、チップＳ２の上に接着剤片を介してチップＳ３を配置し、更に、チップＳ３の上に接着剤片を介してチップＳ４を配置する。接着剤片は上述の接着剤片Ｓａと同様の熱硬化性樹脂組成物であればよく、加熱硬化によって硬化物Ｓｃとなる（図１参照）。その後、チップＳ２，Ｓ３，Ｓ４と基板１０とをワイヤｗで電気的にそれぞれ接続する。なお、チップＳ１の上方に積層するチップの数は本実施形態の三つに限定されず、適宜設定すればよい。
［（Ｄ）工程］
（Ｄ）工程は、チップＳ１，Ｓ２，Ｓ３，Ｓ４、ダミーチップＤ及びワイヤｗを封止材５０によって封止する工程である。この工程を経て図１に示す半導体装置１００が完成する。
（熱硬化性樹脂組成物）
接着剤片Ｄａ及び接着剤片Ｓａを構成する熱硬化性樹脂組成物について説明する。本実施形態に係る熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。
［エポキシ樹脂］
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、反応性及び経時安定性の観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、ＤＩＣ（株）製のフェノライトＫＡ及びＴＤシリーズ、三井化学株式会社製のミレックスＸＬＣ−シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ−ＬＬ）、エア・ウォーター（株）製のＨＥシリーズ（例えば、ＨＥ１００Ｃ−３０）、明和化成株式会社製のＭＥＨＣ−７８００シリーズ（例えばＭＥＨＣ−７８００−４Ｓ）が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エポキシ樹脂とフェノール樹脂の配合量は、硬化性の観点から、それぞれエポキシ当量と水酸基当量の当量比が、好ましくは０．３０／０．７０〜０．７０／０．３０、より好ましくは０．３５／０．６５〜０．６５／０．３５、更に好ましくは０．４０／０．６０〜０．６０／０．４０、特に好ましくは０．４５／０．５５〜０．５５／０．４５である。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
［エラストマ］
エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
溶剤への溶解性及び流動性の観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
アクリル樹脂の市販品としては、ナガセケムテック（株）製のＳＧ−７０Ｌ、ＳＧ−７０８−６、ＷＳ−０２３ ＥＫ３０、ＳＧ−２８０ ＥＫ２３、ＳＧ−Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
アクリル樹脂のガラス転移温度（Ｔｇ）は−５０〜５０℃であることが好ましく、−３０〜３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、１０万〜３００万であることが好ましく、５０万〜２００万であることがより好ましい。Ｍｗがこの範囲のアクリル樹脂を熱硬化性樹脂組成物に配合することで、熱硬化性樹脂組成物をフィルム状に形成しやすく、フィルム状での強度、可撓性、タック性を適切に制御しやすい。これに加え、リフロー性及び埋込性の両方が向上する傾向にある。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、埋込性に優れ且つ高弾性の接着剤片を形成できる傾向にある。
熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して２０〜２００質量部であることが好ましく、３０〜１００質量部であることがより好ましい。この範囲にあると、成形時の流動性の制御、高温での取り扱い性及び埋込性をより一層良好にすることができる。
［無機フィラー］
無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
無機フィラーの平均粒径は、接着性を向上する観点から、０．００５μｍ〜１．０μｍが好ましく、０．０５〜０．５μｍがより好ましい。無機フィラーの表面は、溶剤及び樹脂成分との相溶性、並びに接着強度の観点から化学修飾されていることが好ましい。表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
熱硬化性樹脂組成物の流動性及び破断性、並びに硬化後の引張弾性率及び接着力を制御する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０〜２００質量部であることが好ましく、３０〜１００質量部であることがより好ましい。
［硬化促進剤］
硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。適度な反応性の観点からイミダゾール系の化合物が好ましい。イミダゾール類としては、２−メチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−フェニルイミダゾール、１−シアノエチルー２−メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
熱硬化性樹脂組成物における硬化促進剤の含有量は、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４〜３質量部が好ましく、０．０４〜０．２質量部がより好ましい。硬化促進剤の添加量がこの範囲にあると、硬化性と信頼性を両立することができる。
＜第二実施形態＞
上記第一実施形態においては、ダミーチップＤの上面の高さと、チップＳ１の上面の高さが一致している構造体３０Ａを（Ａ）工程で準備する形態を例示したが、ダミーチップＤの上面がチップＳ１の上面よりも高い構造体を（Ａ）工程で準備してもよい。図７に示す構造体３０Ｂは、基板１０と、基板１０上に配置されたチップＳ１と、基板１０上であってチップＳ１の周囲に配置された複数のダミーチップＤとを備え、ダミーチップＤの上面がチップＳ１の上面よりも高い。
第一実施形態の（Ｄ）工程（封止材５０で封止する工程）の前までに、ダミーチップＤの上面の高さと、チップＳ１の上面の高さとが一致していればよく、（Ｃ）工程において、接着剤片付きチップＳ２ａでダミーチップＤの接着剤片Ｄａを押し潰すことによってダミーチップＤの高さとチップＳ１の上面の高さとを一致させればよい（図８参照）。フリップチップ接続によってチップＳ１を基板１０に搭載する場合、フリップチップの接続部の高さに５μｍ程度のばらつきが生じやすく、その結果、チップＳ１の上面の高さ位置に５μｍ程度のばらつきが生じる。このばらつきを見越してダミーチップＤの上面の位置を、接続後のチップＳ１の上面の設定位置よりも８〜１２μｍ程度高めに設定しておくことで、（Ａ）工程においてダミーチップＤの上面の高さとチップＳ１の上面の高さを厳密に一致させる必要がないという利点がある。
本実施形態においては、ダミーチップＤの接着剤片Ｄａは、接着剤片付きチップＳ２ａで押し潰される材料からなる。具体的には、ダミーチップＤの接着剤片Ｄａは、接着剤片付きチップＳ２ａの接着剤片Ｓａよりも軟らかいことが好ましい。接着剤片Ｄａを接着剤片Ｓａよりも軟らかくする手法として、例えば、接着剤片Ｄａの熱硬化性樹脂の含有量を接着剤片Ｓａよりも多くしたり、接着剤片Ｄａのエラストマ又は無機フィラーの含有量を接着剤片Ｓａよりも少なくしたりすることが挙げられる。
ダミーチップＤの接着剤片Ｄａは、接着剤片付きチップＳａ２の接着剤片Ｓａよりも厚いことが好ましい。本実施形態において、例えば、接着剤片Ｄａの厚さは接着剤片Ｓａの厚さの１．１〜８倍であり、１．２〜６倍であってもよい。
以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、チップＳ１をフリップチップ接続によって搭載する場合を例示したが、接着剤によってチップＳ１を基板１０に固定した後、ワイヤーボンディングによって電気的な接続を行ってもよい。
以下、本開示を実施例により詳細に説明するが、本発明はこれらに制限されるものではない。
＜接着シートの作製＞
表１に示される成分を用いて、以下の手順により、接着剤組成物のワニスＡ，Ｂを調製した。まず、後述の［エポキシ樹脂］、［硬化剤］及び［フィラー］を配合した後に、シクロヘキサノンを加えて撹拌した。その後、［エラストマ］、［硬化促進剤］及び［カップリング剤］を加えて各成分が均一になるまで撹拌することによって、接着剤組成物のワニスを得た。
［エラストマ］
アクリルゴム：ナガセケムテックス株式会社製商品名、商品名「ＨＴＲ−８６０Ｐ−３」、重量平均分子量８０万、ガラス転移点：１２℃
［エポキシ樹脂］
クレゾールノボラック型エポキシ樹脂：東都化成株式会社（株）製、商品名「ＹＤＣＮ−７００−１０」、エポキシ当量：２１０
ビスフェノールＦ型エポキシ樹脂：ＤＩＣ株式会社、商品名「ＥＸＡ−８３０ＣＲＰ」、エポキシ当量：１５９
［硬化剤］
フェノール樹脂：三井化学株式会社（株）製、商品名「ミレックスＸＬＣ−ＬＬ」、軟化点：７５℃、水酸基当量１７５
［フィラー］
シリカフィラー：日本アエロジル株式会社製、商品名「Ｒ９７２」、平均粒径０．５００μｍ
シリカフィラー：アドマテックス株式会社製、商品名「ＳＣ２０５０−ＨＬＧ」、比表面積１１０ｍ／ｇ
［硬化促進剤］
１−シアノエチル−２−フェニルイミダゾールキュアゾール：四国化成工業株式会社（株）製、商品名「２ＰＺ−ＣＮ」
［カップリング剤］
γ―メルカプトプロピルトリメトキシシラン：日本ユニカー株式会社（株）製、商品名「ＮＵＣ Ａ−１８９」
γ―ウレイドプロピルトリエトキシシラン：日本ユニカー株式会社（株）製、商品名「ＮＵＣ Ａ−１１６０」
Figure 2020100998
基材フィルム（離型処理したポリエチレンテレフタレートフィルム、厚さ：３８μｍ）上にワニスＡを塗布した。基材フィルム上において１４０℃で５分間加熱乾燥させ、接着シートＡ１（厚さ２０μｍ）及び接着シートＡ２（厚さ４０μｍ）を作製した。ワニスＡの代わりにワニスＢを使用したことの他は、上記と同様にして接着シートＢ（厚さ４０μｍ）を作製した。
＜接着シートの溶融粘度の測定＞
回転式粘弾性測定装置（ティー・エイ・インスツルメント・ジャパン株式会社製、ＡＲＥＳ−ＲＤＡ）を用いて接着シートの溶融粘度を以下の手順で測定した。まず、接着シートから基材フィルムを剥離した後、７０℃で複数の接着剤層を貼り合わせて厚さ１６０μｍ以上の積層フィルムを得た。これを直径８ｍｍの円形に打ち抜いた後、これを二枚の治具（直径：８ｍｍ）で挟むことによって測定用試料を得た。以下の条件で測定を実施し、８０℃での値を接着シートの溶融粘度とした。接着シートＡ１，Ａ２の溶融粘度は２４０００Ｐａ・ｓであり、粘着シートＢの溶融粘度は２０００Ｐａ・ｓであった。
・周波数：１Ｈｚ
・測定開始温度：３５℃
・測定終了温度：１５０℃
・昇温速度５℃／分
（実施例１）
半導体ウェハ（厚さ：９０μｍ）に、接着シートＡ１（厚さ：２０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを５．０ｍｍ×５．０ｍｍの半導体チップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で１５０℃１時間乾燥した有機基板上に熱圧着し、半導体チップ付基板を得た。
次に、半導体ウェハ（厚さ：８０μｍ）に、接着シートＢ（厚さ：４０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを１．５ｍｍ×６．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で上記半導体チップの２ｍｍスペースをあけた両横の有機基板上に上記チップをダミーチップとして熱圧着した。
次に、半導体ウェハ（厚さ：５０μｍ）に、ＨＲ−９００Ｔ−２０−Ｎ５０（日立化成（株）製、接着剤層の厚さ：２０μｍ）をウエハマウンター（ＤＩＳＣＯ製ＤＦＭ−２８００）で７０℃／（１０ｍｍ／秒）で貼り付けた。その後、ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを６．０ｍｍ×１２．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１００〜１２０℃／０．０５〜０．２０ＭＰａ／０．５〜２．０秒で半導体チップ及び二つのダミーチップ上に熱圧着した。その後、７ｋｇの加圧雰囲気下で１５０℃／１時間加熱する条件により接着剤を硬化させた。これにより、基板と、二つのダミーチップと、二つの半導体チップとを備える構造体を得た。
（比較例１）
半導体ウェハ（厚さ：９０μｍ）に、接着シートＡ１（厚さ：２０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを５．０ｍｍ×５．０ｍｍの半導体チップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で１５０℃１時間乾燥した有機基板上に熱圧着し、半導体チップ付基板を得た。
次に、半導体ウェハ（厚さ：９０μｍ）に、接着シートＡ２（厚さ：４０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを１．５ｍｍ×６．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で上記半導体チップの２ｍｍスペースをあけた両横の有機基板上に上記チップをダミーチップとして熱圧着した。
次に、半導体ウェハ（厚さ：５０μｍ）に、ＨＲ−９００Ｔ−２０−Ｎ５０（日立化成（株）製、接着剤層の厚さ：２０μｍ）をウエハマウンター（ＤＩＳＣＯ製ＤＦＭ−２８００）で７０℃／（１０ｍｍ／秒）で貼り付けた。その後、ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを６．０ｍｍ×１２．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１０ＭＰａ／１．０秒で半導体チップ及び二つのダミーチップ上に熱圧着した。その後、７ｋｇの加圧雰囲気下で１５０℃／１時間加熱する条件により接着剤を硬化させた。これにより、基板と、二つのダミーチップと、二つの半導体チップとを備える構造体を得た。
（比較例２）
半導体ウェハ（厚さ：９０μｍ）に、接着シートＡ１（厚さ：２０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを５．０ｍｍ×５．０ｍｍの半導体チップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で１５０℃１時間乾燥した有機基板上に熱圧着し、半導体チップ付基板を得た。
次に、半導体ウェハ（厚さ：１１０μｍ）に、接着シートＡ１（厚さ：２０μｍ）を貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを１．５ｍｍ×６．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１ＭＰａ／１秒で上記半導体チップの２ｍｍスペースをあけた両横の有機基板上に上記チップをダミーチップとして熱圧着した。
次に、半導体ウェハ（厚さ：５０μｍ）に、ＨＲ−９００Ｔ−２０−Ｎ５０（日立化成（株）製、接着剤層の厚さ：２０μｍ）をウエハマウンター（ＤＩＳＣＯ製ＤＦＭ−２８００）で７０℃／（１０ｍｍ／秒）で貼り付けた。ダイサー（ＤＩＳＣＯ製ＤＦＤ−６３６１）を用いて半導体ウェハを６．０ｍｍ×１２．０ｍｍのチップに個片化した。フレキシブルダイボンダ（（株）日立ハイテクインスツルメンツ製ＤＢ−８３０ＨＳＤ）にて１２０℃／０．１０ＭＰａ／１．０秒で半導体チップ及び２つのダミーチップ上に熱圧着した。その後、７ｋｇの加圧雰囲気下で１５０℃／１時間加熱する条件により接着剤を硬化させた。これにより、基板と、二つのダミーチップと、二つの半導体チップとを備える構造体を得た。
（半導体パッケージの作製及び評価）
実施例及び比較例に係る上記構造体上に日立化成株式会社製の封止材（商品名ＣＥＬ−９７５０ＺＨＦ）を１７５℃／６．７５ＭＰa／１２０秒の条件でそれぞれ成型し、１７５℃で５時間の硬化処理を行ない、半導体パッケージを得た。超音波映像診断システム（インサイト（株）社製、Ｉｎｓｉｇｈｔ−３００ ＳｃａｎｎｉｎｇＡｃｏｕｓｔｉｃＭｉｃｒｏｓｃｏｐｅ：ＳＡＭ）により、半導体パッケージ内部の剥離、ボイド有無を観察した。また、得られた半導体パッケージを断面観察し、半導体チップとダミーチップの高さを確認した。
半導体パッケージ内部の剥離及びボイドがなく良好なものは「Ａ」、剥離及びボイドがあるものは「Ｂ」と判断した。また、半導体チップ上面とダミーチップ上面の高さの差が１０μｍ未満であるものを「Ａ」、１０μｍ以上であるものを「Ｂ」とした。結果を表２に示す。
Figure 2020100998
本開示によれば、第一のチップが基板上に搭載され且つ第一のチップの上方に第二のチップが配置された構成の半導体装置の製造方法であって半導体装置が過度に厚くなることを抑制できるとともに、第一のチップ及び第二のチップを封止材で封止する作業を容易に実施することができる製造方法が提供される。また、本開示によれば、過度に厚くなく且つ封止材の充填性に優れた半導体装置及びこの半導体装置の製造に使用される構造体が提供される。
１０…基板、３０Ａ，３０Ｂ，４０…構造体、５０…封止材、１００…半導体装置、Ｄ…ダミーチップ（スペーサー）、Ｄ１…チップ、Ｄａ…接着剤片、Ｓ１…第一のチップ、Ｓ２…第二のチップ、Ｓ２ａ…接着剤片付きチップ、Ｓａ…接着剤片、Ｓｃ…硬化物（接着剤片）

Claims (13)

  1. （Ａ）基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数のスペーサーとを備える構造体を準備する工程と、
    （Ｂ）前記第一のチップよりもサイズが大きい第二のチップと、前記第二のチップの一方の面に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
    （Ｃ）前記複数のスペーサーの上面に前記接着剤片が接するように、前記第一のチップの上方に前記第二のチップを配置する工程と、
    （Ｄ）前記第一のチップ、前記スペーサー及び前記第二のチップを封止する工程と、
    を含み、
    （Ｄ）工程を実施する前において、前記スペーサーの上面の高さと、前記第一のチップの上面の高さとが一致している、半導体装置の製造方法。
  2. 前記（Ａ）工程で準備された前記構造体において、前記スペーサーの高さと、前記第一のチップの上面の高さとが一致している、請求項１に記載の製造方法。
  3. 前記スペーサーが、チップと、前記チップの一方の面に設けられた接着剤片とを備えるダミーチップである、請求項１又は２に記載の製造方法。
  4. 前記（Ａ）工程で準備された前記構造体において、前記スペーサーの上面が前記第一のチップの上面よりも高く、
    前記（Ｃ）工程において、前記接着剤片付きチップで前記スペーサーを押し潰すことによって前記スペーサーの高さと前記第一のチップの上面の高さとを一致させる、請求項１に記載の製造方法。
  5. 前記スペーサーが、チップと、前記チップの一方の面に設けられた接着剤片とを備えるダミーチップであり、
    前記ダミーチップが備える前記接着剤片は、前記接着剤片付きチップが備える接着剤片よりも軟らかい、請求項４に記載の製造方法。
  6. 前記ダミーチップが備える前記接着剤片は、前記接着剤片付きチップが備える接着剤片よりも厚い、請求項５に記載の製造方法。
  7. 前記第一のチップは、フリップチップ接続によって前記基板に搭載されている、請求項１〜６のいずれか一項に記載の製造方法。
  8. 請求項１〜７のいずれか一項に記載の半導体装置の製造方法によって製造された半導体装置。
  9. 基板と、
    前記基板上に配置された第一のチップと、
    前記基板上であって前記第一のチップの周囲に配置された複数のスペーサーと、
    前記第一のチップの上方に配置されており、前記第一のチップよりもサイズが大きい第二のチップと、
    前記複数のスペーサーと前記第二のチップとを接着している接着剤片と、
    前記第一のチップ、前記スペーサー及び前記第二のチップを封止している封止材と、
    を備え、
    前記接着剤片が前記第一のチップの上面に接している、半導体装置。
  10. 前記第一のチップは、コントローラーチップである、請求項９に記載の半導体装置。
  11. 半導体装置の製造に使用される構造体であって、
    基板と、
    前記基板上に配置された第一のチップと、
    前記基板上であって前記第一のチップの周囲に配置された複数のスペーサーと、
    を備え、
    前記スペーサーの上面の高さと、前記第一のチップの上面の高さとが一致している、構造体。
  12. 半導体装置の製造に使用される構造体であって、
    基板と、
    前記基板上に配置された第一のチップと、
    前記基板上であって前記第一のチップの周囲に配置された複数のスペーサーと、
    を備え、
    前記スペーサーの上面が前記第一のチップの上面よりも高く、
    前記スペーサーは押し潰されることによって、前記スペーサーの上面の高さが前記第一のチップの上面の高さと一致する材料を含む、構造体。
  13. 半導体装置の製造に使用される構造体であって、
    基板と、
    前記基板上に配置された第一のチップと、
    前記基板上であって前記第一のチップの周囲に配置された複数のスペーサーと、
    前記第一のチップの上方に配置されており、前記第一のチップよりもサイズが大きい第二のチップと、
    前記複数のスペーサーと前記第二のチップとを接着している接着剤片と、
    を備え、
    前記接着剤片が前記第一のチップの上面に接している、構造体。
JP2020556180A 2018-11-16 2019-11-14 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体 Pending JPWO2020100998A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2018/042551 2018-11-16
PCT/JP2018/042551 WO2020100308A1 (ja) 2018-11-16 2018-11-16 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
PCT/JP2019/044761 WO2020100998A1 (ja) 2018-11-16 2019-11-14 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体

Publications (1)

Publication Number Publication Date
JPWO2020100998A1 true JPWO2020100998A1 (ja) 2021-09-30

Family

ID=70731439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020556180A Pending JPWO2020100998A1 (ja) 2018-11-16 2019-11-14 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体

Country Status (6)

Country Link
JP (1) JPWO2020100998A1 (ja)
KR (1) KR20210094555A (ja)
CN (1) CN113039641A (ja)
SG (1) SG11202104932XA (ja)
TW (1) TWI814944B (ja)
WO (2) WO2020100308A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230253366A1 (en) * 2020-07-03 2023-08-10 Resonac Corporation Semiconductor device and method for producing same
WO2022034854A1 (ja) * 2020-08-11 2022-02-17 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132753B1 (en) * 2003-11-10 2006-11-07 Amkor Technology, Inc. Stacked die assembly having semiconductor die overhanging support
JP2010147225A (ja) * 2008-12-18 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2011086943A (ja) * 2009-10-15 2011-04-28 Samsung Electronics Co Ltd 半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR102012505B1 (ko) * 2012-12-20 2019-08-20 에스케이하이닉스 주식회사 토큰 링 루프를 갖는 스택 패키지
JP2015120836A (ja) 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
WO2017049585A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132753B1 (en) * 2003-11-10 2006-11-07 Amkor Technology, Inc. Stacked die assembly having semiconductor die overhanging support
JP2010147225A (ja) * 2008-12-18 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2011086943A (ja) * 2009-10-15 2011-04-28 Samsung Electronics Co Ltd 半導体パッケージ並びにこれを用いた電子装置及びメモリ保存装置
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
WO2020100308A1 (ja) 2020-05-22
TW202038425A (zh) 2020-10-16
KR20210094555A (ko) 2021-07-29
SG11202104932XA (en) 2021-06-29
WO2020100998A1 (ja) 2020-05-22
CN113039641A (zh) 2021-06-25
TWI814944B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
JP6414296B2 (ja) 接着シート及び半導体装置の製造方法
JPWO2020100998A1 (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP2010222390A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP7136200B2 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
JP7322897B2 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TW202107670A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
JP2021180285A (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
JP7176575B2 (ja) 半導体装置の製造方法及びダイシング・ダイボンディング一体型フィルム
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP2022153830A (ja) 支持部材の製造方法、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210820

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230124