JPWO2019217313A5 - - Google Patents

Claims (20)

1. 量子プロセッサ内の量子ビットを射影測定するためのシステムであって、
   複数の量子ビットであって、各量子ビットはボディループ及びジョセフソン接合（ＪＪ）ループを有する、複数の量子ビットと、
   複数の射影源デジタル－アナログ変換器（ＰＳＤＡＣ）であって、各ＰＳＤＡＣはボディループ及びＪＪループを有し、各ＰＳＤＡＣの各ボディループは前記複数の量子ビットの個々の量子ビットの前記ＪＪループに通信可能に結合される、複数の射影源デジタル－アナログ変換器（ＰＳＤＡＣ）と、
   前記複数のＰＳＤＡＣの各ＰＳＤＡＣの前記ＪＪループに通信可能に結合されるトリガラインであって、前記トリガラインは、各ＰＳＤＡＣを活性化して第１の磁束状態から第２の磁束状態に変更するように動作可能であり、各ＰＳＤＡＣを活性化して第１の磁束状態から第２の磁束状態に変更することは個々のfast flux stepを生成する、トリガラインと、
   複数の同期デバイスであって、各同期デバイスは前記複数のＰＳＤＡＣの個々のＰＳＤＡＣの前記ＪＪループに通信可能に結合され、前記個々のＰＳＤＡＣの前記ＪＪループにバイアスを印加するように動作可能である、複数の同期デバイスと
   を含む、システム。
2. 前記複数の同期デバイスは、複数のプログラム可能磁気メモリデジタル－アナログ変換器（ＰＭＭ ＤＡＣ）を含み、各ＰＭＭ ＤＡＣは個々のＰＳＤＡＣの前記ＪＪループに通信可能に結合されるボディループを有し、前記ＰＭＭ ＤＡＣの前記ボディループは個々のＰＳＤＡＣの前記ＪＪループにバイアスを印加するように動作可能である、請求項１に記載のシステム。
3. 前記複数の同期デバイスは複数のアナログラインを含み、各アナログラインは個々のＰＳＤＡＣの前記ＪＪループに通信可能に結合され、個々のＰＳＤＡＣの前記ＪＪループにバイアスを印加するように動作可能である、請求項１に記載のシステム。
4. 前記複数のＰＳＤＡＣの第１のＰＳＤＡＣの前記第１の磁束状態は、前記複数のＰＳＤＡＣの第２のＰＳＤＡＣの前記第１の磁束状態と異なる、請求項１乃至３のうち何れか１項に記載のシステム。
5. 前記複数のＰＳＤＡＣの第１のＰＳＤＡＣによって生成される第１のfast flux stepが、前記複数の量子ビットの第１の量子ビットのＪＪループに適用される、請求項１乃至３のうち何れか１項に記載のシステム。
6. 各同期デバイスが、前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを前記複数のＰＳＤＡＣの第２のＰＳＤＡＣによって生成される第２のfast flux stepと同期させる、請求項５に記載のシステム。
7. 前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを前記複数のＰＳＤＡＣの第２のＰＳＤＡＣによって生成される第２のfast flux stepと同期させることが、前記複数の量子ビットの前記第１の量子ビットの前記ＪＪループ及び第２の量子ビットのＪＪループにそれぞれ適用される同期されたfast flux stepをもたらす、請求項６に記載のシステム。
8. 各同期デバイスが、前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを前記複数のＰＳＤＡＣの各ＰＳＤＡＣによって生成される複数のfast flux stepと同期させる、請求項５に記載のシステム。
9. 前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを前記複数のＰＳＤＡＣの各ＰＳＤＡＣによって生成される複数のfast flux stepと同期させることが、前記複数の量子ビットの各量子ビットの個々のＪＪループにそれぞれ適用される同期されたfast flux stepをもたらす、請求項８に記載のシステム。
10. 複数の磁束バイアス発生源を更に含み、各磁束バイアス発生源は、個々のＰＳＤＡＣのボディループに通信可能に結合され、前記個々のＰＳＤＡＣの前記ボディループに磁束バイアスを印加するように動作可能である、請求項１乃至９のうち何れか１項に記載のシステム。
11. 前記複数の量子ビットの第１の量子ビットを前記複数の量子ビットの第２の量子ビットに通信可能に結合するカプラを更に含み、前記第１の量子ビットは前記複数のＰＳＤＡＣの第１のＰＳＤＡＣに通信可能に結合され、前記第２の量子ビットは前記複数のＰＳＤＡＣの第２のＰＳＤＡＣに通信可能に結合される、請求項１，２，３，１０のうち何れか１項に記載のシステム。
12. 前記トリガラインは、前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣの前記ＪＪループに通信可能に結合され、前記複数のＰＳＤＡＣの前記第２のＰＳＤＡＣの前記ＪＪループに更に通信可能に結合される、請求項１１に記載のシステム。
13. 前記複数のＰＳＤＡＣの第１のＰＳＤＡＣの前記ＪＪループは、前記複数の同期デバイスの第１の同期デバイスに通信可能に結合され、前記複数のＰＳＤＡＣの前記第２のＰＳＤＡＣの前記ＪＪループは、前記複数の同期デバイスの第２の同期デバイスに通信可能に結合される、請求項１２に記載のシステム。
14. 前記複数のＰＳＤＡＣの第３のＰＳＤＡＣ及び第４のＰＳＤＡＣを更に含み、前記複数のＰＳＤＡＣの前記第３のＰＳＤＡＣの前記ボディループは前記複数の量子ビットの前記第１の量子ビットの前記ボディループに通信可能に結合され、前記複数のＰＳＤＡＣの前記第４のＰＳＤＡＣの前記ボディループは前記複数の量子ビットの前記第２の量子ビットの前記ボディループに通信可能に結合される、請求項１３に記載のシステム。
15. 前記複数のＰＳＤＡＣの前記第３のＰＳＤＡＣの前記ＪＪループは、第２のトリガラインに通信可能に結合される、請求項１４に記載のシステム。
16. 量子プロセッサ内の量子ビットを射影測定するためのシステムを動作させる方法であって、前記システムは、
    複数の量子ビットであって、各量子ビットはボディループ及びジョセフソン接合（ＪＪ）ループを有する、複数の量子ビットと、
    複数の射影源デジタル－アナログ変換器（ＰＳＤＡＣ）であって、各ＰＳＤＡＣはボディループ及びＪＪループを有し、各ＰＳＤＡＣの各ボディループは前記複数の量子ビットの個々の量子ビットの前記ＪＪループに通信可能に結合される、複数の射影源デジタル－アナログ変換器（ＰＳＤＡＣ）と、
    前記複数のＰＳＤＡＣの各ＰＳＤＡＣの前記ＪＪループに通信可能に結合されるトリガラインであって、前記トリガラインは各ＰＳＤＡＣを活性化して第１の磁束状態から第２の磁束状態に変更するように動作可能であり、各ＰＳＤＡＣを活性化して第１の磁束状態から第２の磁束状態に変更することは個々のfast flux stepを生成する、トリガラインと、
    複数の同期デバイスであって、各同期デバイスは前記複数のＰＳＤＡＣの個々のＰＳＤＡＣの前記ＪＪループに通信可能に結合され、前記個々のＰＳＤＡＣの前記ＪＪループにバイアスを印加する、複数の同期デバイスと
    を含み、前記方法は、
    前記量子プロセッサによって実行される量子アニーリング進化を開始すること、
    前記量子進化中の或る時点において、
    前記複数のＰＳＤＡＣのＰＳＤＡＣを活性化するために前記トリガラインによって信号を送信すること、
    前記複数のＰＳＤＡＣの前記ＰＳＤＡＣの磁束状態を第１の磁束状態から第２の磁束状態に変更してfast flux stepを生成すること、
    前記fast flux stepを使用して前記複数の量子ビットの量子ビットのエネルギ障壁を上げること、及び
    前記複数の量子ビットの前記量子ビットのスピン状態を測定すること
    を含む、方法。
17. 前記複数のＰＳＤＡＣの前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを、前記複数のＰＳＤＡＣの個々のＰＳＤＡＣによって生成される複数のfast flux stepと同期させることを更に含む、請求項１６に記載の方法。
18. 前記第１のＰＳＤＡＣによって生成される前記第１のfast flux stepを、前記複数のＰＳＤＡＣの個々のＰＳＤＡＣによって生成される複数のfast flux stepと同期させることが、前記複数の量子ビットの各量子ビットの個々のＪＪループにそれぞれ適用される同期されたfast flux stepをもたらす、請求項１７に記載の方法。
19. 前記複数の量子ビットの各量子ビットの個々のＪＪループに同期されたfast flux stepを適用することが、前記複数の量子ビットの各量子ビットの個々のエネルギ障壁を上げる、請求項１８に記載の方法。
20. 前記量子進化を完了し、前記複数の量子ビットの前記量子ビットの前記スピン状態を読み出すことを更に含む、請求項１６乃至１９のうち何れか１項に記載の方法。