JPWO2018167871A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018167871A1
JPWO2018167871A1 JP2017542492A JP2017542492A JPWO2018167871A1 JP WO2018167871 A1 JPWO2018167871 A1 JP WO2018167871A1 JP 2017542492 A JP2017542492 A JP 2017542492A JP 2017542492 A JP2017542492 A JP 2017542492A JP WO2018167871 A1 JPWO2018167871 A1 JP WO2018167871A1
Authority
JP
Japan
Prior art keywords
electrode
short
gate
region
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017542492A
Other languages
English (en)
Other versions
JP6371011B1 (ja
Inventor
高橋　功
高橋　　功
勝好 石山
勝好 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6371011B1 publication Critical patent/JP6371011B1/ja
Publication of JPWO2018167871A1 publication Critical patent/JPWO2018167871A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】半導体装置のオン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させる。
【解決手段】半導体装置１では、主面１０ａに平行な平面において、主電極２２は、ゲート電極２１と隣り合う電極領域Ａ１と、電極領域Ａ１を挟んでゲート電極２１の反対側に位置する電極領域Ａ２と、を有し、電極領域Ａ１には複数のショートゲートＳＧ１が設けられ、電極領域Ａ２には複数のショートゲートＳＧ２が設けられており、トリガショートゲートＳＧ１ａｔとゲート電極２１との間の距離Ｚが基準値に基づく距離範囲内にあり、かつ第２のショートゲートＳＧ２の配置密度が第１のショートゲートＳＧ１の配置密度よりも高い。

Description

本発明は、半導体装置に関し、より詳しくは、ゲート電極に電流を流すことによりアノード電極とカソード電極間を導通させる半導体装置に関する。
従来、サイリスタの一種として、矩形状の半導体領域のコーナー部にゲート電極が形成されたコーナーゲート型サイリスタが知られている（特許文献１参照）。
サイリスタの特性の一つにｄｖ／ｄｔ耐量がある。ｄｖ／ｄｔ耐量はサイリスタの誤動作のし易さを表しており、この値が小さいとサイリスタが誤ってオンするおそれがある。ｄｖ／ｄｔ耐量を増加させるために、特許文献１に記載のサイリスタのように、Ｐ型ベース領域内に形成されたＮ型エミッタ領域を貫通するＰ型半導体領域（以下、本願では「ショートゲート」（Ｓｈｏｒｔ Ｇａｔｅ：ＳＧ）という。）が設けられる。ショートゲートはＮ型エミッタ領域と並列に設けられた抵抗である。
上記ショートゲートを設けることにより、逆バイアスが印加された半導体装置内の接合容量を充電する電流（充電電流）がショートゲートを通ってカソード電極に流れるようになる。このため、Ｎ型エミッタ領域からＰ型ベース領域への電子の注入量が減少し、急峻な電圧が印加されてもサイリスタはオフ状態を維持することができるようになる。この結果、ｄｖ／ｄｔ耐量が向上する。
特開２０１１−１５１０６３号公報
しかしながら、ｄｖ／ｄｔ耐量とゲートトリガ電流（ＩＧＴ）とは正の相関関係にある。このため、ショートゲートの数を増やしてｄｖ／ｄｔ耐量を大きくした場合、ゲートトリガ電流（ＩＧＴ）も大きくなる（すなわち、オン特性が大きく変化する）という課題があった。
そこで、本発明は、オン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させることが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、
第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、を備え、
前記第１の主面に平行な平面において、前記第１の主電極は、前記ゲート電極と隣り合う第１の電極領域と、前記第１の電極領域を挟んで前記ゲート電極の反対側に位置する第２の電極領域と、を有しており、
前記第１の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第１のショートゲートが設けられ、
前記第２の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第２のショートゲートが設けられ、
前記複数の第１のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、かつ
前記第２のショートゲートの配置密度は、前記第１のショートゲートの配置密度よりも高いことを特徴とする。
また、前記半導体装置において、
前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあるようにしてもよい。
また、前記半導体装置において、
前記第２のショートゲートの配置密度は、前記ゲート電極から遠ざかるほど高くなるようにしてもよい。
また、前記半導体装置において、
前記第１の主電極と前記ゲート電極は、平面視して前記ゲート電極が一隅を占める略正方形状に形成されており、
前記第１のショートゲートおよび前記第２のショートゲートは、前記トリガショートゲートと前記ゲート電極とを最短距離で結ぶ対角線、および前記対角線に平行な線に配置されているようにしてもよい。
本発明の半導体装置は、
第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、を備え、
前記第１の主面に平行な平面において、前記第１の主電極は、前記ゲート電極と隣り合う第１の電極領域と、前記第１の電極領域を挟んで前記ゲート電極の反対側に位置する第２の電極領域と、を有しており、
前記第１の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第１のショートゲートが設けられ、
前記第２の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第２のショートゲートが設けられ、
前記複数の第１のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、かつ
前記第２のショートゲートの大きさは、前記第１のショートゲートよりも大きいことを特徴とする。
また、前記半導体装置において、
前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあるようにしてもよい。
また、前記半導体装置において、
前記第２のショートゲートの大きさは、前記ゲート電極から遠ざかるほど大きくなるようにしてもよい。
また、前記半導体装置において、
前記第１の主電極と前記ゲート電極は、平面視して前記ゲート電極が一隅を占める略正方形状に形成されており、
前記第１のショートゲートおよび前記第２のショートゲートは、前記トリガショートゲートと前記ゲート電極とを最短距離で結ぶ対角線、および前記対角線に平行な線に配置されているようにしてもよい。
本発明に係る半導体装置は、
第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、
前記第２の半導体領域を貫通するように設けられ、前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数のショートゲートと、を備え、
前記複数のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、
前記ショートゲート同士間の距離は、前記最近傍ショートゲートと前記ゲート電極との間の最短距離よりも短いことを特徴とする。
また、前記半導体装置において、
前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあるようにしてもよい。
また、前記半導体装置において、
前記ショートゲート同士間の距離は、０．１ｍｍ以上０．８ｍｍ以下であるようにしてもよい。
また、前記半導体装置において、
前記ショートゲート同士間の距離は、０．１ｍｍ以上０．５ｍｍ以下であるようにしてもよい。
また、前記半導体装置において、
前記複数のショートゲートは、均等に配置されているようにしてもよい。
本発明によれば、オン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させることが可能な半導体装置を提供することができる。
本発明の第１の実施形態に係る半導体装置の平面図である。 図１のＡ−Ａ線に沿う断面図である。 ショートゲートの個数とｄｖ／ｄｔ耐量との関係を示すグラフである。 本発明の第２の実施形態に係る半導体装置の平面図である。 本発明の第３の実施形態に係る半導体装置の平面図である。
以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図１および図２を参照して説明する。本実施形態に係る半導体装置１はサイリスタである。
半導体装置１は、図１および図２に示すように、第１導電型の半導体基板１０と、第２導電型の第１の半導体領域１１と、第１導電型の第２の半導体領域１２と、第２導電型の第３の半導体領域１３と、第２導電型の第４の半導体領域１４と、第１導電型のバルク領域１７と、ゲート電極２１と、第１の主電極２２と、第２の主電極２３と、を備えている。
本実施形態において、第１導電型はＮ型であり、第２導電型はＰ型である。第１の主電極２２がカソード電極であり、第２の主電極２３がアノード電極である。第１の半導体領域１１および第３の半導体領域１３はＰ型ベース領域とも呼ばれ、第２の半導体領域１２はＮ型エミッタ領域とも呼ばれる。なお、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。
半導体装置１では、図２に示すように、第３の半導体領域１３、バルク領域１７、第１の半導体領域１１および第２の半導体領域１２からなるＰ−Ｎ−Ｐ−Ｎ構造を有している。
半導体装置１では、第１の主電極２２と第２の主電極２３間に逆バイアスが印加された状態でゲート電極２１にゲート電流を流すことにより第１の主電極２２と第２の主電極２３間が導通する。図２の境界線Ｄ１，Ｄ２は、半導体装置１に逆バイアスが印加された時に半導体基板１０内に形成される空乏層の境界を示している。
次に、半導体装置１の各構成要素について詳しく説明する。
半導体基板１０は、図２に示すように、主面１０ａ（第１の主面）、および主面１０ａの反対側の主面１０ｂ（第２の主面）を有する。図２では、主面１０ａは半導体基板１０の上面であり、主面１０ｂは半導体基板１０の下面である。半導体基板１０は、例えばシリコン基板であるが、その他の半導体基板（ＳｉＣ基板、ＧａＮ基板等）であってもよい。なお、半導体基板１０は、本実施形態ではＮ型であるが、Ｐ型の半導体基板であってもよい。
図２に示すように、第１の半導体領域１１は、半導体基板１０の主面１０ａに形成されている。第１の半導体領域１１の不純物濃度は、例えば１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３である。第１の半導体領域１１の厚みは、例えば４０μｍである。
第２の半導体領域１２は、第１の半導体領域１１内に形成されている。第２の半導体領域１２の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。第２の半導体領域１２の厚みは、例えば２０μｍである。
第３の半導体領域１３は、半導体基板１０の主面１０ｂに形成されている。第３の半導体領域１３の不純物濃度は、例えば１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３である。第３の半導体領域１３の厚みは、例えば３０μｍ〜４０μｍである。
第４の半導体領域１４は、第１の半導体領域１１内に形成されている。第４の半導体領域１４は、第１の半導体領域１１よりも高濃度の領域（Ｐ＋領域）である。第４の半導体領域１４の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。第４の半導体領域１４の厚みは、例えば１０μｍである。
バルク領域１７は、半導体基板１０内の領域のうち拡散領域（第１〜第４の半導体領域１１〜１４、アイソレーション領域１６等）以外の領域である。バルク領域１７の不純物濃度は、例えば１×１０１３ｃｍ−３〜１×１０１６ｃｍ−３である。バルク領域１７の厚みは、例えば１２０μｍである。
第２の半導体領域１２には、第２の半導体領域１２を貫通する複数のショートゲート（後述の第１のショートゲートＳＧ１および第２のショートゲートＳＧ２）が設けられている。ショートゲートを設けることで、第１の主電極２２と第２の主電極２３間に急峻な電圧が印加される際、半導体基板１０内の接合容量に充電される電流がショートゲートを通って第１の主電極２２に抜けるため、半導体装置１はオフ状態を維持することができる。なお、ショートゲートの直径は、例えば０．１ｍｍ以下である。
ここで、ショートゲートの個数がｄｖ／ｄｔ耐量に与える影響について説明する。図３は、ショートゲートの個数とｄｖ／ｄｔ耐量との関係をシミュレーションした結果を示すグラフである。ここでは、ショートゲートは均等に配置されている。図３から分かるように、半導体装置１のｄｖ／ｄｔ耐量はショートゲートの個数にほぼ比例して向上する。ただし、ショートゲートが過度に不均等に配置される場合、半導体装置１のｄｖ／ｄｔ耐量はショートゲートの個数に比例しないことがある。
ゲート電極２１は、図２に示すように、第１の半導体領域１１に電気的に接続するように主面１０ａ上に形成されている。より詳しくは、ゲート電極２１は、オーミック接触するように第４の半導体領域１４上に形成されている。
第１の主電極２２は、図２に示すように、第２の半導体領域１２に電気的に接続するように主面１０ａ上に形成されている。より詳しくは、第１の主電極２２は、オーミック接触するように第２の半導体領域１２上に形成されている。第１の主電極２２とゲート電極２１は、図１に示すように、平面視してゲート電極２１が一隅を占める、角が丸められた略正方形状に形成されている。なお、略正方形状に限らず、第１の主電極２２とゲート電極２１は略長方形状に形成されてもよい。
第２の主電極２３は、図２に示すように、第３の半導体領域１３に電気的に接続するように主面１０ｂ上に形成されている。より詳しくは、第２の主電極２３は、オーミック接触するように第３の半導体領域１３上に形成されている。
半導体装置１は、第１導電型のチャネルストッパー１５と、半導体装置１の端部に設けられた第２導電型のアイソレーション領域１６と、半導体装置１の上面を保護する保護膜２５とをさらに備えている。
チャネルストッパー１５は、図１に示すように、半導体装置１を平面視してゲート電極２１および主電極２２を囲うように環状に形成されている。このチャネルストッパー１５は、バルク領域１７よりも高濃度の領域（Ｎ＋領域）である。チャネルストッパー１５の不純物濃度は、例えば１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。アイソレーション領域１６は、第３の半導体領域１３よりも高濃度の領域（Ｐ＋領域）である。保護膜２５は、例えばシリコン酸化膜からなる。
次に、第１の実施形態に係る半導体装置１に設けられたショートゲートについて詳しく説明する。
図１に示すように、第１の主電極２２は、主面１０ａに平行な平面において（すなわち、半導体装置１を平面視した際）、ゲート電極２１と隣り合う第１の電極領域Ａ１と、この第１の電極領域Ａ１を挟んでゲート電極２１の反対側に位置する第２の電極領域Ａ２と、を有している。
第１の電極領域Ａ１には、第２導電型の複数の第１のショートゲートＳＧ１が設けられている。第２の電極領域Ａ２には、第２導電型の複数の第２のショートゲートＳＧ２が設けられている。
図２に示すように、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２はいずれも、第２の半導体領域１２を貫通し且つ第１の主電極２２および第１の半導体領域１１に接続するように構成されている。第１のショートゲートＳＧ１および複数の第２のショートゲートＳＧ２は、第１の半導体領域１１と同じ組成を有しており、第１の半導体領域１１の一部が第２の半導体領域を貫通して第１の主電極２２まで到達しているものと捉えることも可能である。
第１の電極領域Ａ１はゲート電極２１に近い領域であるため、第１のショートゲートＳＧ１は半導体装置１のオン特性に比較的大きな影響を与える。一方、第２の電極領域Ａ２はゲート電極２１から遠い領域であるため、第２のショートゲートＳＧ２は半導体装置１のオン特性にほとんど影響を与えない。
第１のショートゲートＳＧ１のなかでも最近傍ショートゲートＳＧ１ａは半導体装置１のオン特性に対して大きな影響を与える。この最近傍ショートゲートＳＧ１ａは、複数の第１のショートゲートＳＧ１のうちゲート電極２１から見て最前列に位置するショートゲートのことである。図１では、３本の最近傍ショートゲートＳＧ１ａが存在する。
最近傍ショートゲートＳＧ１ａとゲート電極２１間の距離が短くなるにつれて潜り抵抗ｒが小さくなるため、ゲートトリガ電流は大きくなる。反対に、最近傍ショートゲートＳＧ１ａとゲート電極２１間の距離が長くなるにつれて潜り抵抗ｒが大きくなるため、ゲートトリガ電流は小さくなる。なお、潜り抵抗ｒは、図２に示すように、第４の半導体領域１４と最近傍ショートゲートＳＧ１ａに挟まれた第２の半導体領域１２下方の第１の半導体領域１１における抵抗成分のことである。
最近傍ショートゲートＳＧ１ａのうちゲート電極２１から最も離れているショートゲートをトリガショートゲートＳＧ１ａｔと呼ぶことにする。トリガショートゲートＳＧ１ａｔとゲート電極２１間の距離は最近傍ショートゲートＳＧ１ａの中で最も長いため、潜り抵抗ｒが最も大きい。このため、ゲート電極２１にゲート電流を流していくと、ゲート電極２１とトリガショートゲートＳＧ１ａｔ間に最初に電流が流れ始める。このことから、トリガショートゲートＳＧ１ａｔは、半導体装置１のオン特性に最も大きな影響を与えるショートゲートであると言える。本実施形態では、図１に示すように、トリガショートゲートＳＧ１ａｔは、第１の主電極２２の対角線上に位置する。
トリガショートゲートＳＧ１ａｔとゲート電極２１との間の距離Ｚは、基準値に基づく距離範囲内に設定されている。ここで、距離Ｚは、図１に示すように、トリガショートゲートＳＧ１ａｔとゲート電極２１との間の最短距離である。上記の基準値は、例えば、半導体装置１の仕様値である。このように距離Ｚが基準値に基づく距離範囲内に設定されていることにより、半導体装置１のオン特性（ゲートトリガ電流）が大きく変化することが防止される。オン特性の観点からは、トリガショートゲートＳＧ１ａｔを従来の半導体装置と同じ位置に配置することが好ましい。
半導体装置１では、図１に示すように、第２のショートゲートＳＧ２の配置密度は、第１のショートゲートＳＧ１の配置密度よりも高い。換言すれば、第２のショートゲートＳＧ２は、第１のショートゲートＳＧ１よりも配置密度が高くなるように第２の電極領域Ａ２に設けられている。これにより、第１の主電極２２に設けられるショートゲートの個数（第１のショートゲートＳＧ１と第２のショートゲートＳＧ２の和）が従来の半導体装置よりも増えるため、ｄｖ／ｄｔ耐量を増加させることができる。
上記のように、第１の実施形態では、トリガショートゲートＳＧ１ａｔとゲート電極２１との間の距離Ｚが基準値に基づく距離範囲内に設定されており、かつ第２のショートゲートＳＧ２の配置密度が第１のショートゲートＳＧ１の配置密度よりも高い。よって、第１の実施形態によれば、オン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させることができる。その結果、急峻な電圧に対応するために従来アノード電極とカソード電極間に設けられていた、抵抗やコンデンサ等のｄｖ／ｄｔ対策部品を削減することができる。また、ｄｖ／ｄｔ耐量が向上することにより半導体装置１の誤動作が防止されるため、半導体装置１の適用製品（レギュレータ、インバータ等）の短絡故障を防止することができる。
なお、最近傍ショートゲートＳＧ１ａとゲート電極２１との間の距離は全て、基準値に基づく距離範囲内にあるようにしてもよい。図１の場合では、トリガショートゲートＳＧ１ａｔ以外の２本の最近傍ショートゲートＳＧ１ａについても、ゲート電極２１との間の距離が基準値に基づく距離範囲内にあるようにしてもよい。これにより、半導体装置１のオン特性（ゲートトリガ電流）が大きく変化することをさらに防止できる。例えば、最近傍ショートゲートＳＧ１ａについては全て、従来の半導体装置と同じ位置に配置する。このように、オン特性の観点からは、トリガショートゲートＳＧ１ａｔを従来の半導体装置と同じ位置に配置することが好ましく、全ての最近傍ショートゲートＳＧ１ａを従来の半導体装置と同じ位置に配置することがより好ましい。
また、第２のショートゲートＳＧ２の配置密度は、ゲート電極２１から遠ざかるほど高くなるようにしてもよい。ゲート電極２１から遠いショートゲートほど半導体装置のオン特性に与える影響が小さくなることから、このようにすることで、オン特性への影響を効果的に抑えつつ、ｄｖ／ｄｔ耐量をより向上させることができる。
また、図１に示すように、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２は、トリガショートゲートＳＧ１ａｔとゲート電極２１とを最短距離で結ぶ対角線、および当該対角線に平行な線に配置されるようにしてもよい。これにより、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２が過度に不均等に配置されることがないため、ｄｖ／ｄｔ耐量の増加が抑制されることを防止できる。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置１Ａについて、図４を参照して説明する。第１の実施形態との相違点は、第２の実施形態では、ショートゲートＳＧ２の大きさがゲート電極２１からの距離に応じて変化する点である。以下、第１の実施形態との相違点を中心に第２の実施形態について説明する。
本実施形態に係る半導体装置１Ａでは、第１の実施形態で説明した半導体装置１と同様に、トリガショートゲートＳＧ１ａｔとゲート電極２１との間の距離Ｚは基準値に基づく距離範囲内に設定されている。したがって、半導体装置１Ａのオン特性（ゲートトリガ電流）が大きく変化することを防止できる。なお、トリガショートゲートＳＧ１ａｔの大きさは、基準値に基づく大きさに設定されている。例えば、潜り抵抗ｒの値が変化しないように、トリガショートゲートＳＧ１ａｔの大きさは従来の半導体装置と同じ大きさとする。
図４に示すように、第２の実施形態では、第２のショートゲートＳＧ２の大きさは、第１のショートゲートＳＧ１よりも大きい。これにより、第１の主電極２２に設けられるショートゲートの総面積（第１のショートゲートＳＧ１と第２のショートゲートＳＧ２の面積の総和）が従来の半導体装置よりも増えるため、ｄｖ／ｄｔ耐量を増加させることができる。
よって、第２の実施形態によれば、オン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させることが可能な半導体装置を提供することができる。
なお、最近傍ショートゲートＳＧ１ａとゲート電極２１との間の距離は全て、基準値に基づく距離範囲内にあるようにしてもよい。図４の場合では、トリガショートゲートＳＧ１ａｔ以外の２本の最近傍ショートゲートＳＧ１ａについても、ゲート電極２１との間の距離が基準値に基づく距離範囲内にあるようにしてもよい。これにより、半導体装置１Ａのオン特性（ゲートトリガ電流）が大きく変化することをさらに防止できる。
また、図４に示すように、第２のショートゲートＳＧ２の大きさは、ゲート電極２１から遠ざかるほど大きくなるようにしてもよい。ゲート電極２１から遠いショートゲートほど半導体装置のオン特性に与える影響が小さくなることから、このようにすることで、オン特性への影響を効果的に抑えつつ、ｄｖ／ｄｔ耐量をより向上させることができる。
また、図４に示すように、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２は、トリガショートゲートＳＧ１ａｔとゲート電極２１とを最短距離で結ぶ対角線、および当該対角線に平行な線に配置されるようにしてもよい。これにより、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２が過度に不均等に配置されることがないため、ｄｖ／ｄｔ耐量の増加が抑制されることを防止できる。
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置１Ｂについて、図５を参照して説明する。第１の実施形態との相違点は、第３の実施形態では、第１の電極領域Ａ１と第２の電極領域Ａ２の区別をせず、全てのショートゲートが均等に配置される点である。以下、第１の実施形態との相違点を中心に第３の実施形態について説明する。
本実施形態に係る半導体装置１Ｂでは、図５に示すように、第２導電型の複数のショートゲートＳＧが均等に配置されている。複数のショートゲートＳＧは、第１のショートゲートＳＧ１および第２のショートゲートＳＧ２と同様に、第２の半導体領域１２を貫通するように設けられ、第１の主電極２２および第１の半導体領域１１に接続するように構成されている。なお、図５では、複数のショートゲートＳＧは、正方格子状に配置されているが矩形格子状、斜方格子状、六角格子状など他の配置態様であってもよい。
図５に示すように、複数のショートゲートＳＧのうちゲート電極２１から見て最前列に、複数の最近傍ショートゲートＳＧａが配置されている。図５の例では、１７本の最近傍ショートゲートＳＧａが配置されている。トリガショートゲートＳＧａｔは、ゲート電極２１から最も離れている最近傍ショートゲートである。
トリガショートゲートＳＧａｔとゲート電極２１との間の距離Ｚは、基準値に基づく距離範囲内にある。上記の基準値は、例えば、半導体装置１の仕様値である。これにより、半導体装置１Ｂのオン特性（ゲートトリガ電流）が大きく変化することを防止できる。
また、図５に示すように、ショートゲートＳＧ同士間の距離Ｘは、最近傍ショートゲートＳＧａとゲート電極２１との間の距離Ｙよりも短い。ここで、距離Ｘは、隣り合うショートゲートＳＧの中心間距離であり、距離Ｙは、最近傍ショートゲートＳＧａとゲート電極２１との間の最短距離である。このように半導体装置１ＢではショートゲートＳＧが高密度に配置され、第１の主電極２２に設けられるショートゲートＳＧの個数が従来の半導体装置よりも増えるため、ｄｖ／ｄｔ耐量を増加させることができる。なお、ショートゲートＳＧ同士間の距離は０．１ｍｍ以上０．８ｍｍ以下であることが好ましく、０．１ｍｍ以上０．５ｍｍ以下であることがさらに好ましい。
よって、第３の実施形態によれば、オン特性に大きな影響を与えることなく、ｄｖ／ｄｔ耐量を増加させることが可能な半導体装置を提供することができる。
なお、最近傍ショートゲートＳＧａとゲート電極２１との間の距離は全て、基準値に基づく距離範囲内にあるようにしてもよい。図５の場合では、トリガショートゲートＳＧａｔ以外の１６本の最近傍ショートゲートＳＧａについても、ゲート電極２１との間の距離が基準値に基づく距離範囲内にあるようにしてもよい。これにより、半導体装置１Ｂのオン特性（ゲートトリガ電流）が大きく変化することをさらに防止できる。
以上、本発明に係る３つの実施形態について説明したが、本発明は、双方向サイリスタ等の他の半導体装置にも適用可能である。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
１，１Ａ，１Ｂ 半導体装置
１０ 半導体基板
１０ａ，１０ｂ 主面
１１ 第１の半導体領域（Ｐ型ベース領域）
１２ 第２の半導体領域（Ｎ型エミッタ領域）
１３ 第３の半導体領域（Ｐ型ベース領域）
１４ 第４の半導体領域
１５ チャネルストッパー
１６ アイソレーション領域
１７ バルク領域
２１ ゲート電極
２２ 第１の主電極（カソード電極）
２３ 第２の主電極（アノード電極）
２５ 保護膜
Ａ１ 第１の電極領域
Ａ２ 第２の電極領域
Ｄ１，Ｄ２ （空乏層の）境界線
ｒ 潜り抵抗
ＳＧ，ＳＧ１，ＳＧ２ ショートゲート
ＳＧ１ａ 最近傍ショートゲート
ＳＧ１ａｔ トリガショートゲート
Ｘ，Ｙ，Ｚ 距離

Claims (13)

  1. 第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
    前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
    前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
    前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
    前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
    前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、を備え、
    前記第１の主面に平行な平面において、前記第１の主電極は、前記ゲート電極と隣り合う第１の電極領域と、前記第１の電極領域を挟んで前記ゲート電極の反対側に位置する第２の電極領域と、を有しており、
    前記第１の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第１のショートゲートが設けられ、
    前記第２の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第２のショートゲートが設けられ、
    前記複数の第１のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、かつ
    前記第２のショートゲートの配置密度は、前記第１のショートゲートの配置密度よりも高いことを特徴とする半導体装置。
  2. 前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のショートゲートの配置密度は、前記ゲート電極から遠ざかるほど高くなることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の主電極と前記ゲート電極は、平面視して前記ゲート電極が一隅を占める略正方形状に形成されており、
    前記第１のショートゲートおよび前記第２のショートゲートは、前記トリガショートゲートと前記ゲート電極とを最短距離で結ぶ対角線、および前記対角線に平行な線に配置されていることを特徴とする請求項１に記載の半導体装置。
  5. 第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
    前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
    前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
    前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
    前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
    前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、を備え、
    前記第１の主面に平行な平面において、前記第１の主電極は、前記ゲート電極と隣り合う第１の電極領域と、前記第１の電極領域を挟んで前記ゲート電極の反対側に位置する第２の電極領域と、を有しており、
    前記第１の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第１のショートゲートが設けられ、
    前記第２の電極領域には、前記第２の半導体領域を貫通し且つ前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数の第２のショートゲートが設けられ、
    前記複数の第１のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、かつ
    前記第２のショートゲートの大きさは、前記第１のショートゲートよりも大きいことを特徴とする半導体装置。
  6. 前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２のショートゲートの大きさは、前記ゲート電極から遠ざかるほど大きくなることを特徴とする請求項５に記載の半導体装置。
  8. 前記第１の主電極と前記ゲート電極は、平面視して前記ゲート電極が一隅を占める略正方形状に形成されており、
    前記第１のショートゲートおよび前記第２のショートゲートは、前記トリガショートゲートと前記ゲート電極とを最短距離で結ぶ対角線、および前記対角線に平行な線に配置されていることを特徴とする請求項５に記載の半導体装置。
  9. 第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１の主面に形成された第２導電型の第１の半導体領域と、
    前記第１半導体領域内に形成された第１導電型の第２の半導体領域と、
    前記半導体基板の前記第２の主面に形成された第２導電型の第３の半導体領域と、
    前記第１の半導体領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
    前記第２の半導体領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
    前記第３の半導体領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、
    前記第２の半導体領域を貫通するように設けられ、前記第１の主電極および前記第１の半導体領域に接続する第２導電型の複数のショートゲートと、を備え、
    前記複数のショートゲートのうち前記ゲート電極から見て最前列に位置する最近傍ショートゲートであって前記ゲート電極から最も離れているトリガショートゲートと、前記ゲート電極との間の距離は、基準値に基づく距離範囲内にあり、
    前記ショートゲート同士間の距離は、前記最近傍ショートゲートと前記ゲート電極との間の最短距離よりも短いことを特徴とする半導体装置。
  10. 前記最近傍ショートゲートと前記ゲート電極との間の距離は全て、前記基準値に基づく距離範囲内にあることを特徴とする請求項９に記載の半導体装置。
  11. 前記ショートゲート同士間の距離は、０．１ｍｍ以上０．８ｍｍ以下であることを特徴とする請求項９に記載の半導体装置。
  12. 前記ショートゲート同士間の距離は、０．１ｍｍ以上０．５ｍｍ以下であることを特徴とする請求項９に記載の半導体装置。
  13. 前記複数のショートゲートは、均等に配置されていることを特徴とする請求項９に記載の半導体装置。
JP2017542492A 2017-03-15 2017-03-15 半導体装置 Active JP6371011B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/010389 WO2018167871A1 (ja) 2017-03-15 2017-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP6371011B1 JP6371011B1 (ja) 2018-08-08
JPWO2018167871A1 true JPWO2018167871A1 (ja) 2019-03-28

Family

ID=63104425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542492A Active JP6371011B1 (ja) 2017-03-15 2017-03-15 半導体装置

Country Status (2)

Country Link
JP (1) JP6371011B1 (ja)
WO (1) WO2018167871A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116195071A (zh) * 2021-09-29 2023-05-30 新电元工业株式会社 双向晶闸管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51112191A (en) * 1975-03-18 1976-10-04 Hitachi Ltd Thyristor
JPS6088469A (ja) * 1983-10-20 1985-05-18 Fuji Electric Co Ltd サイリスタ
JPH07335862A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置及びその製造方法
FR2861229A1 (fr) * 2003-10-17 2005-04-22 St Microelectronics Sa Commutateur scr a commande hf isole
JP5405029B2 (ja) * 2008-02-26 2014-02-05 株式会社三社電機製作所 トライアック

Also Published As

Publication number Publication date
JP6371011B1 (ja) 2018-08-08
WO2018167871A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6022774B2 (ja) 半導体装置
US7772669B2 (en) Semiconductor device having an improved structure for high withstand voltage
JP6392133B2 (ja) 半導体装置
JP5340018B2 (ja) 半導体装置
US20150263144A1 (en) Semiconductor device and insulated gate bipolar transistor
US9455253B2 (en) Bidirectional switch
JP2008227238A (ja) 半導体装置
US10163890B2 (en) Semiconductor device
TWI596737B (zh) 靜電放電保護器件
CN109524452B (zh) 半导体器件
JP6371011B1 (ja) 半導体装置
JP6619522B1 (ja) ワイドギャップ半導体装置
JP6718140B2 (ja) 半導体装置
JP2018006648A (ja) 半導体装置
TW201407913A (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US3268782A (en) High rate of rise of current-fourlayer device
JP2009146977A (ja) 半導体装置
JP2019160877A (ja) 半導体装置
JP2017139291A (ja) 半導体装置
WO2022085151A1 (ja) 半導体装置
US11784220B2 (en) Semiconductor device
US20070103206A1 (en) Constant voltage diode
JP7339908B2 (ja) 半導体装置およびその制御方法
JP2016162898A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180711

R150 Certificate of patent or registration of utility model

Ref document number: 6371011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150