CN116195071A - 双向晶闸管 - Google Patents

双向晶闸管 Download PDF

Info

Publication number
CN116195071A
CN116195071A CN202280005814.7A CN202280005814A CN116195071A CN 116195071 A CN116195071 A CN 116195071A CN 202280005814 A CN202280005814 A CN 202280005814A CN 116195071 A CN116195071 A CN 116195071A
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
type
outer edge
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005814.7A
Other languages
English (en)
Inventor
柴田行裕
井上征
坪井康敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN116195071A publication Critical patent/CN116195071A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors

Landscapes

  • Thyristors (AREA)

Abstract

本发明提供了能够提高(dv/dt)c耐量的双向晶闸管。本发明的双向晶闸管具有：第一导电型第一半导体层及第一导电型第二半导体层(11、21)、第二导电型第一半导体层及第二导电型第二半导体层(13、12)、配置于第二导电型第三半导体层的多个载流子释放部(11a)、第二导电型第四半导体层(15)、第一电极及第二电极(31、32)、栅电极(16)和钝化膜(17)，多个载流子释放部(11a)在第二导电型第三半导体层(14)形成开孔，第一导电型第一半导体层(11)位于该开孔内，多个载流子释放部(11a)配置于在俯视观察时从距栅电极有预定距离的位置到第一电极的外缘之间，多个载流子释放部以与第一电极的外缘相接的方式配置，多个载流子释放部的两个以上的载流子释放部相接的第一电极的外缘与钝化膜接触，在俯视观察时三角形(33)的面积小于四边形(22)的面积。

Description

双向晶闸管
技术领域
本发明涉及双向晶闸管。
背景技术
现有的双向晶闸管从第一电极(T1电极)向第二电极(T2电极)流过电流而进行晶闸管动作，即使在电流刚结束流动之后，载流子也残留而在横向上扩散，因此，如果对第二电极(T2电极)施加偏压，则即使不对栅电极施加偏压，该残留载流子也表现出与栅电极触发电流相同的效果，有时会发生向导通动作转移的误触发的现象。该误触发的难易程度由(dv/dt)c耐量表示，要求在确保晶闸管的特性的状态下提高(dv/dt)c耐量。需要注意的是，现有的双向晶闸管例如记载在专利文献1中。
现有技术文献
专利文献
专利文献1：日本特开第2010-245377号公报
发明内容
发明所要解决的问题
本发明的各种方式的目的在于提供一种能够提高(dv/dt)c耐量的双向晶闸管。
用于解决问题的手段
以下，对本发明的各种方式进行说明。
一种双向晶闸管，其特征在于，所述双向晶闸管具有：
第一导电型第一半导体层；
第二导电型第一半导体层，其配置于所述第一导电型第一半导体层的背面侧；
第一导电型第二半导体层，其配置于所述第二导电型第一半导体层的背面侧；
第二导电型第二半导体层，其配置于所述第一导电型第二半导体层的背面侧；
第二导电型第三半导体层，其配置于所述第一导电型第一半导体层的表面侧；
多个载流子释放部，它们配置于所述第二导电型第三半导体层；
第二导电型第四半导体层，其配置于所述第一导电型第一半导体层的表面侧；
第一电极，其与所述第二导电型第三半导体层、所述多个载流子释放部以及所述第一导电型第一半导体层接触；
第二电极，其与所述第二导电型第二半导体层以及所述第一导电型第二半导体层接触；
栅电极，其与所述第二导电型第四半导体层以及所述第一导电型第一半导体层接触；以及
钝化膜，其配置于所述第一导电型第一半导体层的表面侧的所述第一导电型第一半导体层与所述第二导电型第一半导体层的边界上、以及所述第一导电型第一半导体层的表面侧的所述第二导电型第一半导体层与所述第一导电型第二半导体层的边界上，
所述多个载流子释放部各自构成为在所述第二导电型第三半导体层形成开孔，所述第一导电型第一半导体层位于该开孔内，
所述多个载流子释放部配置于在俯视观察时从距所述栅电极有预定距离的位置到所述第一电极的外缘之间，
所述多个载流子释放部的两个以上的载流子释放部以与所述第一电极的外缘相接的方式配置，
所述多个载流子释放部的两个以上的载流子释放部相接的所述第一电极的外缘与所述钝化膜接触，
在俯视观察时，由位于所述第一电极的外缘的相邻的载流子释放部和位于距连结所述相邻的载流子释放部的直线最短距离的位置的所述载流子释放部形成的三角形的面积，小于由不位于所述第一电极的外缘的所述载流子释放部形成的四边形的面积。
在上述[1]中，
以与所述第一电极的外缘相接的方式配置的两个以上的载流子释放部在俯视观察时具有缺口形状、多边形状或椭圆形状。
在上述[1]或[2]中，
在俯视观察时，所述第一电极的外缘附近的载流子释放部的密度比所述第一电极的外缘附近以外的区域的载流子释放部的密度高。
发明效果
根据本发明的上述[1]的双向晶闸管，多个载流子释放部的两个以上的载流子释放部以与第一电极的外缘相接的方式配置。即使将多个载流子释放部的一部分配置于第一电极的外缘，与第一电极接触的第三第2导电型掺杂扩散层的面积的减少也非常少，因此对VT特性以及栅电极特性也几乎没有影响。
通过在第一电极连接地(GND)，在第二电极施加负电压，在栅电极施加负电压，从而流过栅电极触发电流，通过晶闸管动作，电流按照第一电极、第一导电型第一半导体层、第二导电型第一半导体层、第一导电型第二半导体层、第二导电型第二半导体层、第二电极的顺序流动。此时，载流子23在横向上扩散，在电流通过晶闸管动作而流动结束后，载流子也残留。接下来，在不对栅电极施加偏压而对第二电极施加正电压的情况下，该残留载流子经由多个载流子释放部而不通过第二导电型第三半导体层，从而作为无效电流被处理，能够防止误触发。此时，通过使在俯视观察时由位于第一电极的外缘的相邻的载流子释放部和位于距连结该相邻的载流子释放部的直线最短距离的位置的载流子释放部形成的三角形的面积小于由不位于第一电极的外缘的载流子释放部形成的四边形22的面积，能够更高效地将残留载流子作为无效电流进行处理。因此，能够更有效地防止误触发，能够提高(dv/dt)c耐量。
根据本发明的上述[3]的双向晶闸管，在俯视观察时，第一电极的外缘附近的载流子释放部的密度比第一电极的外缘附近以外的区域的载流子释放部的密度高。其结果是，能够更高效地将残留载流子经由配置于第一电极的外缘附近的载流子释放部而不通过第二导电型第三半导体层，从而作为无效电流进行处理。
附图说明
图1是表示本发明的一个方式所涉及的双向晶闸管的俯视图。
图2是沿着图1所示的A-A’线的剖视图。
图3是与图2对应的附图，是用于对本发明的一个方式所涉及的双向晶闸管的作用效果进行说明的剖视图。
图4是与图2对应的附图，是用于对本发明的一个方式所涉及的双向晶闸管的作用效果进行说明的剖视图。
图5是表示从图2所示的本发明的一个方式所涉及的双向晶闸管去除了载流子释放部11a的比较例的剖视图。
图6是与图2对应的附图，是本发明的比较例。
图7是表示图1所示的双向晶闸管的变形例1的俯视图。
图8是表示图1所示的双向晶闸管的变形例2的俯视图。
图9是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对VT(导通电压)与(dv/dt)c耐量的关系进行测定的结果的图。
图10是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对IGT(栅电极触发电流)与(dv/dt)c耐量的关系进行测定的结果的图。
图11是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对VGT(栅电极触发电压)与(dv/dt)c耐量的关系进行测定的结果的图。
具体实施方式
以下，使用附图对本发明的实施方式进行详细说明。但是，本发明并不限定于以下的说明，只要是本领域技术人员，就能够容易地理解在不脱离本发明的主旨及其范围的情况下能够对其方式以及详细内容进行各种变更。因此，本发明并不被解释为限定于以下所示的实施方式的记载内容。
本发明的一个方式所涉及的上述[1]的双向晶闸管，其特征在于，所述双向晶闸管具有：
第一导电型第一半导体层；
第二导电型第一半导体层，其配置于所述第一导电型第一半导体层的背面侧；
第一导电型第二半导体层，其配置于所述第二导电型第一半导体层的背面侧；
第二导电型第二半导体层，其配置于所述第一导电型第二半导体层的背面侧；
第二导电型第三半导体层，其配置于所述第一导电型第一半导体层的表面侧；
多个载流子释放部，它们配置于所述第二导电型第三半导体层；
第二导电型第四半导体层，其配置于所述第一导电型第一半导体层的表面侧；
第一电极，其与所述第二导电型第三半导体层、所述多个载流子释放部以及所述第一导电型第一半导体层接触；
第二电极，其与所述第二导电型第二半导体层以及所述第一导电型第二半导体层接触；
栅电极，其与所述第二导电型第四半导体层以及所述第一导电型第一半导体层接触；以及
钝化膜，其配置于所述第一导电型第一半导体层的表面侧的所述第一导电型第一半导体层与所述第二导电型第一半导体层的边界上、以及所述第一导电型第一半导体层的表面侧的所述第二导电型第一半导体层与所述第一导电型第二半导体层的边界上，
所述多个载流子释放部各自构成为在所述第二导电型第三半导体层形成开孔，所述第一导电型第一半导体层位于该开孔内，
所述多个载流子释放部配置于在俯视观察时从距所述栅电极有预定距离的位置到所述第一电极的外缘之间，
所述多个载流子释放部的两个以上的载流子释放部以与所述第一电极的外缘相接的方式配置，
所述多个载流子释放部的两个以上的载流子释放部相接的所述第一电极的外缘与所述钝化膜接触，
在俯视观察时，由位于所述第一电极的外缘的相邻的载流子释放部和位于距连结所述相邻的载流子释放部的直线最短距离的位置的所述载流子释放部形成的三角形的面积，小于由不位于所述第一电极的外缘的所述载流子释放部形成的四边形的面积。
以下进行详细说明。
图1是表示本发明的一个方式所涉及的双向晶闸管的俯视图。图2是沿着图1所示的A-A’线的剖视图。但是，图2所示的双向晶闸管的剖视图省略了图1所示的双向晶闸管的一部分而进行图示。
第一导电型第一半导体层(P+)11形成于图2所示的作为P+型半导体衬底的第一导电型第二半导体层(P+)21的表面侧(T1电极31侧)。
在第一导电型第一半导体层(P+)11的背面侧(T2电极32侧)配置有第二导电型第一半导体层(N-)13(参照图2)。
第二导电型第一半导体层(N-)13的外周(图2所示的两端)以延伸至第一导电型第一半导体层(P+)11的表面侧的方式形成(参照图1以及图2)。换言之，如图2所示，第二导电型第一半导体层(N-)13以由底部13a和侧壁部13b包围第一导电型第一半导体层(P+)11的方式形成。
在第二导电型第一半导体层(N-)13的背面侧(T2电极32侧)配置有第一导电型第二半导体层(P+)21。
在第一导电型第二半导体层(P+)21形成有第二导电型第二半导体层(N+)12，该第二导电型第二半导体层(N+)12位于第一导电型第二半导体层(P+)21的背面侧(T2电极32侧)。即，如图2所示，在从第一导电型第一半导体层(P+)11的表面向背面的方向(第一方向)上依次配置第一导电型第一半导体层(P+)11、第二导电型第一半导体层(N-)13、第一导电型第二半导体层(P+)21、第二导电型第二半导体层(N+)12，它们成为通过晶闸管动作而流过电流的第一路径。
在第一导电型第一半导体层(P+)11的表面侧(T1电极31侧)配置有第二导电型第三半导体层(N+)14。即，如图2所示，从第一导电型第二半导体层(P+)21的背面向表面的方向(第二方向)依次配置第一导电型第二半导体层(P+)21、第二导电型第一半导体层(N-)13、第一导电型第一半导体层(P+)11、第二导电型第三半导体层(N+)14，它们成为通过晶闸管动作而流过电流的第二路径。
如图1所示，在第二导电型第三半导体层(N+)14配置有多个载流子释放部11a。
如图2所示，在第一导电型第一半导体层(P+)11的表面侧配置有第二导电型第四半导体层(N+)15。
第一电极(T1电极)31配置为与第二导电型第三半导体层(N+)14、多个载流子释放部11a以及第一导电型第一半导体层(P+)11接触。
第二电极(T2电极)32配置为与第二导电型第二半导体层(N+)12以及第一导电型第二半导体层(P+)21接触。
栅电极16配置为与第二导电型第四半导体层(N+)15以及第一导电型第一半导体层(P+)11接触。
如图2所示，在第一导电型第一半导体层(P+)11的表面侧的第一导电型第一半导体层(P+)11与第二导电型第一半导体层(N-)13的边界上、以及第一导电型第一半导体层(P+)11的表面侧的第二导电型第一半导体层(N-)13与第一导电型第二半导体层(P+)21的边界上配置有钝化膜17。但是，钝化膜17至少配置于所述边界上即可，但也可以在所述边界上以外的部分配置钝化膜(参照图2)。
图1所示的多个载流子释放部11a各自构成为，在第二导电型第三半导体层(N+)14形成开孔，第一导电型第一半导体层(P+)11位于该开孔内。由此，多个载流子释放部11a配置为与图2所示的第一电极(T1电极)接触。
如图1所示，多个载流子释放部11a配置于在俯视观察时从距栅电极16有预定距离的位置16a到第一电极(T1电极)31的外缘16b且钝化膜17的内缘之间。
图3以及图4是与图2对应的附图，是用于对本发明的一个方式所涉及的双向晶闸管的作用效果进行说明的剖视图，对与图2相同的部分标注相同的附图标记。
图5是表示从图2所示的本发明的一个方式所涉及的双向晶闸管去除了载流子释放部11a的比较例的剖视图，是对在没有载流子释放部11a的情况下容易产生误触发42的情况进行说明的剖视图，对与图2相同的部分标注相同的附图标记。
多个载流子释放部11a的两个以上的载流子释放部11a以与第一电极(T1电极)31的外缘16b相接的方式配置。如图1所示，即使将多个载流子释放部11a的一部分配置于第一电极(T1电极)31的外缘16b，与第一电极(T1电极)31接触的第三第2导电型掺杂扩散层(N+)14的面积的减少也非常小，因此几乎不会对VT特性以及栅电极特性造成影响。
如图3所示，通过在第一电极(T1电极)31连接地(GND)，在第二电极(T2电极)32施加负电压，在栅电极16施加负电压，从而流过栅电极触发电流，通过晶闸管动作，电流按照第一电极(T1电极)31、第一导电型第一半导体层(P+)11、第二导电型第一半导体层(N-)13、第一导电型第二半导体层(P+)21、第二导电型第二半导体层(N+)12、第二电极(T2电极)32的顺序、如箭头41那样流动。此时，如图4所示，载流子23在横向上扩散，在电流通过晶闸管动作而流动结束后，载流子23也残留。接下来，如图2所示，在不对栅电极16施加偏压而对第二电极(T2电极)32施加正电压的情况下，该残留载流子23经由图1所示的多个载流子释放部11a而不通过第二导电型第三半导体层(N+)14，从而作为无效电流被处理，能够防止误触发。此时，如图1所示，通过使在俯视观察时由位于第一电极(T1电极)31的外缘16b的相邻的载流子释放部11a和位于距连结该相邻的载流子释放部11a的直线最短距离的位置的载流子释放部11a形成的三角形33的面积小于由不位于第一电极(T1电极)31的外缘16b的载流子释放部11a形成的四边形22的面积，能够更高效地将残留载流子23作为无效电流进行处理。因此，能够更有效地防止误触发，能够提高(dv/dt)c耐量。
详细而言，若没有以与第一电极(T1电极)31的外缘16b相接的方式配置的两个以上的载流子释放部11a，则如图5所示，若对第二电极(T2电极)32施加正偏压，则上述的残留载流子23起到与栅电极触发电流相同的效果，即使不对栅电极16施加偏压，也容易产生向导通动作转移的误触发。与此相对，在具有载流子释放部11a的图1以及图2所示的双向晶闸管中，将残留载流子23作为无效电流进行处理，因此，在不引起误触发的情况下对第二电极(T2电极)32施加正电压，对栅电极16施加偏压时，通过晶闸管动作，电流按照第二电极(T2电极)32、第一导电型第二半导体层(P+)21、第二导电型第一半导体层(N-)13、第一导电型第一半导体层(P+)11、第二导电型第三半导体层(N+)14、第一电极(T1电极)31的顺序流动。
另外，多个载流子释放部11a的两个以上的载流子释放部11a相接的第一电极(T1电极)31的外缘16b与钝化膜17接触(参照图2)。由此，能够将也滞留在钝化膜17之下的残留载流子23更高效地经由配置于第一电极(T1电极)31的外缘16b的载流子释放部11a而不通过第二导电型第三半导体层(N+)14地作为无效电流进行处理。因此，能够更有效地防止误触发。
前述的图5所示的误触发的产生难度成为(dv/dt)c耐量。发生了误触发时的电流i能够用以下的式子表示，正偏压的dv/dt越陡峭，则基于残留载流子23的电流越大，容易发生误触发。
(式)i＝C·dv/dt
作为抑制该误触发的现象的一个对策，为了形成使残留载流子23快速消失的结构，可列举基于寿命抑制因数(Lifetime Killer)的控制。然而，这产生对栅电极特性造成较大影响的新问题。
另外，作为抑制误触发的现象的另一个对策，考虑设为残留载流子23难以在横向上扩散的结构。将表示该结构的双向晶闸管示于图6。图6是与图2对应的附图，是本发明的比较例，对与图2相同的部分标注相同的附图标记。
如图6所示，通过确保上下的N+的距离Δ(即，第二导电型第三半导体层(N+)14与第二导电型第二半导体层(N+)12的平面方向的距离Δ)，能够确保载流子23向横向(平面方向)的移动距离。由此，能够使残留载流子23难以到达相邻的晶闸管。其结果是，能够防止误触发。
然而，在图6所示的比较例的双向晶闸管与图2所示的双向晶闸管为相同芯片尺寸的情况下，图6所示的比较例的双向晶闸管由于上述的距离Δ，第二导电型第三半导体层(N+)14或第二导电型第二半导体层(N+)12的面积与图2所示的双向晶闸管相比减少。因此，会产生VT变大或对栅电极特性造成影响的问题。
与此相对，在图2所示的本发明的一个方式所涉及的双向晶闸管中，不会产生上述那样的问题，能够有效地防止误触发。
图9是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对VT(导通电压)与(dv/dt)c耐量的关系进行测定的结果的图。
图10是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对IGT(栅电极触发电流)与(dv/dt)c耐量的关系进行测定的结果的图。
图11是表示准备图2所示的本发明的双向晶闸管的样品和图5所示的比较例的样品、对VGT(栅电极触发电压)与(dv/dt)c耐量的关系进行测定的结果的图。
在图9～图11中，图2所示的本发明的双向晶闸管的样品的测定结果为“本发明”，图5所示的比较例的样品的测定结果为“现有的对策”。
如图9～图11所示，确认了以下内容：形成有多个载流子释放部11a的图2所示的本发明的双向晶闸管与不具有多个载流子释放部11a的图5所示的比较例的双向晶闸管相比，(dv/dt)c耐量提高。
本发明的一个方式所涉及的上述[2]的双向晶闸管在上述[1]中，以与第一电极(T1电极)31的外缘16b相接的方式配置的两个以上的载流子释放部11a在俯视观察时可以具有缺口形状、多边形状或椭圆形状。
以下进行详细说明。
图7是表示图1所示的双向晶闸管的变形例1的俯视图。图8是表示图1所示的双向晶闸管的变形例2的俯视图。需要说明的是，在图7以及图8中，对与图1相同的部分标注相同的附图标记。
如图1、图7以及图8所示，以与第一电极(T1)的外缘相接的方式配置的两个以上的载流子释放部11a在俯视观察时可以具有缺口形状、多边形状或椭圆形状。
本发明的一个方式所涉及的上述[3]的双向晶闸管优选为，在上述[1]或[2]的基础上，在俯视观察时，第一电极(T1电极)31的外缘16b附近的载流子释放部11a的密度比第一电极(T1电极)31的外缘16b附近以外的区域的载流子释放部11a的密度高。
以下进行详细说明。
如图1所示，在俯视观察时，第一电极(T1)的外缘16b附近的载流子释放部11a的密度比第一电极(T1)的外缘16b附近以外的区域的载流子释放部11a的密度高即可。该密度是将图1所示的第一电极(T1)的外缘16b附近的载流子释放部11a的数量除以第一电极(T1)的外缘16b附近的平面区域的面积而得到的值。其结果是，能够将图2所示的残留载流子11a更高效地经由配置于第一电极(T1)的外缘16b附近的载流子释放部11a而不通过第二导电型第三半导体层(N+)14地作为无效电流进行处理。需要说明的是，第一电极(T1)的外缘16b附近的载流子释放部11a是指形成图1所示的三角形33的载流子释放部11a，该三角形33是指由位于第一电极(T1)的外缘16b的相邻的载流子释放部11a和位于距连结该相邻的载流子释放部11a的直线最短距离的位置的载流子释放部11a形成的三角形33。
附图标记说明
11：第一导电型第一半导体层(P+)；
11a：载流子释放部；
12：第二导电型第二半导体层(N+)；
13：第二导电型第一半导体层(N-)；
14：第二导电型第三半导体层(N+)；
15：第二导电型第四半导体层(N+)；
16：栅电极；
16b：第一电极的外缘；
17：钝化膜；
21：第一导电型第二半导体层(P+型半导体衬底：P+)；
22：由不位于第一电极外缘的所述载流子释放部形成的四边形；
31：第一电极(T1电极)；
32：第二电极(T2电极)；
33：由位于第一电极外缘的相邻载子释放部和位于距连结该相邻载子释放部的直线最短距离的载子释放部形成的三角形。

Claims (3)

1.一种双向晶闸管，其特征在于，所述双向晶闸管具有：
第一导电型第一半导体层；
第二导电型第一半导体层，其配置于所述第一导电型第一半导体层的背面侧；
第一导电型第二半导体层，其配置于所述第二导电型第一半导体层的背面侧；
第二导电型第二半导体层，其配置于所述第一导电型第二半导体层的背面侧；
第二导电型第三半导体层，其配置于所述第一导电型第一半导体层的表面侧；
多个载流子释放部，它们配置于所述第二导电型第三半导体层；
第二导电型第四半导体层，其配置于所述第一导电型第一半导体层的表面侧；
第一电极，其与所述第二导电型第三半导体层、所述多个载流子释放部以及所述第一导电型第一半导体层接触；
第二电极，其与所述第二导电型第二半导体层以及所述第一导电型第二半导体层接触；
栅电极，其与所述第二导电型第四半导体层以及所述第一导电型第一半导体层接触；以及
钝化膜，其配置于所述第一导电型第一半导体层的表面侧的所述第一导电型第一半导体层与所述第二导电型第一半导体层的边界上、以及所述第一导电型第一半导体层的表面侧的所述第二导电型第一半导体层与所述第一导电型第二半导体层的边界上，
所述多个载流子释放部各自构成为在所述第二导电型第三半导体层形成开孔，所述第一导电型第一半导体层位于该开孔内，
所述多个载流子释放部配置于在俯视观察时从距所述栅电极有预定距离的位置到所述第一电极的外缘之间，
所述多个载流子释放部的两个以上的载流子释放部以与所述第一电极的外缘相接的方式配置，
与所述多个载流子释放部的两个以上的载流子释放部相接的所述第一电极的外缘与所述钝化膜接触，
在俯视观察时，由位于所述第一电极的外缘的相邻的载流子释放部和位于距连结所述相邻的载流子释放部的直线最短距离的位置的所述载流子释放部形成的三角形的面积，小于由不位于所述第一电极的外缘的所述载流子释放部形成的四边形的面积。
2.根据权利要求1所述的双向晶闸管，其特征在于，
以与所述第一电极的外缘相接的方式配置的两个以上的载流子释放部在俯视观察时具有缺口形状、多边形状或椭圆形状。
3.根据权利要求1或2所述的双向晶闸管，其特征在于，
在俯视观察时，所述第一电极的外缘附近的载流子释放部的密度比所述第一电极的外缘附近以外的区域的载流子释放部的密度高。
CN202280005814.7A 2021-09-29 2022-09-13 双向晶闸管 Pending CN116195071A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-158660 2021-09-29
JP2021158660 2021-09-29
PCT/JP2022/034223 WO2023053945A1 (ja) 2021-09-29 2022-09-13 双方向サイリスタ

Publications (1)

Publication Number Publication Date
CN116195071A true CN116195071A (zh) 2023-05-30

Family

ID=85782448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005814.7A Pending CN116195071A (zh) 2021-09-29 2022-09-13 双向晶闸管

Country Status (6)

Country Link
US (1) US20240274700A1 (zh)
EP (1) EP4411826A4 (zh)
JP (1) JPWO2023053945A1 (zh)
CN (1) CN116195071A (zh)
TW (1) TWI830403B (zh)
WO (1) WO2023053945A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017584C2 (de) * 1980-05-08 1982-12-23 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Thyristor
JPH06342902A (ja) * 1993-06-01 1994-12-13 Komatsu Ltd 高耐圧半導体装置
JP5405029B2 (ja) * 2008-02-26 2014-02-05 株式会社三社電機製作所 トライアック
JP5453726B2 (ja) * 2008-03-28 2014-03-26 サンケン電気株式会社 サイリスタ
JP2010245377A (ja) 2009-04-08 2010-10-28 Sanken Electric Co Ltd サイリスタ
WO2016194436A1 (ja) * 2015-06-05 2016-12-08 シャープ株式会社 ソリッドステートリレー、電力用トライアックチップ、および、ソリッドステートリレーのテスト方法
US10326010B2 (en) * 2015-09-18 2019-06-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
WO2018167871A1 (ja) * 2017-03-15 2018-09-20 新電元工業株式会社 半導体装置
DE102017130330B3 (de) * 2017-12-18 2019-02-14 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper

Also Published As

Publication number Publication date
TWI830403B (zh) 2024-01-21
EP4411826A4 (en) 2025-01-01
US20240274700A1 (en) 2024-08-15
TW202315126A (zh) 2023-04-01
EP4411826A1 (en) 2024-08-07
WO2023053945A1 (ja) 2023-04-06
JPWO2023053945A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
US10903312B2 (en) Semiconductor device
CN107148675B (zh) 半导体装置
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
CN106688083B (zh) 半导体装置
CN112420818B (zh) 半导体装置
CN104916670B (zh) 半导体装置
US7659575B2 (en) Semiconductor device
JP6107156B2 (ja) 半導体装置
CN106486528B (zh) 半导体装置
CN105900245A (zh) 半导体装置
CN110571282B (zh) 一种肖特基二极管及其制造方法
CN106549035A (zh) 半导体装置
CN102177587B (zh) 半导体装置
CN106489210B (zh) 半导体装置
CN108470732B (zh) 半导体装置
JP5957171B2 (ja) 半導体装置及びその製造方法
CN113661576B (zh) 半导体装置
JP7204544B2 (ja) 半導体装置
CN116195071A (zh) 双向晶闸管
CN114830353A (zh) 肖特基势垒二极管
JP5418067B2 (ja) 絶縁ゲート型半導体装置
KR20130077477A (ko) 파워 반도체 소자 및 그 제조 방법
JP7263978B2 (ja) 半導体装置
CN106684156A (zh) 二极管
CN112447627A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination