JPWO2018150902A1 - 撮像素子および電子機器 - Google Patents

撮像素子および電子機器 Download PDF

Info

Publication number
JPWO2018150902A1
JPWO2018150902A1 JP2018568106A JP2018568106A JPWO2018150902A1 JP WO2018150902 A1 JPWO2018150902 A1 JP WO2018150902A1 JP 2018568106 A JP2018568106 A JP 2018568106A JP 2018568106 A JP2018568106 A JP 2018568106A JP WO2018150902 A1 JPWO2018150902 A1 JP WO2018150902A1
Authority
JP
Japan
Prior art keywords
light
semiconductor substrate
pixel
inter
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018568106A
Other languages
English (en)
Other versions
JP7079739B2 (ja
Inventor
宏利 野村
宏利 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018150902A1 publication Critical patent/JPWO2018150902A1/ja
Priority to JP2022083621A priority Critical patent/JP7395650B2/ja
Application granted granted Critical
Publication of JP7079739B2 publication Critical patent/JP7079739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本開示は、より高画質な画像を撮像することができるようにする撮像素子および電子機器に関する。撮像素子は、画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、半導体基板において、隣接する画素どうしの光電変換部の間を分離する素子分離部と、半導体基板およびフィルタ層の間に設けられる層における画素どうしの間に、半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部とを備える。そして、半導体基板の受光面と画素間遮光部の先端面との間隔が、画素間遮光部の先端面の幅よりも狭く設定される。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。

Description

本開示は、撮像素子および電子機器に関し、特に、より高画質な画像を撮像することができるようにした撮像素子および電子機器に関する。
従来、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子では、入射光を適正量に絞るのと同時に、異色の画素間における混色の発生を抑制することが重要となっている。
例えば、特許文献１には、半導体基板とカラーフィルタ層との間にて、互いに隣接する画素間の境界部分に設けられる画素間遮光部が、異色画素の組み合わせにおける境界部分に偏在する固体撮像装置が開示されている。
特開２０１２−２０４４４９号公報
ところで、上述の特許文献１に開示されている固体撮像装置の構成では、画素間遮光部よりも下側で発生する回折光や反射光などによる混色の発生を抑制することは困難であった。そのため、従来よりも混色の発生を抑制する効果を向上させて、より高画質な画像の撮像を可能とすることが求められている。
本開示は、このような状況に鑑みてなされたものであり、より高画質な画像を撮像することができるようにするものである。
本開示の一側面の撮像素子は、画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部とを備え、前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される。
本開示の一側面の電子機器は、画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部とを有し、前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される撮像素子を備える。
本開示の一側面においては、画素ごとに半導体基板に設けられる光電変換部により、所定の波長域の光を透過するフィルタ層を介して入射する光が光電変換され、半導体基板において、隣接する画素どうしの光電変換部の間が素子分離部により分離される。また、半導体基板およびフィルタ層の間に設けられる層における画素どうしの間に、半導体基板の受光面から所定の間隔を隔てて画素間遮光部が配置される。そして、半導体基板の受光面と画素間遮光部の先端面との間隔が、画素間遮光部の先端面の幅よりも狭く設定されている。
本開示の一側面によれば、より高画質な画像を撮像することができる。
本技術を適用した撮像素子の第１の実施の形態の構成例を示す図である。 半導体基板の受光面と画素間遮光部の先端面との間の構造を説明する図である。 画素間遮光部の先端面の幅が狭く設定された構造を示す図である。 素子分離部に入射した光について説明する図である。 混色想定値について説明する図である。 素子分離部が半導体基板を貫通していない構成を示す図である。 素子分離部による光路長を増した構成における効果を説明する図である。 素子分離部を通過した光による混色について説明する図である。 撮像素子の第２の実施の形態の構成例を示す図である。 図９の撮像素子の変形例を示す図である。 撮像素子の第３の実施の形態の構成例を示す図である。 図１１の撮像素子の変形例を示す図である。 撮像素子の第４の実施の形態の構成例を示す図である。 半導体基板と画素間遮光部との間の構造の変形例を示す図である。 撮像素子の第５の実施の形態の構成例を示す図である。 撮像素子の第６の実施の形態の構成例を示す図である。 撮像装置の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜撮像素子の第１の構成例＞
図１を参照して、本技術を適用した撮像素子の第１の実施の形態について説明する。
図１には、撮像素子１１の受光面にアレイ状に配置される複数の画素１２のうち、２つの画素１２−１および１２−２の断面的な構成の一例が示されている。なお、以下適宜、画素１２−１および１２−２それぞれを区別する必要がない場合には、単に、画素１２と称し、画素１２を構成する各部も同様に称する。
図１に示すように、撮像素子１１は、下側から順に、配線層２１、半導体基板２２、平坦化膜２３、フィルタ層２４、およびオンチップレンズ層２５が積層されて構成される。例えば、撮像素子１１は、半導体基板２２の表面に対して反対側となる裏面に光が照射される裏面照射型のCMOSイメージセンサである。また、撮像素子１１では、画素１２ごとに、光電変換部３１、インナーレンズ３３、カラーフィルタ３４、およびマイクロレンズ３５が設けられている。
配線層２１は、画素１２から電荷を読み出すための配線や、画素１２を駆動するトランジスタに供給される信号を伝送する配線などが、層間絶縁膜中に形成されて構成される。
半導体基板２２は、例えば、単結晶のシリコンを薄くスライスしたウェハにより構成され、フィルタ層２４を介して入射する光を電荷に変換する光電変換部３１が画素１２ごとに設けられる。また、半導体基板２２では、隣接する画素１２どうしの光電変換部３１の間に素子分離部４１が設けられており、それぞれの光電変換部３１は素子分離部４１により電気的に分離されている。なお、光電変換部３１として用いられる材料、即ち、光を電荷に変換する材料には、シリコン（Si）や、ゲルマニウム（Ge）、CIGS（Copper Indium Gallium Selenide）、InGaAs（Indium Gallium Arsenide）などを用いることができる。
平坦化膜２３は、半導体基板２２の光電変換部３１が光を受光する側の表面である受光面を平坦化するための透明な樹脂層３２の内部に、インナーレンズ３３および画素間遮光部４２が形成されて構成される。なお、透明な樹脂層３２に替えて、透明な絶縁膜を使用したり、透明な絶縁膜および樹脂層の組み合わせを使用したりすることができる。インナーレンズ３３は、画素１２ごとに設けられており、フィルタ層２４を透過した光を、光電変換部３１の中央に集光する。画素間遮光部４２は、素子分離部４１と同様に、隣接する画素１２どうしの間に設けられており、フィルタ層２４を透過した斜め方向の光を遮光し、その光が隣接する他の画素１２へ混入することを防止する。例えば、素子分離部４１には、20〜30deg以上の入射光をカットすることが可能な遮光性を備えた金属膜を使用することができる。
フィルタ層２４は、それぞれの画素１２が受光する色に対応する波長域の光を透過するカラーフィルタ３４が、画素１２ごとに平面的に配置されて構成される。
オンチップレンズ層２５は、撮像素子１１に照射される光を画素１２ごとに集光するマイクロレンズ３５が、画素１２ごとに平面的に配置されて構成される。
このように構成される撮像素子１１では、半導体基板２２およびフィルタ層２４の間に設けられる平坦化膜２３において、画素間遮光部４２が、半導体基板２２の受光面から所定の間隔を隔てて配置される構造となっている。そして、撮像素子１１は、後述するように、この間隔などを適切に設定することにより、画素間遮光部４２よりも下側における回折光や反射光などに起因する混色の発生を抑制する効果を向上させることができる。これにより、撮像素子１１は、混色の発生していない高画質な画像を撮像することができる。
図２には、図１の破線の丸で囲われている箇所、即ち、半導体基板２２の受光面と画素間遮光部４２の先端面との間の構造が拡大して示されている。
図２に示すように、素子分離部４１は、半導体基板２２において、光電変換部３１−１および３１−２の間を分離するように設けられており、低屈折率絶縁膜５１−１および５１−２により高屈折率光吸収部５２が挟み込まれた構造となっている。
例えば、撮像素子１１の製造工程において、半導体基板２２の表面（図１の下側を向く面）側から、画素１２ごとに半導体基板２２を分割するようにトレンチを掘り込み、低屈折率絶縁膜５１となる絶縁性を備えた材料（例えば、SiO2：二酸化ケイ素）を成膜する。これにより、光電変換部３１−１側の側面に低屈折率絶縁膜５１−１が形成され、光電変換部３１−２側の側面に低屈折率絶縁膜５１−２が形成される。そして、そのトレンチに高屈折率光吸収部５２となる光吸収性を備えた材料（例えば、Poly-Si：ポリシリコン）を埋め込むことによって、素子分離部４１が形成される。
なお、高屈折率光吸収部５２として用いられる材料、即ち、光を吸収する材料には、ポリシリコンの他、例えば、シリコンや、ゲルマニウム、CIGS、InGaAsの他、顔料（色素）を用いることができる。また、低屈折率絶縁膜５１−１および５１−２には、光電変換部３１および高屈折率光吸収部５２のどちらに対しても屈折率が大きく異なる材料を用いることが好ましく、二酸化ケイ素の他、例えば、窒化ケイ素（SiN）や、酸化ハフニウム（HfO）、酸化アルミニウム（AlO）などを用いることができる。
また、半導体基板２２の受光面（図２において上側を向く面）対し、低屈折率絶縁膜５１と同様に絶縁性を備えた絶縁膜５３が成膜されており、絶縁膜５３に対してハフニウムなどの高誘電率絶縁膜（High-K膜）５４が成膜されている。さらに、画素間遮光部４２の先端面（図２において下側を向く面）に対し、画素間遮光部４２を構成する金属が拡散すること防止するためのバリアメタル５５が成膜されている。
図２に示すように、撮像素子１１では、半導体基板２２の受光面と画素間遮光部４２の先端面との間が間隔Ａとなるように設定されており、それらの間には透明な樹脂層３２が配されている。そして、半導体基板２２の受光面と画素間遮光部４２の先端面との間隔Ａは、画素間遮光部４２の先端面における幅Ｂよりも十分に狭くなるように設定されている。ここで、画素間遮光部４２の先端部分は、画素１２どうしの間の方向（図２の左右方向）に亘って間隔Ａよりも十分に広い幅Ｂとなるように、図示するような断面視においてＴ字型を逆さにしたような形状に形成される。
このように、半導体基板２２の受光面と画素間遮光部４２の先端面との間隔Ａ、および、画素間遮光部４２の先端面の幅Ｂを設定することで、撮像素子１１は、画素間遮光部４２よりも下側における回折光や反射光などに起因する混色の発生を抑制する効果を向上させることができる。
例えば、白抜きの矢印で図示するように、画素１２に対して斜めに入射した光は、画素間遮光部４２の先端部分の端部において回折し、半導体基板２２の受光面と画素間遮光部４２の先端面との隙間に入り込むことがある。そして、その光は、半導体基板２２の受光面と画素間遮光部４２の先端面との間で反射を繰り返し、隣接する他の画素１２まで到達することが想定される。
そこで、撮像素子１１では、間隔Ａが幅Ｂよりも十分に狭くなるように設定することで、半導体基板２２の受光面と画素間遮光部４２の先端面との間における光の反射回数を増加させることができ、これにより光を十分に減衰させることができる。従って、撮像素子１１では、半導体基板２２の受光面と画素間遮光部４２の先端面との間を通って隣接する他の画素１２に光が漏れ出すことが抑制される結果、回折光や反射光などに起因する混色の発生を抑制することができる。
また、撮像素子１１では、半導体基板２２の受光面と画素間遮光部４２の先端面との隙間に入り込んだ光の一部は、光電変換部３１−１に入射して低屈折率絶縁膜５１−１によって内側に向かって反射されて光電変換される。
さらに、半導体基板２２の受光面と画素間遮光部４２の先端面との隙間に入り込んだ光の一部は、素子分離部４１に入射し、低屈折率絶縁膜５１−１および５１−２によって反射を繰り返して、高屈折率光吸収部５２に吸収されることになる。即ち、画素１２−１および１２−２を分離するように素子分離部４１を設けることによって、半導体基板２２の受光面と画素間遮光部４２の先端面との隙間に入り込んだ光が、画素１２−２に漏れ出ることが抑制される。これにより、撮像素子１１は、混色の発生を抑制することができる。
ここで、図２に示すように、撮像素子１１では、素子分離部４１の幅Ｃが、画素間遮光部４２の先端面の幅Ｂよりも狭くなるように設定されている。このように、素子分離部４１の幅Ｃおよび画素間遮光部４２の先端面の幅Ｂを設定することにより、素子分離部４１に対して直接的に光が入り込むことが回避され、素子分離部４１を通り抜けて隣接する他の画素１２に混入することを防止することができる。
即ち、逆に、素子分離部４１の幅Ｃが、画素間遮光部４２の先端面の幅Ｂよりも広い構造では、直接的に入り込む光が素子分離部４１を通り抜けて隣接する他の画素１２に混入する恐れがあり、混色の発生を抑制する効果が低下することが想定される。
例えば、図３に示すように、素子分離部４１の幅Ｃよりも画素間遮光部４２’の先端部分の幅Ｂ’が狭い構造では、白抜きの矢印で図示するように、素子分離部４１に直接的に入り込む光が生じてしまう。この場合、素子分離部４１に入り込む光の絶対量が増加することになり、その入射光に対する界面は２つしかないため、素子分離部４１を通り抜けた光が光電変換部３１−２に混入する可能性が高くなる。また、素子分離部４１の幅Ｃを広く設定した構成では、光電変換部３１の有効面積が削減されてしまうため、素子分離部４１の幅Ｃは、より狭く設定することが好ましい。
従って、素子分離部４１に直接的に入射する光が生じることを回避するために、撮像素子１１は、図２に示したように、素子分離部４１の幅Ｃが、画素間遮光部４２の先端面の幅Ｂよりも狭く構成される。これにより、図３を参照して説明したように素子分離部４１を通り抜けて光電変換部３１−２に光が混入することを回避することができる結果、撮像素子１１は、混色の発生を効果的に抑制することができ、より高画質な画像を撮像することが可能となる。
また、上述したように、撮像素子１１は、半導体基板２２の受光面と画素間遮光部４２の先端面との隙間に入り込んだ光が素子分離部４１に入射するように構成されている。そして、素子分離部４１に入射した光は、図４に示すように、素子分離部４１の内部で反射を繰り返すことによって減衰して、隣接する他の画素１２に漏れ出ることが抑制される。
ここで、図５を参照して、隣接する画素１２に光が漏れ出て、混色が発生することが想定される確率を示す混色想定値について説明する。
図５において、縦軸は、素子分離部４１に入射した光を１としたときに、その光が、隣接する他の画素１２の光電変換部３１に到達する到達光の割合を示しており、この到達光の割合が混色想定値となる。また、横軸は、素子分離部４１の内部で光が反射する回数である反射回数を示している。
例えば、図５に示す混色想定値は、入射光の波長を650ｎｍとし、素子分離部４１における光電変換は行われないものとして、シミュレーションを行った結果を示している。図示するように、反射回数が増加するのに伴って到達光の割合が減少しており、素子分離部４１に入射した光が、隣接する他の画素１２の光電変換部３１に到達することにより混色が発生する確率が低減すると認められる。
このように、撮像素子１１は、混色想定値がほぼ０となるような反射回数となるように、素子分離部４１に入射した光の光路長を確保することが好ましい。具体的には、撮像素子１１は、素子分離部４１が半導体基板２２を貫通する長さとなるように構成することで、素子分離部４１に入射した光を十分に減衰させ、その光により混色が発生する確率を低減することができる。
一方、例えば、図６に示すように、素子分離部４１が半導体基板２２を貫通していない構造の場合には、素子分離部４１に入射した光が十分に減衰しない状態で他の光電変換部３１に入り込んでしまい、混色が発生することが想定される。
また、素子分離部４１が半導体基板２２を貫通するような構成とした場合、半導体基板２２の膜厚を、より厚くする方が、混色の発生を抑制する効果を向上させることができる。即ち、図７に示すように、膜厚を厚くした半導体基板２２を貫通するように素子分離部４１を形成することで、素子分離部４１に入射した光の光路長をより長く確保することができ、より光を減衰させることができる。例えば、半導体基板２２の膜厚を2.55μｍ以上に設定することで、素子分離部４１に入射した光を減衰させるのに十分な光路長を確保することができる。
これにより、素子分離部４１に入射した光が再度、他の光電変換部３１に入り込むことにより混色が発生する確率を、さらに低減させることができる。
このように、撮像素子１１は、素子分離部４１が半導体基板２２を貫通するような構成とし、半導体基板２２の膜厚をより厚くすることによって、混色が発生する確率を低減させることができる結果、より高画質な画像を撮像することができる。
ところで、図８に示すように、半導体基板２２を貫通するように素子分離部４１が形成されていても、一点鎖線の矢印で図示するように、素子分離部４１を通過した光が、配線で反射して、隣接する他の画素１２に入り込んで混色が発生することも想定される。
例えば、素子分離部４１に入射する光の光量に対して、その光が素子分離部４１を貫通する光路長が短い場合、素子分離部４１の内部で吸収することができなかった光は、素子分離部４１を伝わって配線層２１側の端面まで到達する可能性がある。この場合、素子分離部４１から配線層２１に漏れ出た光は、配線層２１に設けられている配線で反射し、隣接する他の画素１２に入り込み、混色が発生してしまう。
このように発生する混色に対して、図９乃至図１３を参照して後述するような対策を施すことができる。なお、以下の図９乃至図１３において、上述した図１に示す撮像素子１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
＜撮像素子の第２の構成例＞
図９は、撮像素子の第２の実施の形態の構成例を示す図である。
図９に示す撮像素子１１Ａは、素子分離部４１の先端側となる配線層２１中であって、他の配線よりも素子分離部４１に対して近傍となる箇所に反射部材６１が配置されて構成される。例えば、反射部材６１は、半導体基板２２を貫通する素子分離部４１の先端面に接するように配置することができる。
従って、撮像素子１１Ａでは、素子分離部４１において吸収されなかった光は、図９において一点鎖線の矢印で示すように、反射部材６１により反射されて素子分離部４１に戻されることになる。これにより、撮像素子１１Ａは、図８を参照して上述したような混色の発生を回避することができる。
さらに、反射部材６１は、図９において二点鎖線の矢印で示すように、光電変換部３１−１を貫通して配線層２１まで到達した光を、光電変換部３１−１側に反射することができる。これにより、そのような光が光電変換部３１−２に混入することを防止することができる結果、撮像素子１１Ａは、混色の発生を抑制する効果を向上させることができる。
なお、図１０に示す撮像素子１１Ａ’のように、反射部材６１’は、少なくとも素子分離部４１と略同一の幅で形成されていればよく、半導体基板２２を貫通する素子分離部４１の先端面に接するように配置される。例えば、反射部材６１’は、半導体基板２２の表面（図１０の下側を向く面）側からトレンチを掘り込み、そのトレンチの内部に設けられる素子分離部４１の真上に、反射部材６１’の少なくとも一部が素子分離部４１と接するように形成することができる。また、図示するように、反射部材６１’は、配線層２１に形成される１層目の配線に接続するように形成してもよく、例えば、その１層目の配線および反射部材６１’が、Ｔ字型を逆さにしたような形状に形成される。なお、この１層目の配線は、配線として用いられるのではなく、遮光膜として遮光に用いられる専用のものであってもよい。
このような形状の反射部材６１’が設けられる撮像素子１１Ａ’は、図８を参照して上述したような混色の発生を回避することができるとともに、素子分離部４１と１層目の配線との間を通って隣接する他の画素１２に光が漏れ出すことを防止することができる。
＜撮像素子の第３の構成例＞
図１１は、撮像素子の第３の実施の形態の構成例を示す図である。
図１１に示す撮像素子１１Ｂは、素子分離部４１の先端側となる配線層２１中であって、他の配線よりも素子分離部４１に対して近傍となる箇所に凸形状の反射部材６２が配置されて構成される。そして、反射部材６２は、半導体基板２２側の中央の一部分が、光電変換部３１−１および３１−２の間に形成されるトレンチ内部に埋め込まれるように、Ｔ字型を逆さにしたような形状に形成される。
従って、撮像素子１１Ｂは、図９の撮像素子１１Ａと同様に、素子分離部４１において吸収されなかった光を素子分離部４１に反射することができるとともに、光電変換部３１−１を貫通した光を光電変換部３１−１側に反射することができる。
さらに、撮像素子１１Ｂは、反射部材６２の一部分がトレンチ内部に埋め込まれる構造となっており、その一部分は、画素１２−１が備えるトランジスタのＳＴＩ（Shallow Trench Isolation）よりも深く、図１１では上側に突出するように形成される。従って、撮像素子１１Ｂでは、図１１において破線の矢印で示すように、画素１２−１が備えるトランジスタのＳＴＩにおいて反射して光電変換部３１−２に向かうような光を、反射部材６２によって反射することができる。これにより、そのような光が光電変換部３１−２に混入することを防止することができる結果、撮像素子１１Ｂは、混色の発生を抑制する効果を向上させることができる。
なお、図１２に示す撮像素子１１Ｂ’のように、素子分離部４１を形成するために半導体基板２２に形成されたトレンチ内部に埋め込まれる反射部材６２’の一部分を、図１１の反射部材６２の一部分よりも短くなるように形成してもよい。即ち、上述したように図１１の反射部材６２では、トレンチ内部に埋め込まれる凸部分が、ＳＴＩよりも深くなるように上側に突出するように形成されていたのに対し、反射部材６２’では、トレンチ内部に埋め込まれる凸部分が、ＳＴＩよりも浅く形成されている。
このよう形状の反射部材６２’が設けられる撮像素子１１Ｂ’は、素子分離部４１において吸収されなかった光を素子分離部４１に反射して、配線層２１側へ漏れ出ることを防止することができ、混色の発生を抑制することができる。
＜撮像素子の第４の構成例＞
図１３は、撮像素子の第４の実施の形態の構成例を示す図である。
図１３に示す撮像素子１１Ｃは、素子分離部４１の先端側であって、その側方となる配線層２１中であって、他の配線よりも素子分離部４１に対して近傍となる箇所に反射部材６３が配置されて構成される。例えば、反射部材６３は、半導体基板２２を貫通する素子分離部４１の先端面の側方において、１層目の配線と半導体基板２２との間を覆うように配置することができる。
従って、撮像素子１１Ｃでは、図１３において二点鎖線の矢印で示すように、光電変換部３１−１を貫通して配線層２１まで到達した光は、反射部材６３によって反射されて、１層目の配線と半導体基板２２との間から光電変換部３１−２に混入することが防止される。もちろん、素子分離部４１において吸収されなかった光も、反射部材６３により光電変換部３１−２に混入することが防止される。そして、反射部材６３によって反射された光は、例えば、素子分離部４１に入射することで吸収される。これにより、撮像素子１１Ｃは、混色の発生を抑制する効果を向上させることができる。
なお、画素１２−１が受光する光の波長域が、画素１２−２が受光する光の波長域よりも長波長である場合、画素１２−１が受光する光は、光電変換部３１−１を貫通しやすくなると想定される。従って、この場合、撮像素子１１Ｃは、図示するように、素子分離部４１の画素１２−２側の側方に反射部材６３を配置することが好ましい。
＜撮像素子の変形例＞
図１４は、半導体基板２２と画素間遮光部４２との間の構造の変形例を示す図である。
上述したように、撮像素子１１は、混色の発生を十分に抑制することができる構造となっているが、このような構造であっても抑制することができない程の強い光が入射する場合には、やはり混色が発生することが懸念される。例えば、白色（透明）やシアンなどのカラーフィルタ３４が配置された画素１２では、カラーフィルタ３４における光の吸収が少なく、より強い光が画素１２内に入射することが想定される。
そこで、撮像素子１１では、混色の発生を抑制する効果を向上させることを目的として、素子分離部４１の受光面側に埋め込み遮光膜７１を形成することができる。
即ち、図１４に示すように、素子分離部４１の幅Ｃよりも広く、かつ、画素間遮光部４２の先端部分の幅Ｂよりも狭い幅となる埋め込み遮光膜７１が、素子分離部４１の受光面側に埋め込まれた構造とする。例えば、半導体基板２２の裏面側を埋め込み遮光膜７１の形状に応じて掘り込み、絶縁膜５３および高誘電率絶縁膜５４を成膜した後に、その掘り込んだ箇所に遮光性を備える材料を埋め込むことによって埋め込み遮光膜７１が形成される。
一般的に、暗時特性の視点から、素子分離部４１を設けるために半導体基板２２に形成されたトレンチ中のみに遮光膜を形成することが望ましい。しかしながら、撮像素子１１を製造する製造工程においてシリコンウェハに反りが発生する結果、半導体基板２２が歪んでしまい、シリコンウェハの全域で均一に加工を行うことは困難である。特に、素子分離部４１を設けるために半導体基板２２に形成するトレンチは、幅細に形成することが好ましく、そのトレンチに対して埋め込み遮光膜７１を形成するための掘り込みを行うことは、加工難易度が高くなることが想定される。
そこで、撮像素子１１では、図１４に示すように、素子分離部４１を設けるために半導体基板２２に形成されるトレンチの幅よりも、少し大きな幅で埋め込み遮光膜７１を形成することが好ましい。これにより、撮像素子１１の製造上のマージンを拡大できた状態で、混色の発生を抑制する効果の向上を図ることができる。
＜撮像素子の第５および第６の構成例＞
図１５および図１６は、撮像素子の第５および第６の実施の形態の構成例を示す図である。
例えば、画素１２−１が、撮像素子１１の撮像面における位相差を検出するための像面位相差画素などのように特殊な画素である場合、局所的に、混色が悪化することが懸念される。
即ち、図１５および図１６に示すように、画素１２−１が像面位相差画素である場合、画素１２−１の平坦化膜２３には、光電変換部３１−１の略半分を遮光して位相差を検出するための位相差遮光膜８１が形成されている。ここで、図１５および図１６における説明では、位相差遮光膜８１が形成されている画素１２−１を、像面位相差画素１２−１とも称し、位相差遮光膜８１が形成されていない画素１２−２を、通常画素１２−２とも称する。
そして、像面位相差画素１２−１に入射した光が位相差遮光膜８１の側面で反射すると、その反射光が、白抜きの矢印で図示するように、通常画素１２−２に向かことがある。このような反射光は、像面位相差画素１２−１および通常画素１２−２の間に設けられた素子分離部４１だけで確実に遮光することは困難であり、通常画素１２−２の光電変換部３１−２に入り込んだ反射光によって混色が悪化することになる。
そこで、図１５に示す撮像素子１１Ｄは、像面位相差画素１２−１の光電変換部３１−１の外周を囲うように、例えば、半導体基板２２の受光面を掘り込んで、遮光性を備えた金属材料を埋め込むことにより形成された埋め込み遮光膜８２を備えて構成される。
ここで、半導体基板２２の受光面を掘り込んで遮光金属を埋め込む構成では、ダメージ発生や、金属のコンタミネーションなどにより、暗電子の湧き出し源となってしまい、通常画素１２−２の暗時特性を悪化させる要因となる恐れがある。
これに対し、撮像素子１１Ｄは、素子分離部４１よりも像面位相差画素１２−１側にのみ埋め込み遮光膜８２を設ける構造となっている。これにより、埋め込み遮光膜８２を設けるために受光面を掘り込んでも、その掘り込んだ箇所で発生した暗電子が通常画素１２−２に漏れることが防止される。従って、撮像素子１１Ｄは、暗電子によって暗時特性が悪化することを回避しつつ、位相差遮光膜８１の側面における光の反射による混色の発生を抑制することができる。
なお、例えば、撮像素子１１Ｄにおいて、位相差遮光膜８１および埋め込み遮光膜８２が一体となって形成される構造を採用してもよい。
また、図１６に示す撮像素子１１Ｅは、素子分離部４１を設けるために半導体基板２２に形成されるトレンチの所定の深さまで、半導体基板２２の受光面側から、遮光性を備えた金属材料を埋め込むことにより形成された埋め込み遮光膜８３を備えて構成される。
このように構成される撮像素子１１Ｅは、図１５の撮像素子１１Ｄと同様に、埋め込み遮光膜８３によって、位相差遮光膜８１の側面における光の反射による混色の発生を抑制することができる。さらに、撮像素子１１Ｅは、図１５の撮像素子１１Ｄとは異なり、半導体基板２２の受光面を掘り込む必要がないため、暗時特性の悪化させるリスクを回避することができる。
＜撮像装置の構成例＞
なお、上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図１７は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図１７に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
撮像素子１０３としては、上述した撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
このように構成されている撮像装置１０１では、上述した撮像素子１１を適用することで、例えば、より高画質な画像を撮像することができる。
＜イメージセンサの使用例＞
図１８は、上述のイメージセンサを使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２０は、撮像部１２０３１の設置位置の例を示す図である。
図２０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１などに適用され得る。具体的には、例えば、図１の撮像素子１１を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、車外の情報を、より高画質に取得することができ、自動運転の安全性の向上等を実現することができる。
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、
前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、
前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部と
を備え、
前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される
撮像素子。
（２）
前記素子分離部の幅が、前記画素間遮光部の先端面の幅よりも狭く設定される
上記（１）に記載の撮像素子。
（３）
前記素子分離部は、前記半導体基板を貫通して設けられる
上記（１）または（２）に記載の撮像素子。
（４）
前記半導体基板の受光面に対して反対側の面に積層される配線層における前記素子分離部の先端側となる箇所であって、前記配線層に形成される配線よりも前記素子分離部に対して近傍となる箇所に、光を反射する反射部材が配置される
上記（１）から（３）までのいずれかに記載の撮像素子。
（５）
前記反射部材は、前記半導体基板に形成されるトレンチ内に設けられる前記素子分離部と接するように配置される
上記（４）に記載の撮像素子。
（６）
前記反射部材は、その一部分が、前記素子分離部を形成するために前記半導体基板に形成されたトレンチの内部に埋め込まれた形状とされる
上記（４）に記載の撮像素子。
（７）
前記反射部材の前記トレンチの内部に埋め込まれた一部分は、前記画素が備えるトランジスタのＳＴＩ（Shallow Trench Isolation）よりも深く形成される
上記（６）に記載の撮像素子。
（８）
前記半導体基板の受光面に対して反対側の面に積層される配線層における前記素子分離部の先端に対して側方となる箇所であって、前記配線層に形成される配線よりも前記素子分離部に対して近傍となる箇所に、光を反射する反射部材が配置される
上記（１）から（３）までのいずれかに記載の撮像素子。
（９）
前記画素は、前記撮像素子の像面における位相差を検出するための位相差遮光膜を有した像面位相差画素であり、その像面位相差画素の前記光電変換部を囲うように受光面側から埋め込まれた埋め込み遮光膜が設けられる
上記（１）から（８）までのいずれかに記載の撮像素子。
（１０）
画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、
前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、
前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部と
を有し、
前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される
撮像素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ 撮像素子， １２ 画素， ２１ 配線層， ２２ 半導体基板， ２３ 平坦化膜， ２４ フィルタ層， ２５ オンチップレンズ層， ３１ 光電変換部， ３２ 樹脂層， ３３ インナーレンズ， ３４ カラーフィルタ， ３５ マイクロレンズ， ４１ 素子分離部， ４２ 画素間遮光部， ５１ 低屈折率絶縁膜， ５２ 高屈折率光吸収部， ５３ 絶縁膜， ５４ 高誘電率絶縁膜， ５５ バリアメタル， ６１乃至６３ 反射部材， ７１ 埋め込み遮光膜， ８１ 位相差遮光膜， ８２および８３ 埋め込み遮光膜

Claims (10)

  1. 画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、
    前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、
    前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部と
    を備え、
    前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される
    撮像素子。
  2. 前記素子分離部の幅が、前記画素間遮光部の先端面の幅よりも狭く設定される
    請求項１に記載の撮像素子。
  3. 前記素子分離部は、前記半導体基板を貫通して設けられる
    請求項１に記載の撮像素子。
  4. 前記半導体基板の受光面に対して反対側の面に積層される配線層における前記素子分離部の先端側となる箇所であって、前記配線層に形成される配線よりも前記素子分離部に対して近傍となる箇所に、光を反射する反射部材が配置される
    請求項３に記載の撮像素子。
  5. 前記反射部材は、前記半導体基板に形成されるトレンチ内に設けられる前記素子分離部と接するように配置される
    請求項４に記載の撮像素子。
  6. 前記反射部材は、その一部分が、前記素子分離部を形成するために前記半導体基板に形成されたトレンチの内部に埋め込まれた形状とされる
    請求項４に記載の撮像素子。
  7. 前記反射部材の前記トレンチの内部に埋め込まれた一部分は、前記画素が備えるトランジスタのＳＴＩ（Shallow Trench Isolation）よりも深く形成される
    請求項６に記載の撮像素子。
  8. 前記半導体基板の受光面に対して反対側の面に積層される配線層における前記素子分離部の先端に対して側方となる箇所であって、前記配線層に形成される配線よりも前記素子分離部に対して近傍となる箇所に、光を反射する反射部材が配置される
    請求項３に記載の撮像素子。
  9. 前記画素は、前記撮像素子の像面における位相差を検出するための位相差遮光膜を有した像面位相差画素であり、その像面位相差画素の前記光電変換部を囲うように受光面側から埋め込まれた埋め込み遮光膜が設けられる
    請求項１に記載の撮像素子。
  10. 画素ごとに半導体基板に設けられ、所定の波長域の光を透過するフィルタ層を介して入射する光を光電変換する光電変換部と、
    前記半導体基板において、隣接する前記画素どうしの前記光電変換部の間を分離する素子分離部と、
    前記半導体基板および前記フィルタ層の間に設けられる層における前記画素どうしの間に、前記半導体基板の受光面から所定の間隔を隔てて配置される画素間遮光部と
    を有し、
    前記半導体基板の受光面と前記画素間遮光部の先端面との間隔が、前記画素間遮光部の先端面の幅よりも狭く設定される
    撮像素子を備える電子機器。
JP2018568106A 2017-02-17 2018-02-02 撮像素子および電子機器 Active JP7079739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022083621A JP7395650B2 (ja) 2017-02-17 2022-05-23 撮像素子および電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017027533 2017-02-17
JP2017027533 2017-02-17
PCT/JP2018/003505 WO2018150902A1 (ja) 2017-02-17 2018-02-02 撮像素子および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022083621A Division JP7395650B2 (ja) 2017-02-17 2022-05-23 撮像素子および電子機器

Publications (2)

Publication Number Publication Date
JPWO2018150902A1 true JPWO2018150902A1 (ja) 2020-01-16
JP7079739B2 JP7079739B2 (ja) 2022-06-02

Family

ID=63170654

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018568106A Active JP7079739B2 (ja) 2017-02-17 2018-02-02 撮像素子および電子機器
JP2022083621A Active JP7395650B2 (ja) 2017-02-17 2022-05-23 撮像素子および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022083621A Active JP7395650B2 (ja) 2017-02-17 2022-05-23 撮像素子および電子機器

Country Status (3)

Country Link
US (3) US11411030B2 (ja)
JP (2) JP7079739B2 (ja)
WO (1) WO2018150902A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7079739B2 (ja) 2017-02-17 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
JP6779929B2 (ja) * 2018-02-09 2020-11-04 キヤノン株式会社 光電変換装置および機器
JP7376057B2 (ja) * 2018-10-02 2023-11-08 ｉ－ＰＲＯ株式会社 内視鏡
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
JPWO2020137285A1 (ja) * 2018-12-27 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
TW202044566A (zh) 2019-05-10 2020-12-01 日商索尼半導體解決方案公司 攝像元件及電子機器
JP7465120B2 (ja) * 2020-03-10 2024-04-10 キヤノン株式会社 半導体装置、その製造方法及び機器
TW202207484A (zh) * 2020-03-27 2022-02-16 日商索尼半導體解決方案公司 攝像裝置及電子機器
US20230178576A1 (en) * 2020-03-31 2023-06-08 Sony Semiconductor Solutions Corporation Light receiving element and electronic equipment
US20220293655A1 (en) * 2021-03-11 2022-09-15 Visera Technologies Company Limited Semiconductor device
JPWO2022270110A1 (ja) 2021-06-25 2022-12-29
WO2023145606A1 (ja) * 2022-01-26 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2024018904A1 (ja) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157579A1 (ja) * 2013-03-29 2014-10-02 ソニー株式会社 撮像素子および撮像装置
JP2015060855A (ja) * 2013-09-17 2015-03-30 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP2015164210A (ja) * 2015-04-16 2015-09-10 ソニー株式会社 固体撮像装置、及び電子機器
JP2015228510A (ja) * 2015-07-31 2015-12-17 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646093B1 (ko) 2004-12-17 2006-11-15 엘지이노텍 주식회사 발광소자 패키지
JP4785433B2 (ja) * 2005-06-10 2011-10-05 キヤノン株式会社 固体撮像装置
US7638804B2 (en) * 2006-03-20 2009-12-29 Sony Corporation Solid-state imaging device and imaging apparatus
JP4816768B2 (ja) 2009-06-22 2011-11-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5172819B2 (ja) 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5935237B2 (ja) 2011-03-24 2016-06-15 ソニー株式会社 固体撮像装置および電子機器
FR2979154B1 (fr) 2011-08-18 2014-04-11 Commissariat Energie Atomique Procede de realisation d'un dispositif de phase a base de cristal liquide twiste a structure optimisee fonctionnant en lumiere non polarisee
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP2014154662A (ja) * 2013-02-07 2014-08-25 Sony Corp 固体撮像素子、電子機器、および製造方法
KR102198446B1 (ko) * 2013-03-29 2021-01-05 소니 주식회사 촬상 소자 및 촬상 장치
JP6130221B2 (ja) * 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
JP2016096234A (ja) 2014-11-14 2016-05-26 ソニー株式会社 固体撮像素子および電子機器
JP7079739B2 (ja) 2017-02-17 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157579A1 (ja) * 2013-03-29 2014-10-02 ソニー株式会社 撮像素子および撮像装置
JP2015060855A (ja) * 2013-09-17 2015-03-30 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015070070A (ja) * 2013-09-27 2015-04-13 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2015164210A (ja) * 2015-04-16 2015-09-10 ソニー株式会社 固体撮像装置、及び電子機器
JP2015228510A (ja) * 2015-07-31 2015-12-17 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP7395650B2 (ja) 2023-12-11
JP7079739B2 (ja) 2022-06-02
US20240105742A1 (en) 2024-03-28
US20200027913A1 (en) 2020-01-23
US20220190021A1 (en) 2022-06-16
US11411030B2 (en) 2022-08-09
JP2022113711A (ja) 2022-08-04
US11869911B2 (en) 2024-01-09
WO2018150902A1 (ja) 2018-08-23

Similar Documents

Publication Publication Date Title
JP7395650B2 (ja) 撮像素子および電子機器
US20210313362A1 (en) Solid-state imaging device and electronic apparatus
US11240452B2 (en) Solid-state imaging device and electronic device including light-shielding film for suppression of light leakage to memory
US11843018B2 (en) Solid-state imaging device and electronic apparatus
US20210288192A1 (en) Sensor element and electronic device
WO2018173872A1 (ja) センサチップおよび電子機器
US20220199668A1 (en) Solid-state imaging device
KR102531421B1 (ko) 고체 촬상 소자 및 전자 기기
US10818712B2 (en) Solid-state image pickup device and method of manufacture, and electronic device
WO2018211773A1 (en) Image sensor and method for manufacturing image sensor
US20230042668A1 (en) Imaging device and electronic device
CN111247794B (zh) 固态摄像装置和电子设备
WO2022270371A1 (ja) 固体撮像装置および電子機器
WO2023276240A1 (ja) 撮像素子、電子機器
WO2023053525A1 (ja) 撮像素子、撮像装置、製造方法
WO2023105783A1 (ja) 固体撮像装置およびその製造方法
WO2019142661A1 (ja) 撮像素子、製造方法、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7079739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150