JPWO2018135176A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018135176A1
JPWO2018135176A1 JP2018563205A JP2018563205A JPWO2018135176A1 JP WO2018135176 A1 JPWO2018135176 A1 JP WO2018135176A1 JP 2018563205 A JP2018563205 A JP 2018563205A JP 2018563205 A JP2018563205 A JP 2018563205A JP WO2018135176 A1 JPWO2018135176 A1 JP WO2018135176A1
Authority
JP
Japan
Prior art keywords
corner
case
terminal
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018563205A
Other languages
English (en)
Other versions
JP6683266B2 (ja
Inventor
悦宏 小平
悦宏 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018135176A1 publication Critical patent/JPWO2018135176A1/ja
Application granted granted Critical
Publication of JP6683266B2 publication Critical patent/JP6683266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

主面部に貫通孔を有する端子部と、端子部の主面部を露出させる開口が設けられたケース部と、を備え、開口は、端子部の主面部の角に対応する角部を有し、ケース部は、開口の周囲において、角部を構成する2つの辺にわたって、樹脂の厚みが隣接する角部の間の中央部と比べて厚くなった肉厚部を有する、半導体装置を提供する。さらに、ケース部には、角部から外側に延びたスリット部が形成されてもよい。スリット部は、ケース部の上面方向から見た外形の少なくとも一部が曲線で形成されてよい。

Description

本発明は、半導体装置に関する。
従来、半導体チップ等を収容する半導体装置において、端子部と、端子部の主面部を露出する開口を有する樹脂ケース部と、端子部を固定するために端子部の下側に挿入されるナットグローブとを備える半導体装置が知られている(例えば、特許文献1参照)。
[先行技術文献]
[特許文献]
[特許文献1] 国際公開第2013/015031号
解決しようとする課題
半導体装置においては、端子部をナットグローブに組み付けるときに、締め付けトルクを受けた端子部が傾いたり移動したりして周囲の樹脂ケースに力を加える場合がある。したがって、端子部の周りのケース部の強度を高めて、ケース部の破損を未然に防ぐことが望ましい。
一般的開示
本発明の第1の態様においては、半導体装置を提供する。半導体装置は、端子部と、ケース部とを備えてよい。端子部は、主面部に貫通孔が形成されてよい。ケース部は、開口が設けられてよい。開口は、端子部の主面部を露出させてよい。開口は、角部を有してよい。角部は、端子部の主面部の角に対応してよい。ケース部は、開口の周囲において、肉厚部を有してよい。肉厚部は、角部を構成する2つの辺にわたって、樹脂の厚みが、隣接する角部の間の中央部と比べて厚くなっていてよい。
ケース部は、底部、蓋部、および挿入部を備えてよい。底部は、半導体チップが載置されてよい。底部は、端子部が固定されてよい。蓋部は、底部の少なくとも一部を覆ってよい。端子部の主面部を露出させる開口が設けられてよい。挿入部は、蓋部の開口において、端子部の主面部と底部との間に挿入されてよい。挿入部は、嵌合面を有してよい。嵌合面は、端子部の貫通孔と対向する位置に窪みが設けられてよい。蓋部は、肉厚部を有してよい。肉厚部は、角部を構成する2つの辺にわたって樹脂の厚みが、隣接する角部の間の中央部と比べて厚くなっていてよい。
開口には、4つの角部が設けられてよい。それぞれの角部において肉厚部が形成されてよい。
ケース部には、スリット部が形成されてよい。スリット部は、角部から外側に延びてよい。スリット部は、ケース部の上面方向から見た外形の少なくとも一部が曲線で形成されてよい。
スリット部と開口の辺の接続部分が、上面方向から見て曲線で形成されてよい。
スリット部の中心線が、対応する角部の中心線に対して時計まわり側に偏っていてよい。
端子部は、一対の側面部を有してよい。側面部は、主面部からケース部の底部に向かって延伸してよい。蓋部は、突出部を有してよい。突出部は、端子部の側面部に対向するように設けられてよい。突出部は、ケース部の底部に向かって延びてよい。
突出部は、側面部の中心線よりも、角部に偏った位置に形成されてよい。
突出部が形成された側の角部において、ケース部には、スリット部が形成されてよい。突出部が形成されていない側の角部において、ケース部には、スリット部が形成されてよい。スリット部は、角部から外側に延びてよい。
端子部は、一対の側面部を有してよい。側面部は、主面部からケース部の底部に向かって延伸してよい。肉厚部は、端子部の端面に対向する部分が側面部の平坦面に対向する部分に比べて厚くてよい。
端子部は、一対の側面部および一対の足部を有してよい。側面部は、主面部からケース部の底部に向かって延伸してよい。一対の足部は、それぞれの側面部と連結されてよい。一対の足部は、ケース部の底部に接続されてよい。ケース部の上面方向から見たときの一対の足部が底部に固定される2つの接続点を結ぶ線の位置と、貫通孔の位置とがずれていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一実施形態に係る半導体装置100の概要を示す斜視図である。 ケース部10の底部16と、主端子60の概要を示す斜視図である。 蓋部24の概要を示す斜視図である。 挿入部50の概要を示す斜視図である。 半導体装置100の上面図である。 半導体装置100の上面の要部拡大図である。 半導体装置100の底面図である。 半導体装置100の断面図である。 突出部92を備える半導体装置100の変形例の底面図である。 半導体装置100の要部拡大図である。 スリット部82が偏心した半導体装置100の変形例を示す図である。 スリット部82と辺の接続部87が曲線で形成されている半導体装置100の変形例を示す図である。 主端子60との位置関係に応じて肉厚部84の厚みを変えた半導体装置100の変形例を示す図である。 スリット部82を有しない半導体装置100の変形例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一実施形態に係る半導体装置100の概要を示す斜視図である。半導体装置100は、半導体チップ等の電子回路を内部に収容する。本例の半導体装置100は、ケース部10、複数の主端子60および複数の制御端子40を備える。主端子60は、端子部の一例である。
ケース部10は、半導体チップ等の電子回路を内部に収容する。一例として、ケース部10は、電子回路が載置される基板を有する底部と、蓋部24と、挿入部50とを有する。蓋部24は、接着等により底部に固定され、底部の少なくとも一部を覆う。蓋部24により覆われる底部には、半導体チップ等の電子回路が載置される。蓋部24は、樹脂等の絶縁材料で形成される。蓋部24の角部には、外部に半導体装置100を固定するためのねじ穴等の貫通孔14が設けられる。
本明細書においてはケース部10のおもて面と平行な面をXY面とする。また、ケース部10のおもて面の長手方向をX方向、短手方向をY方向とする。但し、短手方向がX方向であり、長手方向がY方向であってもよい。また、XY面と垂直な方向をZ方向とする。本明細書では、Z方向を高さ方向と称する場合がある。また、ケース部10の底部から、蓋部24のおもて面に向かう方向を上、蓋部24のおもて面から底部に向かう方向を下と称する場合がある。ただし上下の方向は重力方向とは必ずしも一致しない。また、各図に示したXYZ座標軸において、矢印を付した側をプラス側、逆側をマイナス側とする。
主端子60は、蓋部24に覆われた電子回路と電気的に接続される。主端子60は、導電材料で形成される。例えばそれぞれの主端子60は、IGBT等のパワーデバイスに流れる大電流の電流経路となる。主端子60の主面部30の少なくとも一部は、ケース部10のおもて面に露出する。本例の主端子60は、板形状を有する。
主端子60の主面部30は、蓋部24のおもて面において露出しており、かつ、蓋部24のおもて面とほぼ平行な面を有する。主端子60の主面部30には、貫通孔31が形成される。貫通孔31にねじ等が挿入されることで、半導体装置100は、外部のバスバー等に固定される。主端子60は、主面部30からケース部10の底部に向かって延伸する一対の側面部を更に有する。主端子60の側面部は、ケース部10の底部に設けられた電子回路と電気的に接続される。
蓋部24には、主端子60の一部を露出させるための開口が設けられる。本例において当該開口は、蓋部24のおもて面においてX方向に延伸する溝であり、主端子60の主面部30を露出させる。開口は、蓋部24のおもて面の、Y方向における中央に設けられる。ケース部10は、主端子60の主面部30の4つの角に対応する角部において、ケース部10の厚みが厚くなった肉厚部を備える。また、ケース部10は、角部から外側に延びるスリット部82を備えてよい。肉厚部およびスリット部82の詳細については、後述する。
挿入部50は、ケース部10の側面方向から当該開口に挿入されて、主端子60の主面部30と対向するように設けられる。本例において挿入部50は、主面部30の下側に配置される。挿入部50は、嵌合面を有してよい。嵌合面は、主面部30の貫通孔31と対向する位置に窪みが設けられてよい。窪みにナット等を設けることで、貫通孔31を通過したねじ等を当該窪みに締結できる。
蓋部24は、おもて面において主端子配置部12を有する。主端子配置部12は、蓋部24のおもて面において、上方向に突出して設けられる。主端子60の主面部30は、主端子配置部12のおもて面に露出する。但し、主端子配置部12にも、挿入部50を挿入するための開口が設けられる。
制御端子40は、幅が主端子60より小さい線形状を有する。制御端子40の一つの端部は、蓋部24のおもて面において露出する。制御端子40の他方の端部は、ケース部10の底部に載置された電子回路に電気的に接続される。蓋部24は、制御端子40の先端以外を囲む制御端子配置部13を有する。
図2は、ケース部10の底部16と、主端子60の概要を示す斜視図である。底部16は、基板20および電子回路22を有する。基板20は、銅板等の金属板と、金属板のおもて面を覆う絶縁層とを有する。絶縁層の金属板側にさらに金属層を有してもよい。電子回路22は、絶縁層上に設けられる。電子回路22は、主端子60および制御端子40と接続するパッドを有してよい。
半導体装置100は、複数の主端子60を備えてよい。図2の例では、3個の主端子60が、挿入部50の挿入方向(本例ではX方向)に沿って配列されている。それぞれの主端子60は、主面部30、側面部35および足部32を有する。主面部30は、XY面と平行に配置される。
側面部35は、主面部30のY方向における両端から、底部16に向かって延伸して設けられる。それぞれの側面部35は、XZ面と平行に配置される。主面部30のX方向における両端および側面部35のX方向における両端は、主端子60の端面37を形成する。足部32は、側面部35の底部16側の端辺に連結され、底部16と接続される。ケース部10の上面方向(Z方向)から見たときの一対の足部32が底部16に固定される2つの接続点を結ぶ線の位置と、貫通孔31の位置とがずれている。
したがって、本例の主端子60は、貫通孔31を通過したねじ等を当該窪みに締結するときに、主端子60に締め付けトルクが加わるたびに、主端子60が位置を変えやすい。それゆえ、主端子60の角の部分が、蓋部24の開口の角部を含む領域に、ぶつかったり擦れたりする場合にも、ケース部10が損傷を受けないように、角部の周囲におけるケース部10の強度を高めることが望ましい。
なお、足部32は、印加される力に応じて主端子60を傾かせることができるように、弾性を有する。例えば足部32は、主端子60を、XZ面内で傾かせることができるように支持する。また足部32は、主端子60を、更にYZ面内で傾かせることができるように支持してもよい。
本例の足部32は、延伸部33および固定部34を有する。延伸部33は、側面部35の底部16側の端辺の一部に連結され、X方向に沿って延伸して設けられる。一例として延伸部33は、それぞれの側面部35の外側に設けられ、側面部35の底部16側の端辺のX方向における一端から、当該端辺のX方向における他端に向けて延伸する。延伸部33は、XY面と平行な板形状を有する。
固定部34は、延伸部33の端部のうち、側面部35と接続される端部とは逆側の端部に設けられる。固定部34は、延伸部33の当該端部から底部16に向かって延伸して設けられる。固定部34の下端は、半田等により電子回路22に固定される。
図3は、蓋部24の概要を示す斜視図である。蓋部24は、おもて面に開口25を有する。開口25は、蓋部24のおもて面のX方向の一端から、他端に向けて延伸して形成される。開口25は、主端子60の主面部30を露出するための端子用開口23を含む。蓋部24のおもて面には、開口25のY方向における両側に、主端子配置部12が設けられる。主端子配置部12は、それぞれの主端子60と対応する位置に設けられる。主端子60は、対応する主端子配置部12に設けられた端子用開口23において露出する。
蓋部24は、Z方向における上側から、底部16に被せるように組み立てられる。このとき、それぞれの主端子60は、主端子配置部12の端子用開口23の内壁に沿って、端子用開口23に挿入される。したがって、主端子60は、主端子配置部12の端子用開口23の内壁を基準面として位置決めされてよい。また、制御端子40も、制御端子配置部13の開口の側壁に沿って、当該開口に挿入される。
それぞれの主端子配置部12は、XY面と平行な天井部を有する。また、X方向において隣接する主端子配置部12の間には、連結部28が設けられる。連結部28は、Z方向における厚みが、主端子配置部12の天井部の厚みより大きい。連結部28は、開口25に露出する端面対向部27を有する。端面対向部27は、主端子60の端面37と対向する面を有する。本例において端面対向部27および主端子60の端面37は、YZ面と平行である。端面対向部27は、Z方向に長手を有する。
なお、X方向において最も奥側に配置される主端子配置部12には、連結部28に代えて終端部29が設けられる。終端部29も、連結部28と同様に、開口25に露出する端面対向部27を有する。
本例では、蓋部24の端子用開口23は、一つの主端子60毎に4つの角部を有する。角部は、主面部30の4つの角の部分に対応している。角部は、端子用開口23のX方向の辺とY方向の辺とで構成される。ケース部10の蓋部24は、開口25の周辺において、肉厚部84を有する。
肉厚部84は、角部を構成する2つの辺にわたって樹脂の厚みが、隣接する角部の間の中央部と比べて厚くなった部分である。ここで、厚みとは、ケース部10の上面から底部に向かう方向における厚みを意味する。本例では、Z方向の厚みを意味する。また、図3に示されるように、角部において角部から外側に延びたスリット部82は、蓋部24の上面から底部に向かって貫通してよい。
図4は、挿入部50の概要を示す斜視図である。挿入部50は、蓋部24のおもて面に設けた開口25と、Y方向において同一の幅を有し、X方向において同一の長さを有する。挿入部50は、X方向に沿って開口25に挿入される。挿入部50は、主端子60の主面部30と、底部16の間に挿入される。
挿入部50は、それぞれの主端子60の主面部30と対向する主面対向部55を有する。それぞれの主面対向部55は、挿入部50のおもて面において、Z方向に突出する。それぞれの主面対向部55のおもて面53には、窪み52が設けられる。
窪み52は、主端子60の貫通孔31と対向する位置に設けられる。一例として窪み52は、主面対向部55のおもて面53の中央に設けられる。窪み52は、貫通孔31より大きい直径を有してよい。窪み52の内部にはナット等が配置される。貫通孔31を通過したねじ等が、窪み52の内部のナット等に締結する。ねじ等を締結することで、主端子60の主面部30は、主面対向部55に押し付けられる。したがって、挿入部50は、ナットグローブとして機能する。
また、挿入部50は、蓋部24と嵌合することで、挿入部50を蓋部24に固定するロック部51を有してよい。ロック部51は、一例において、挿入部50のうち、最後に開口25に挿入される側の端部に設けられてよい。本例のロック部51はY方向に突出している。ロック部51は、蓋部24に設けられる窪みと嵌合する。挿入部50は、開口25に挿入された状態で、接着剤等で蓋部24に固定されてもよい。
図5は、半導体装置100の上面図である。図6は、半導体装置100の上面の要部拡大図である。図6は、半導体装置100の一つの主端子配置部12の領域を拡大して示している。図5および図6において、肉厚部84の部分には、ハッチングを施している。蓋部24は、肉厚部84を有する。肉厚部84は、樹脂の厚みが、隣接する角部81の間の中央部85と比べて厚くなっている。図6に示されるように、端子用開口23の第1辺17および第2辺18の2つの辺にわたって、肉厚部84が形成されている。
肉厚部84は、一つあたり、第1辺17および第2辺18のそれぞれの全長の1/10以上、1/3以下の範囲に形成されてよい。第1辺17と第2辺18とは、互いに異なる方向に延伸してよい。本例では、第1辺17は、X方向に延伸し、第2辺18は、Y方向に延伸している。本例では、主端子60の主面部30は、矩形であり、第1辺17および第2辺18は、主面部の矩形の辺に対応する。
本例では、一つの半導体装置100あたり、3個の主端子60が、挿入部50の挿入方向(本例ではX方向)に沿って配列されている。端子用開口23は、1つの主面部30毎に、それぞれ4つの角部81を有する。角部81は、端子用開口23の第1辺17と第2辺18とを仮想的に延伸した場合の交点であってよい。各角部81に、肉厚部84が形成されている。
図7は、半導体装置100の底面図である。主端子配置部12の間の連結部28は、Z方向における厚みが中央部85より厚い。したがって、連結部28は、X方向の両端においてそれぞれ肉厚部84と一体的に連結してよい。この場合、2つの肉厚部84と連結部28とが連結されて、Z方向における厚みが中央部85に比べて厚い領域を形成する。
図8は、半導体装置100の断面図である。図8は、図5のA‐A´線に沿った断面図を示している。図8においては、主端子60の配置例を点線で示している。主端子60とケース部10の端子用開口23との間には、部品の公差およびケース部10の組み立て性を考慮して、クリアランスが存在する。また、足部32を経て底部16に固定される主端子60は、機械的外力により端子変形が生じやすい。したがって、主端子60に締め付けトルクが加わるたびに、主端子60がケース部10内で傾いたり、位置を変えたりするので、主端子60の主面部30の角38が蓋部24に押し付けられる。これによりケース部10に負担がかかる。
しかしながら、本例によれば、ケース部10は、開口25の周囲において、隣接する角部81の間の中央部85と比べてZ方向の樹脂の厚みが厚くなった肉厚部84を有する。肉厚部84は、ケース部10を高強度化する梁として機能する。したがって、本例によれば、ケース部10へ大きな力が印加されやすい角部81において肉厚部84を有するので、ケース部10の破損を未然に防止することができる。ケース部10が破損されることなく、ケース部10によって主端子60の位置および方向を規定することができるので、主端子60の寸法位置精度を高く維持することができる。
図9は、突出部92を備える半導体装置100の変形例の底面図である。図9において、参考のために、主端子60の配置例を点線で示している。突出部92は、主端子配置部12の開口に主端子60が挿入された場合に、主端子60の側面部35に沿うように配置される。蓋部24は、主端子60の側面部35に対向するように設けられて、ケース部10の底部16に向かって延びる突出部92を有する。本例では、突出部92は、側面部35のX方向における中心線から角部81に偏った位置に形成されている。但し、突出部92が、側面部35のX方向における中心線から偏らない位置に形成されていてもよい。
本例では、肉厚部84と突出部92は連結しており、樹脂の厚みが中央部85に比べて厚い領域を構成している。但し、この場合に限られず、肉厚部84と突出部92との間に、樹脂の厚みが肉厚部84と突出部92より薄い領域が形成されていてもよい。
本例では、すべての角部81に隣接して突出部92が設けられている。但し、この場合に限られない。一つの主端子60に対応してX方向に沿って隣接する2つの角部81のうち一方に突出部92が設けられてもよい。突出部92が形成された側の角部81において、ケース部10に、角部81から外側に延びたスリット部82が形成されてもよい。
突出部92も、樹脂のZ方向の厚みが中央部85より厚いので、突出部92を設けることによって、角部81の強度を高めることに寄与する。スリット部82は、角部81に局所的に力が加わることを防止する。したがって、突出部92が形成された側の角部81において、肉厚部84、突出部92、およびスリット部82の効果によって、特定の角部81における破損防止効果を集中的に高めることができる。
一方、突出部92が形成されていない側の角部81において、ケース部10に、角部から外側に延びたスリット部82が形成されてもよい。突出部92が形成された側の角部81は、肉厚部84および突出部92の効果によって、角部81の強度を高める。一方、突出部92が形成されていない側の角部81においては、スリット部82を形成して、角部81に局所的に力が加わることを防止することで、ケース部10の損傷等を防止することができる。
図10は、半導体装置100の要部拡大図である。特に、図10は、ケース部10の蓋部24における主端子配置部12を示している。蓋部24に設けられた端子用開口23は、主端子60の主面部30を露出させる。端子用開口23は、主面部30の角38に対応する角部81を有する。ケース部10の蓋部24には、角部81から外側に延びたスリット部82が形成されている。スリット部82は、R形状に加工された凹部であってよい。スリット部82は、ケース部10の上面方向から見た外形の少なくも一部が曲線86で形成されている。本例では、曲線86は、円または円弧であってよい。スリット部82の曲率半径Rは、0.5mm以上2mm以下でよい。
スリット部82は、角部81から外側に延びているので、主端子60の角38は、スリット部82の内部空間に位置することができる。したがって、単に、端子用開口23の内壁に丸みをつける面取りがなされている場合と比べて、主端子60の角38が端子用開口23の内壁と干渉しづらい。
端子用開口23の外形が鋭角的に変化する場所に応力が集中しやすい。本例によれば、ケース部10の上面方向から見たスリット部82の外形の少なくも一部が曲線86で形成されているので、端子用開口23の外形が鋭角的に変化する場所を少なくすることができる。したがって、締め付けトルクに起因する主端子60の動きによって、蓋部24に力が加わる場合にも、応力を分散することができるので、蓋部24の破損が生じない。
図11は、スリット部82が偏心した半導体装置100の変形例を示す図である。図11において、蓋部24には、角部81から外側に延びたスリット部82が形成されている。スリット部82の中心線であるスリット部中心線94が、対応する角部81の中心線93に対して時計まわり側に偏っている。角部81の中心線93は、角部81の角の二等分線である。スリット部中心線94は、角部81を通る線であって、ケース部10の上面方向(Z+方向)から見た場合におけるスリット部82の面積を二等分する線である。時計まわり側とは、Z+方向からみたときに、時計の針が進む方向を意味する。スリット部82の中心線が角部81の中心線93に対して、偏心していることを除いて、図11に示される構造は、図10の場合と同様である。したがって、繰り返しの説明を省略する。
主端子60の貫通孔31にボルト等を挿入して締め付ける場合には、ボルトを時計まわりに回転するように締める動作に伴って、主端子60も、時計まわりに回転しやすい。スリット部82の中心線が、対応する角部81の中心線93に対して時計まわり側に偏っていることで、スリット部82は、時計まわりに回転した主端子60の角部81の逃げ溝として機能する。したがって、主端子60が蓋部24を強く押圧することを予め防止することができる。
図12は、スリット部82と辺の接続部87が曲線で形成されている半導体装置100の変形例を示す図である。図10および図11に示した例では、スリット部82と、端子用開口23の辺とは、必ずしも滑らかには接続されていない。本例では、スリット部82と辺の接続部87が、ケース部10の上面方向から見て曲線で形成されている。
本例では、スリット部82は、円または円弧である曲線86で形成されてよい。曲線86と、直線である辺との間を接続部87の曲線が接続している。特に、曲線86と接続部87の曲線とは滑らかな曲線を形成してよい。接続部87を除いて、図12に示される構造は、図10および図11の場合と同様である。したがって、繰り返しの説明を省略する。
本例によれば、接続部87が、ケース部10の上面方向から見て曲線で形成されているので、ケース部10の上面方向から見て端子用開口23の外形が鋭角的に変化する場所を少なくすることができる。さらに、曲線86と接続部87の曲線とは滑らかな曲線を形成することによって、尖った点が生じないので、局所的に応力が生じることを防止することができる。
図13は、主端子60との位置関係に応じて肉厚部84の厚みを変えた半導体装置100の変形例を示す図である。主端子60は、主面部30から延伸する一対の側面部35を備える。角部81に形成された肉厚部84は、主端子60との位置関係に応じて、肉厚部84aと肉厚部84bとに大別される。肉厚部84aは、主端子60の側面部35の平坦面36と対向する。一方、肉厚部84bは、主端子60の端面37と対向する。本例において主端子60の端面37とは、板形状の端子の厚み方向に沿った面を指す。
本例では、肉厚部84bが肉厚部84aに比べて厚い。主端子60の端面37の面積は、主端子60の側面部35の平坦面36の面積に比べて小さい。したがって、締め付けトルクを受けた主端子60が蓋部24を押圧するときにも、主端子60の端面37によって押圧される部分の方が、主端子60の側面部35の平坦面36によって押圧される部分より高い圧力を受ける。本例によれば、主端子60の端面37によって押圧される部分である肉厚部84bを、肉厚部84aに比べて厚くしているので、受ける圧力の強さに応じて、蓋部24の強度を高めることができる。
図14は、スリット部82を有しない半導体装置100の変形例を示す図である。上述した例では、スリット部82と肉厚部84とを共に備える半導体装置100が説明されたが、本発明は、この場合に限られない。スリット部82と肉厚部84の少なくともどちらか一方を備える構成であってもよい。図14に示される例では、肉厚部84を備える一方、スリット部82を有しない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
10・・・ケース部、12・・・主端子配置部、13・・・制御端子配置部、14・・・貫通孔、16・・・底部、17・・・第1辺、18・・・第2辺、20・・・基板、22・・・電子回路、23・・・端子用開口、24・・・蓋部、25・・・開口、27・・・端面対向部、28・・・連結部、29・・・終端部、30・・・主面部、31・・・貫通孔、32・・・足部、33・・・延伸部、34・・・固定部、35・・・側面部、36・・・平坦面、37・・・端面、38・・・角、40・・・制御端子、50・・・挿入部、51・・・ロック部、52・・・窪み、53・・・おもて面、55・・・主面対向部、60・・・主端子、81・・・角部、82・・・スリット部、84・・・肉厚部、85・・・中央部、86・・・曲線、87・・・接続部、92・・・突出部、93・・・中心線、94・・・スリット部中心線、100・・・半導体装置

Claims (12)

  1. 主面部に貫通孔が形成された端子部と、
    前記端子部の前記主面部を露出させる開口が設けられたケース部と、を備え、
    前記開口は、前記端子部の前記主面部の角に対応する角部を有し、
    前記ケース部は、前記開口の周囲において、前記角部を構成する2つの辺にわたって、樹脂の厚みが、隣接する角部の間の中央部と比べて厚くなった肉厚部を有する、
    半導体装置。
  2. 前記ケース部は、
    半導体チップが載置され、前記端子部が固定される底部と、
    前記底部の少なくとも一部を覆い、かつ、前記端子部の前記主面部を露出させる前記開口が設けられた蓋部と、
    前記蓋部の前記開口において、前記端子部の前記主面部と前記底部との間に挿入され、前記端子部の前記貫通孔と対向する位置に窪みが設けられた嵌合面を有する挿入部と、を備え、
    前記蓋部は、前記角部を構成する2つの辺にわたって樹脂の厚みが、隣接する角部の間の中央部と比べて厚くなった前記肉厚部を有する、
    請求項1に記載の半導体装置。
  3. 前記開口には、4つの前記角部が設けられ、それぞれの角部において前記肉厚部が形成される、
    請求項1または2に記載の半導体装置。
  4. 前記ケース部には、前記角部から外側に延びたスリット部が形成されており、
    前記スリット部は、前記ケース部の上面方向から見た外形の少なくとも一部が曲線で形成されている、
    請求項1から3の何れか1項に記載の半導体装置。
  5. 前記スリット部と前記開口の辺の接続部分が、前記上面方向から見て曲線で形成されている、請求項4に記載の半導体装置。
  6. 前記スリット部の中心線が、対応する前記角部の中心線に対して時計まわり側に偏っている、
    請求項4または5に記載の半導体装置。
  7. 端子部は、主面部から前記ケース部の底部に向かって延伸する一対の側面部を有し、
    前記蓋部は、前記端子部の側面部に対向するように設けられて、前記ケース部の底部に向かって延びる突出部を有する、
    請求項2に記載の半導体装置。
  8. 前記突出部は、前記側面部の中心線よりも、前記角部に偏った位置に形成されている、
    請求項7に記載の半導体装置。
  9. 前記突出部が形成された側の角部において、前記ケース部には、前記角部から外側に延びたスリット部が形成されている、
    請求項8に記載の半導体装置。
  10. 前記突出部が形成されていない側の角部において、前記ケース部には、前記角部から外側に延びたスリット部が形成されている、
    請求項8に記載の半導体装置。
  11. 前記端子部は、前記主面部から前記ケース部の前記底部に向かって延伸する一対の側面部を有し、
    前記肉厚部は、前記端子部の端面に対向する部分が、前記側面部の平坦面に対向する部分に比べて厚い、
    請求項2に記載の半導体装置。
  12. 前記端子部は、
    前記主面部から前記ケース部の前記底部に向かって延伸する一対の側面部と、
    それぞれの側面部と連結され、かつ、前記ケース部の前記底部に接続される一対の足部とを有し、
    前記ケース部の上面方向から見たときの前記一対の足部が前記底部に固定される2つの接続点を結ぶ線の位置と、前記貫通孔の位置とがずれている、
    請求項2に記載の半導体装置。
JP2018563205A 2017-01-17 2017-12-08 半導体装置 Active JP6683266B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017006123 2017-01-17
JP2017006123 2017-01-17
PCT/JP2017/044258 WO2018135176A1 (ja) 2017-01-17 2017-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018135176A1 true JPWO2018135176A1 (ja) 2019-04-18
JP6683266B2 JP6683266B2 (ja) 2020-04-15

Family

ID=62908847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018563205A Active JP6683266B2 (ja) 2017-01-17 2017-12-08 半導体装置

Country Status (4)

Country Link
US (1) US10777473B2 (ja)
JP (1) JP6683266B2 (ja)
CN (1) CN109417068B (ja)
WO (1) WO2018135176A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076175B1 (fr) * 2017-12-22 2020-01-10 Valeo Siemens Eautomotive France Sas Equipement electrique a paroi deportee
JP7275493B2 (ja) * 2018-08-07 2023-05-18 富士電機株式会社 半導体装置
JP1659675S (ja) * 2019-08-29 2020-05-18
JP1659676S (ja) * 2019-08-29 2020-05-18
JP1659678S (ja) * 2019-08-29 2020-05-18
JP1669329S (ja) * 2020-03-13 2020-10-05
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945831A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 半導体装置
JP2004134569A (ja) * 2002-10-10 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置
JP2013008619A (ja) * 2011-06-27 2013-01-10 Fuji Electric Co Ltd 電子機器の端子装置
WO2013015031A1 (ja) * 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015053301A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560909Y2 (ja) 1991-08-05 1998-01-26 日本インター株式会社 複合半導体装置
DE50013161D1 (de) 1999-03-17 2006-08-24 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP4471478B2 (ja) * 2000-09-14 2010-06-02 日本インター株式会社 複合半導体装置
WO2008142758A1 (ja) * 2007-05-18 2008-11-27 Sansha Electric Manufacturing Co., Ltd. 電力用半導体モジュール
JP5672370B2 (ja) 2011-03-16 2015-02-18 富士電機株式会社 半導体モジュールおよびその製造方法
JP6044321B2 (ja) * 2012-12-19 2016-12-14 富士電機株式会社 半導体モジュール
JP6249892B2 (ja) * 2014-06-27 2017-12-20 三菱電機株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945831A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 半導体装置
JP2004134569A (ja) * 2002-10-10 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置
JP2013008619A (ja) * 2011-06-27 2013-01-10 Fuji Electric Co Ltd 電子機器の端子装置
WO2013015031A1 (ja) * 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015053301A (ja) * 2013-09-05 2015-03-19 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP6683266B2 (ja) 2020-04-15
US10777473B2 (en) 2020-09-15
CN109417068B (zh) 2022-05-06
US20190157171A1 (en) 2019-05-23
WO2018135176A1 (ja) 2018-07-26
CN109417068A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
JPWO2018135176A1 (ja) 半導体装置
JP6004001B2 (ja) 半導体装置
CN109461710B (zh) 半导体装置
JP7003289B2 (ja) 基板収納筐体
US10283907B2 (en) Floating connector and electronic device module
TWI621308B (zh) 防水連接器組裝體
JP6672944B2 (ja) 端子台および電子機器
EP2955791B1 (en) Connector for being mounted on the edge of a pcb, having a rear back metal portion , which corrects the centre of mass
KR20190085601A (ko) 플러그 커넥터
US20190252292A1 (en) Power module and semiconductor apparatus
TW201914109A (zh) 電路基板用電連接器
US11758667B2 (en) Electronic control unit
JP7099020B2 (ja) 圧入端子、及び圧入端子を含む電子装置
JP6516024B2 (ja) 半導体装置
US6178095B1 (en) Structure for fixing an element to a printed wiring board, and electronic equipment having the structure
US20150214662A1 (en) Connector affixation structure
JP4638836B2 (ja) ラグ端子及びラグ端子を用いた板材の取付構造
JP2019096646A (ja) 電子機器
JP7325316B2 (ja) 半導体装置
JP7087425B2 (ja) 電気コネクタ
JP6960984B2 (ja) 電子装置及びその絶縁部材
CN115810927A (zh) 端子及电子装置
WO2023100759A1 (ja) 半導体装置
US10342145B2 (en) Substrate holding structure
JP6826369B2 (ja) 接続端子の固定構造及び回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6683266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250