JPWO2018056306A1 - モータ制御装置 - Google Patents

Abstract

【課題】Ａ／Ｄ変換器を複数のモータにおいて共有する場合であっても相互のＡＤコンバート精度の劣化を抑制することができるモータ制御装置を提供する。【解決手段】画像形成装置３０１が有するモータ制御装置は、２つ以上の相巻線４０１ａ〜ｄを有する複数のモータ１６７ａ〜ｅ、各モータの駆動を制御するＰＷＭ機能部５０６ａ〜ｅ、モータ駆動制御部１５７ａ〜ｃ、モータの相巻線のうち、少なくとも２相の巻線に流れる電流をそれぞれ検出し、当該モータの複数の相の電流検出を時分割で行う共有のＡ／Ｄ変換器１５３ａ、ｂを有する。また、モータそれぞれの各巻線に所望の駆動電圧を印可するための、ＰＷＭ信号１７１ａ〜１７５ｂそれぞれを発生する遷移タイミングと、電流検出の検出タイミングを調整するＣＰＵ１５１ａを有する。【選択図】図２

Description

本発明は、複数のモータのＰＷＭ信号を生成するともに、複数のモータの駆動電流をデジタル値に変換するモータ制御装置に関する。

複写機・プリンタ等の電子写真方式の画像形成装置では、複写画像を記録するための記録材（例えば、用紙）を搬送する駆動源としてステッピングモータが用いられている。
ステッピングモータは、速度や位置を検出する手段がなくてもモータに与えるパルス周期を制御することで容易に速度制御が可能である。ステッピングモータは、また、パルス数を制御することで容易に位置制御も行える、などの利点がある。

ステッピングモータは一方、モータが出力可能なトルク範囲をオーバーした場合、入力パルスと同期せずに制御不能の脱調状態に陥ることがある。そのため、取扱いには十分に注意を払う必要がある。
例えば、脱調を回避するためには、装置で必要となる負荷トルクに対して、各種バラツキによる負荷側のトルク変化に対応可能なモータ出力トルクが採れるように、所定マージンを設けることが必要になる。その結果、必要以上に電力を消費してしまい、加えて余剰トルク分が振動・騒音を引き起こしてしまう、という問題がある。

この問題を解決するひとつの方法として、ベクトル制御（あるいはＦＯＣ：Field Oriented Control）と呼ばれる方法が提案されている（例えば、特許文献１、２）。

特開２００３−２８４３８９号公報 特開平６−２２５５９５号公報

上述したベクトル制御は、回転子の磁束方向成分をｄ軸、これに直交する方向をｑ軸と定義した回転座標系において、最大のトルクを発生するように電流の位相と振幅を制御する方法である。なお、回転座標系においては、トルクを生成する電流成分がｑ軸電流、磁束を生成する電流成分がｄ軸電流となる。

また、ステッピングモータのように回転子に永久磁石を用いるものは、界磁が永久磁石で作られるためｄ軸電流は必要なくなり、ｑ軸電流の制御のみでモータのトルク制御が可能となる。結果として、静止座標系におけるモータの駆動電流は、理想的な正弦波電流波形となり、最も電力効率の良い制御が可能となるだけでなく、トルク余りによる振動・騒音が抑制される。

また、ベクトル制御で必要となる、ロータの回転速度及び位置を検出する方法としては、ロータリーエンコーダを用いた方法が一般的である。ところが、従来のステッピングモータ制御では不要であるロータリーエンコーダを新たに追加することで、コストアップ、配置スペースの拡大が必要になる。
これらの問題の解決には、例えばモータの駆動電流を検出し、電圧方程式に基づいて推定されたＡ相とＢ相における誘起電圧比の逆正接をとることでロータ位置を推定する方法がある。なお、ロータ回転速度は、推定した位置結果を時間微分することにより求めることができる。

ここで、ステッピングモータの駆動ドライバにＦＥＴ（Field Effect Transistor）のフルブリッジ回路を用いて、当該ＦＥＴをＰＷＭ（Pulse Width Modulation）信号により励磁制御することによりモータに駆動電流を流すものとする。このような場合、駆動電流を検出する方法としては、ブリッジ回路のグラウンド側にシャント抵抗を配置し、抵抗に掛かる電圧をオペアンプで増幅してＡ／Ｄ変換器を用いて検出する構成が一般的である。

しかしながら従来の方式では、Ａ／Ｄ変換器は電流電圧の１［％］以上の高分解能な高精度のアナログ回路を２つ実装することが必要になる。これらは、２４［Ｖ］電源電力のＦＥＴの構成を、ＰＷＭ駆動するフルブリッジのモータドライバとのアナログ分離をする構成にする必要がある。
例えば、隣接する２つのモータの駆動状態とＤＣ電源リップルや電磁波などの周期的なインパルスノイズによって、相互のＡＤ変換精度（ＡＤコンバート精度）を劣化させる場合がある。また、Ａ／Ｄ変換器はモータ数とその２相の全てに必要になるため、Ａ／Ｄ変換器の追加は、装置全体では大きなコストアップになる、という課題が残る。

本発明は、Ａ／Ｄ変換器を複数のモータにおいて共有する場合であっても相互のＡＤコンバート精度の劣化を抑制することができるようにすることを目的とする。

本発明のモータ制御装置は、複数のモータを制御するモータ制御装置であって、前記複数のモータに対応させて複数のＰＷＭ信号を生成する生成手段と、前記生成された複数のＰＷＭ信号に基づき、前記複数のモータに対応する複数の駆動電流を出力するモータ駆動制御部と、前記複数の駆動電流をデジタル値に変換するＡ／Ｄ変換手段と、前記複数のPWM信号の複数のＰＷＭ周期は同一であり、前記複数のＰＷＭ信号は、前記ＰＷＭ周期毎にＰＷＭ信号のハイ領域の幅と該ＰＷＭ信号のロー領域の幅とにおける短い方の幅が、該ＰＷＭ周期における所定位相範囲に存在し、前記Ａ／Ｄ変換器は、前記ＰＷＭ周期における前記所定位相範囲外において、前記複数のモータに対応する複数の駆動電流を異なるタイミングでデジタル値に変換することを特徴とする。

本発明によれば、Ａ／Ｄ変換器を複数のモータにおいて共有する場合であっても相互のＡＤコンバート精度の劣化を抑制することができる。

本実施形態に係る画像形成システムの構成の一例を示す図。 画像形成装置が有するシステムコントローラの機能構成の一例を説明するためのブロック図。 システムコントローラが有する割込コントローラＩＲＱＣの機能構成を説明するための図。 ステッピングモータの構成の一例を示す模式図。 モータの位置指令パルスとタイマの割込タイミングの一例を説明するための図。 ステッピングモータの回転速度制御の一例を説明するための図。 ステッピングモータのＡ相のＰＷＭ信号の出力の一例を示すタイミングチャート。 各タイマの割込によるＡ／Ｄ変換器の検知タイミングの一例を示すタイミングチャート。 割込コントローラＩＲＱＣのタイマ割込制御の一例を示すフローチャート。 図８中に示すステップＳ８３０の処理手順の一例を示すフローチャート。 図９に示すステップＳ５６０（ベクトル演算モード）におけるＰＷＭデータ演算処理の一例を示すフローチャート。 図９に示すステップＳ５７０（オープン演算モード）におけるＰＷＭデータ演算処理の一例を示すフローチャート。 ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図。 ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図。 ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図。 位相に基づく４回のＰＷＭ信号と３回のＡＤコンバートについて、ＰＷＭ幅を段階的に並列記載した場合のＰＷＭ発生区間、ＡＤコンバートタイミングの関係例を示すグラフ。 従来例の２つのモータに対するＰＷＭ信号のＰＷＭ幅を並列記載した場合の、ＰＷＭ発生区間、ＡＤコンバートタイミングの関係例を示すグラフ。 システムコントローラによるタイミング制御により５つのモータ制御した場合のＰＷＭ発生区間、ＡＤコンバートタイミングの関係例を示すグラフ。

以下、本発明を適用したモータ制御装置を有する画像形成装置を例に挙げて説明する。

［実施形態例］
図１は、本実施形態に係る画像形成システムの構成の一例を示す図である。
図１に示す画像形成システム１０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）２０１、読取装置２０２、画像形成装置３０１を含んで構成される。

原稿自動送り装置２０１の原稿載置部２０３に置かれた原稿は、給紙ローラ２０４によって１枚ずつ給紙され、搬送ガイド２０６を経由して読取装置２０２の原稿ガラス台２１４に搬送される。更に、原稿は、搬送ベルト２０８によって一定速度で搬送され、排紙ローラ２０５によって機外に排紙される。
この間、読取装置２０２の読取位置で、照明系２０９で照明された原稿画像の反射光は、反射ミラー２１０、２１１、２１２からなる光学系によって画像読取部１０１で画像信号に変換される。画像読取部１０１は、レンズ、光電変換素子であるＣＣＤ（Charge Coupled Device）、ＣＣＤの駆動回路等からなる。

画像形成装置３０１は、原稿の読み取りモードとして、例えば流し読みモードと固定モードを有する。流し読みモードでは、照明系２０９及び光学系を停止した状態で原稿を一定速度で搬送しつつ原稿画像を読み取る。
また、固定モードでは、読取装置２０２の原稿ガラス台２１４上に原稿を載置して照明系２０９及び光学系を一定速度で移動させながら、原稿ガラス台２１４上に載置された原稿を読み取る。なお、通常はシート状の原稿は流し読みモードで読み取りを行い、綴じられた原稿は固定モードで読み取りを行う。

画像読取部１０１で変換された画像信号（読取データ）は、ページ単位で画像形成装置３０１により記録材（例えば、用紙）上に形成される。
画像信号は、半導体レーザー（図示せず）等によってレーザ光の信号に変調される。変調されたレーザ光の信号は、ポリゴンミラーによる光走査装置３１１、ミラー３１２，３１３を経由して、帯電器３１０によって表面を一様に帯電された感光ドラム３０９上に露光され、静電潜像を形成する。
静電潜像は、現像器３１４のトナーによって現像され、転写分離器３１５によってトナー像が記録材に転写される。

記録材は、紙カセット３０２及び３０４に収納されている。本実施形態においては、紙カセット３０２には標準の記録材が、紙カセット３０４にはタブ紙が収納されている。
紙カセット３０２の記録材は、給紙ローラ３０３、搬送ローラ３０６によって搬送され、レジストローラ３０８によって形成画像との時刻を調整して、感光ドラム３０９の転写位置に搬送される。

一方、紙カセット３０４の記録材は、給紙ローラ３０５、搬送ローラ３０６、３０７によって搬送され、レジストローラ３０８によって形成画像との時刻を調整して、感光ドラム３０９の転写位置に搬送される。トナー像が転写された記録材は、搬送ベルト３１７で定着器３１８に搬送され、記録材上のトナーが定着される。

例えば、画像形成装置３０１のモードが片面印刷モードである場合、定着器３１８からの記録材は、定着排紙ローラ３１９及び排紙ローラ３２４によって機外に排紙される。また、両面印刷モードである場合、記録材は、定着排紙ローラ３１９から搬送ローラ３２０を経由して反転ローラ３２１によって反転パス３２５へ搬送される。
更に、記録材の後端が両面パス３２６との合流ポイントを通過した直後に反転ローラ３２１の回転を反転することで、記録材は反転し両面パス３２６へと搬送される。

両面パスに搬送された記録材は、搬送ローラ３２２、３２３によって搬送され、再び搬送ローラ３０６を経由してレジストローラ３０８で裏面画像との時刻調整された後、転写、定着され機外に排紙される。
また、定着器３１８からの記録材を表裏反転して機外に排紙する場合には、記録材をいったん搬送ローラ３２０へ搬送し、記録材の後端が搬送ローラ３２０を通過する直前に搬送ローラ３２０の回転を反転して、排紙ローラ３２４によって機外に排紙される。

画像形成装置３０１内に設けられた搬送ローラ３０６、３０７、定着排紙ローラ３１９、反転ローラ３２１、搬送ローラ３２２、３２３、排紙ローラ３２４などは、後述する図２に示すシステムコントローラ１５１により駆動制御される。

図２は、画像形成装置３０１が有するシステムコントローラ１５１の機能構成の一例を説明するためのブロック図である。
また、図３は、システムコントローラ１５１が有する割込コントローラＩＲＱＣ１８０の機能構成を説明するための図である。なお、割込コントローラＩＲＱＣ１８０は、タイマ１８１〜１８５（図中に示すtimer１８１〜１８５）、タイマ１９６（図中に示すtimergcnt196）、タイマ１９７（図中に示すtimer scnt197）を含んで構成される。

また、図４は、ステッピングモータ１６７ａの構成の一例を示す模式図である。例えば、ステッピングモータ１６７ａは、図４に示すように、Ａ相（巻線４０１ａ、４０１ｃ）、Ｂ相（巻線４０１ｂ、４０１ｄ）の２つの相巻線を有する２相ステッピングモータである。

図２に示すシステムコントローラ１５１は、ＣＰＵ（Central Processing Unit）１５１ａ、ＲＯＭ（Read Only Memory）１５１ｂ、ＲＡＭ（Random Access Memory）１５１ｃ、操作部１５２、Ａ／Ｄ変換器１５３ａ、ｂを有する。Ａ／Ｄ変換器１５３ａ、ｂは、アナログデジタル変換式の電流検出器の一例である。
システムコントローラ１５１は、また、ＤＣ負荷制御部１５８ａ、ＡＣドライバ１６０、ＧＰＩＯ（General Purpose Input Output）１７０、割込コントローラＩＲＱＣ１８０、ＰＷＭ（Pulse Width Modulation）機能部（図中ＰＷＭ５０６ａ〜５０６ｅ）を有する。
なお、システムコントローラ１５１は、画像形成装置３０１が有する各機能部と情報の授受が可能に構成される。例えば、システムコントローラ１５１は、バス１５１ｄを介して画像処理部１０２と接続される。

システムコントローラ１５１は、ＤＣ負荷制御部１５８ａを介して、画像形成装置３０１が有する各負荷の駆動を制御する。システムコントローラ１５１は、また、センサ類１５９ａからの出力を受け付け、受け付けた情報を解析する。また、システムコントローラ１５１は操作部１５２を介して、ユーザインターフェースとのデータの交換などを制御する。このように、システムコントローラ１５１は、画像形成装置３０１の各種動作を統括的に制御する。

ＣＰＵ１５１ａは、ＲＯＭ１５１ｂに格納されたプログラムを読み出して実行することにより、予め決められた画像形成シーケンスに係わる様々なシーケンスを実行する。ＣＰＵ１５１ａは、バス１５１ｄを介して、システムコントローラ１５１内の各モジュールと通信可能に構成される。

ＲＡＭ１５１ｃは、各種データを一次的又は恒久的に格納する。ＲＡＭ１５１ｃには、例えば高圧制御部１５５に対する高圧設定値、各種データ、操作部１５２を介して受け付けた画像形成指令情報などが格納される。

システムコントローラ１５１は、また、画像処理部１０２に対して画像処理に必要な各種データを送信する。さらに、システムコントローラ１５１は、ＧＰＩＯ１７０を介して、例えば原稿画像の濃度信号（センサ類１５９ａからの信号）を受信する。
システムコントローラ１５１は、受信した信号に基づいて、最適な画像形成を行うために高圧制御部１５５の設定値を変更したり、高圧ユニット１５６（帯電器３１０、現像器３１４、転写分離器３１５を制御するユニット）の出力電圧を制御したりする。

システムコントローラ１５１は、画像処理部１０２の設定変更を行う。また、Ａ／Ｄ変換器１５３ｂによってデジタル信号に変換されたサーミスタ１５４の検出信号をシステムコントローラ１５１に取り込み、この信号に基づいてＡＣドライバ１６０を制御する。
このようにしてシステムコントローラ１５１は、定着ヒータ１６１が所望の温度となるように制御する。

システムコントローラ１５１は、操作部１５２を介して、ユーザにより設定された複写倍率、濃度設定値などの画像形成に係る各種情報を取得する。
また、システムコントローラ１５１は、操作部１５２を介して、画像形成装置３０１の状態、例えば画像形成枚数や画像形成中か否かに係る情報、ジャミングの発生やその発生箇所などの各種情報をユーザに提供する。
また、システムコントローラ１５１と操作部１５２の間では、タブ紙に対する各種設定、タブ紙に対する警告表示を行うための各種情報の授受が行われる。

このように画像形成装置３０１における動作シーケンスは、システムコントローラ１５１のＣＰＵ１５１ａにより実行される。また、画像形成の際には、記録媒体を搬送するための各搬送ローラなどを駆動するための駆動源（例えば、ステッピングモータ１６７ａ〜１６７ｅ）の動作も制御する。
例えば、システムコントローラ１５１は、ステッピングモータ１６７ａ〜１６７ｅに対応する各モータ駆動制御部１５７ａ〜１５７ｃに対して、ＰＷＭ信号１７１ａ〜１７５ｂを所定の時間周期で出力する。これにより、各駆動源における回転位置、回転速度などの制御を行う。
なお、図２ではステッピングモータ１６７ａに対応したモータ駆動制御部１５７ａ、ステッピングモータ１６７ｂ、ｃに対応したモータ駆動制御部１５７ｂ、ステッピングモータ１６７ｄ、ｅに対応したモータ駆動制御部１５７ｃを一例として示している。
このように、システムコントローラ１５１、モータ駆動制御部１５７ａ〜１５７ｃ、ステッピングモータ１６７ａ〜１６７ｅは、画像形成装置３０１におけるモータ制御装置として機能する。

Ａ／Ｄ変換器１５３ａ、１５３ｂは、それぞれ８チャンネルのアナログセレクタと１つのＡ／Ｄ変換器を内蔵する８ｃｈＡ／Ｄ変換モジュールであり、０番から７番の端子を時分割で順にＡＤコンバートして巡回するように機能する。
なお、Ａ／Ｄ変換器１５３ａ、１５３ｂの２モジュールを合わせると１６ｃｈになるが、Ａ／Ｄコンバート機能のための専用付属回路は２ｃｈ分のみが内蔵される。そのため、１ｃｈのＡＤコンバート機能を１６ｃｈ並列した場合と比較して、８分の１程度の回路規模で済んでいる。

モータ相電流検知信号１６８ａは、ステッピングモータ１６７ａ〜１６７ｅのＡ相の電流検知信号であり、Ａ／Ｄ変換器１５３ａの０番〜４番の端子に接続される。
モータ相電流検知信号１６８ｂは、ステッピングモータ１６７ａ〜１６７ｅのＢ相の電流検知信号であり、Ａ／Ｄ変換器１５３ｂの０番〜４番の端子に接続される。
なお、モータ相電流検知信号１６８ａと１６８ｂは、バスのように略記しているが５モータ２相ずつの１０本の個別の信号である。
Ａ／Ｄ変換器１５３ａの６番は、装置内の温度を測定するサーミスタ１５４の検知信号が接続される端子である。
Ａ／Ｄ変換器１５３ｂの５番と６番は、高圧制御部１５５の電流検知信号が接続される端子である。このように、Ａ／Ｄ変換器１５３ａの６番端子、Ａ／Ｄ変換器１５３ｂの５番と６番端子は、モータ制御とは直接関連しない用途で用いられる。
Ａ／Ｄ変換器１５３ａおよび１５３ｂの各７番は、利用されないため入力が接地処理されている。

システムコントローラ１５１（ＣＰＵ１５１ａ）は、図３に示す割込コントローラＩＲＱＣ１８０が有する複数のカウンタータイマ機能、各タイマ割込指示１８０ａの組み合わせにより５つのモータの駆動制御を行う。

［位置指令パルス］
割込コントローラＩＲＱＣ１８０が有するタイマ１８１〜１８５は、５つの各モータの加速、減速、及び、回転の停止を制御するための位置指令パルス（θ_ｒｅｆ）発生用のタイマである。
以下、タイマ１８１の割込タイミングについて図５Ａ及び図５Ｂを用いて説明する。

図５Ａは、モータの位置指令パルス（θ_ｒｅｆ）とタイマ１８１の割込タイミング、図５Ｂは、ステッピングモータ１６７ａの回転速度制御（ｂ）の一例を説明するための図である。図５Ａのタイミングチャートは、縦軸を位置指令パルスとし、横軸を時間としている。また、図５Ｂのグラフは、縦軸を位置指令パルス周波数値とし、横軸を時間としている。
図５Ａに示すように、第１ステッピングモータ（例えば、ステッピングモータ１６７ａ）用のタイマ１８１は、ステップパルスの８倍高速な位置指令パルスθ_ｒｅｆを周期的に発生する。８倍とは、２相ステッピングモータの８マイクロステップ制御における８パルスに相当する。なお、位置指令パルス情報θ_ｒｅｆは、以降の割込制御におけるタイミング差を表す情報に相当する。

図５Ｂに示すグラフは、ステッピングモータ１６７ａの駆動開始から駆動停止までにおける位置指令パルス周波数値を示している。なお、ステッピングモータ１６７ａが駆動停止中にはタイマ１８１は停止している。
ステッピングモータ１６７ａの駆動開始時では、自起動パルス幅での周期発生を開始し、タイマ１８１の周期を段階的に短くしてモータを加速し、所望の目標一定速度Ｖ１になると、この間タイマ１８１の周期は一定となる。ステッピングモータ１６７ａを止めるステップでは、一定速度Ｖ１から、タイマ１８１の周期を段階的に長くして減速し、タイマ１８１を停止する。

［ＰＷＭパルス］
図６は、ステッピングモータ１６７ａのＡ相のＰＷＭ信号１７１ａの出力値の一例を示すタイミングチャートである。図６のタイミングチャートは、縦軸を電圧とし、横軸を時間としている。
タイマ１９６は、図６に示すように、複数のステッピングモータに対する同一かつ共通のＰＷＭ周期タイミング（タイミングＳ５２０）を発生する。また、タイマ１９６は、ＰＷＭ周期タイミング（タイミングＳ５２０）を２５６［μｓｅｃ］周期で発生する。
このようにタイマ１９６は、Ａ相とＢ相共通の励磁ＰＷＭ調整用の共通ＰＷＭ周期ｇｃｎｔ発生用として用いられる。

システムコントローラ１５１が有するＰＷＭ機能部は、クロックカウンタロジックで各モータの励磁ＰＷＭ調整用のＰＷＭパルス幅発生用の機能部である。
例えば、ステッピングモータ１６７ａの駆動制御のためのＡ相ＰＷＭ信号１７１ａ、Ｂ相ＰＷＭ信号１７１ｂを生成する。同様にして、他のステッピングモータに対しても、それぞれに対応するＰＷＭ機能部によりモータのＡ相、Ｂ相に対するＰＷＭ信号がＰＷＭ信号１７２ａ〜１７５ａと１７２ｂ〜１７５ｂとして生成される。

例えば、ＰＷＭ信号１７１ａは、図６に示すように、共通タイミング（Ｓ５２０）より４分の３周期（３／４周期）１９２［μｓｅｃ］後を中心とした前後の時間（ｖａ／２）内にＰＷＭエッジ（信号幅の外端）が発生するように生成される。
なお、ＰＷＭ信号のＨｉ幅は２５６［μｓｅｃ］以下であり、電気角と電流検知結果、及び、駆動アルゴリズムの計算結果に基づいて変調される。

［ＡＤコンバート周期］
図７は、タイマ１９６（gcnt196）とタイマ１９７（scnt197）の割込によるＡ／Ｄ変換器１５３ａ、１５３ｂの検知タイミングの一例を示すタイミングチャートである。なお、図中タイマ１９６（gcnt196）における数値は、直前にＡ／Ｄ変換器１５３ａ、１５３ｂの２データを読み取る入力端子番号に対応している。
図６に示すように、ＰＷＭ信号１７１は、共通タイミング（Ｓ５２０）より４分の３周期１９２［μｓｅｃ］後を中心に前後の時間（ｖａ／２）にＰＷＭエッジ（信号幅の外端）が発生するように生成される。つまり、共通タイミング（Ｓ５２０）から２分の1周期までの間は、ＰＷＭのエッジが発生しない。そこで、共通タイミング（Ｓ５２０）から２分の1周期までの間に、Ａ／Ｄ変換器１５３aおよびｂの８入力のそれぞれについてＡＤ変換できるように、タイマ１９６（gcnt196）を用いてＡＤ変換タイミングを設定する。
つまりＡ／Ｄ変換器は、ＰＷＭ周期における所定位相範囲外において、複数のモータに対応する複数の駆動電流を異なるタイミングでデジタル値に変換することができる。

図８は、割込コントローラＩＲＱＣ１８０のタイマ割込制御の一例を示すフローチャートである。
図８は、割込コントローラＩＲＱＣ１８０におけるタイマ１９６およびタイマ１９７の割込タスク内の処理手順例であり、割込コントローラＩＲＱＣ１８０内の各タイマの制御は、ＣＰＵ１５１ａの指示に基づいて行われる。
なお、制御対象のモータをステッピングモータ１６７ａとする場合を例に挙げて説明する。

タイマ１９６の割込タスクが開始されると、ＣＰＵ１５１ａは、タイマ１９６を動かし始める（Ｓ８１０）。このタイマ１９６を動かし始めるタイミングが図６のＰＷＭ周期タイミングＳ５２０に対応する。さらに、ＣＰＵ１５１aは、タイマ１９７を動かし始める（Ｓ８２０）。本実施形態では、ＣＰＵ１５１aは、タイマ１９６の１動作の間に、タイマ１９７を８回連続して動作させる（図７に示す０〜７に対応する）。
次に、ＣＰＵ１５１aは、ＡＤ変換の繰り返し回数に対応するモータに対応する電流値のＡＤ変換を行わせ、ＡＤコンバート値を取得する。さらに、タイマの繰り返し回数に対応するモータのＰＷＭデータを演算する（Ｓ８３０）。

ＣＰＵ１５１aは、タイマ１９７の開始（Ｓ８２０）およびＰＷＭデータの演算（Ｓ８３０）を連続して８回繰り返す（Ｓ８４０）。
ＣＰＵ１５１aは、タイマ１９６が所定値までカウントすると、再度、図８に示すタイマ１９６の割込タスクの処理を開始する。つまり、図６および図７に示すように、タイミングＳ５２０を起点にした処理が繰り返される。

本実施形態では、タイマ１９６は２５６［μｓｅｃ］周期でＰＷＭ周期タイミングを発生し、タイマ１９７は１６［μｓｅｃ］周期でＡＤコンバートタイミング（図７：タイミングＳ５２３〜Ｓ５２７）を発生させる。
そして、ＰＷＭ機能部は、図６に示すように、ＰＷＭ周期タイミングＳ５２０に同期して、ＰＷＭ周期（２５６［μｓｅｃ］）のＰＷＭ信号を生成する。

このように、ＣＰＵ１５１ａは、割込コントローラＩＲＱＣ１８０内の７つのカウンタータイマ機能、及び、各タイマ割込指示１８０ａの組み合わせにより、システムコントローラ１５１が有するＰＷＭ機能部を介してＡ／Ｄ変換器を共用可能に制御する。
このようにしてＣＰＵ１５１ａは、Ａ相とＢ相の２つのＰＷＭによるステッピングモータ１６７ａを含む５つのモータの駆動制御を行う。
以下、ＡＤコンバート値に基づいてＰＷＭ信号のパルス幅を決定する逐次演算について説明する。

図９は、図８中に示すステップＳ８３０の処理、つまりＡＤコンバート値の取得およびＰＷＭデータの演算処理の一例を示すフローチャートである。なお、制御対象のモータをステッピングモータ１６７ａとする場合を例に挙げて説明する。また、図７に示す各処理は、ＣＰＵ１５１ａにより制御される。

ＣＰＵ１５１ａは、ＡＤ変換の繰り返し回数に対応するモータに対応する電流値のＡＤ変換を行わせ、ＡＤコンバート値を取得する（Ｓ５１０）。なお、取得したＡＤコンバート値は、例えばＲＡＭ１５１ｃに格納される。

ＣＰＵ１５１ａは、位置指令パルス（θ_ｒｅｆ）から現在の電流検知割込までの時間値である位置指令パルス（θ_ｒｅｆ）カウント値を取得する（Ｓ５５３）。なお、取得した位置指令パルス（θ_ｒｅｆ）カウント値は、例えばＲＡＭ１５１ｃに格納される。

ＣＰＵ１５１ａは、取得した位置指令パルス（θ_ｒｅｆ）カウント値と、前回割込時の位置指令パルス（θ_ｒｅｆ）カウント値との差分（電気角θの時間変化）に基づいて、現在の位置指令パルスの周期情報である指令速度値ωを導出する（Ｓ５１４）。
ＣＰＵ１５１ａは、導出した指令速度ωが閾値速度ωｔｈよりも大きいか否かを判別する（Ｓ５１５）。このように、ステップＳ５１５の処理において安定速度を超過しているか否かが判別される。

ＣＰＵ１５１ａは、指令速度ωが一定速度値（ωｔｈ）よりも大きい場合（Ｓ５１５：Ｙｅｓ）、ベクトル演算モードに移行する（Ｓ５６０）。また、そうでない場合（Ｓ５１５：Ｎｏ）、オープン演算モードに移行する（Ｓ５７０）。
このようにして、安定速度を超過しているか否かに応じて、ステッピングモータ１６７ａを制御するためのモータ制御方式が特定される。

［ベクトルモード演算］
ここで、ベクトルモード演算について説明する。本方式は、基本的な構成はブラシレスＤＣモータ、ＡＣサーボモータ等で利用されている座標変換を用いたインバータ制御である。
具体的には、ステッピングモータ１６７ａのＡ相、Ｂ相に流れる通常の電流ベクトルを表す静止座標系が、図４に示すような、回転子の磁極方向をｄ軸、さらに９０度進んだ方向をｑ軸と定義される回転座標系に変換される。なお、このインバータ制御は大きく分けて、位置ＰＩＤ制御と電流ＰＩＤ制御の二つの制御演算ループとして構成される。

比例、積分補償ステップから構成される位置ＰＩＤ制御では、検出したステッピングモータ１６７ａの出力軸の電気角θと、位置指令パルス（θ_ｒｅｆ）カウント値とに基づいて、これらの偏差が小さくなるように電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆを導出する。

なお、ベクトル制御では、位置ＰＩＤ制御を行うためにステッピングモータ１６７ａの位置情報を位置制御にフィードバックする必要がある。
通常、これらの情報を検出するために、ステッピングモータにロータリーエンコーダを取り付けて、ロータリーエンコーの出力パルス数に基づいて位置情報を取得する。そして、取得した位置情報における出力パルス周期に基づいて速度情報を取得する。
ところが、本来ステッピングモータの駆動に不要であるロータリーエンコーダを付加することにより、機器製造コストの上昇、配置スペースが必要になるなど問題が生じる。そこで、エンコーダを用いずにステッピングモータ１６７ａの位置、及び速度情報を推定するセンサレス制御が提案されている。

ただし、上記説明したセンサレス制御の誘起電圧成分検知によるベクトル制御では、一定速度（ωｔｈ）以上の回転が必要とされる。
そのため、ステッピングモータの起動や停止時の速度が極めて遅い限られた制御状態においては、前述したオープン演算モード（オープン制御：各相の電流検知にもとづいて、各相の励磁ＰＷＭ周期を決定する）に切り替えるように構成する。このようにして、ステッピングモータを駆動制御するように構成しても良い。

図１０は、図９に示すステップＳ５６０（ベクトル演算モード）におけるＰＷＭデータ演算処理の一例を示すフローチャートである。
ＣＰＵ１５１ａは、誘起電圧演算を行う（Ｓ５１２ａ）。
具体的には、ＣＰＵ１５１ａは、交流電流ｉα、ｉβ、及び、ステッピングモータ１６７ａの駆動電圧ｖα、ｖβを導出する。交流電流ｉαはＡ／Ｄ変換器１５３ａから取得したＡＤコンバート値に対応し、交流電流ｉβはＡ／Ｄ変換器１５３ｂから取得したＡＤコンバート値に対応する。
そして、ＣＰＵ１５１ａは、入力された電流値と出力する電圧値に基づいて、モータ等価回路における以下の電圧方程式に基づいてステッピングモータ１６７ａの誘起電圧Ｅα、Ｅβを推定する。なお、誘起電圧Ｅα、Ｅβは、下記式（１）、（２）を用いて導出することができる。

Ｅα＝Ｖα−Ｒ＊ｉα−Ｌ＊ｄｉα／ｄｔ・・・（１）
Ｅβ＝Ｖβ−Ｒ＊ｉβ−Ｌ＊ｄｉβ／ｄｔ・・・（２）

なお、Ｒ：巻線レジスタンス、Ｌ：巻線リアクタンスであり、ＲとＬの値は予めＲＯＭ１５１ｂに記憶されているものとする。

ＣＰＵ１５１ａは、位置演算を行いステッピングモータ１６７ａの電気角θを導出する（Ｓ５１３）。なお、電気角θは、下記式（３）を用いて導出することができる。

θ＝ＡＴＡＮ（−Ｅβ／Ｅα）・・・（３）

なお、導出した電気角θは上述した位置ＰＩＤ制御（Ｓ５０２）にフィードバックされる。また、導出した電気角θは、座標変換処理（Ｓ５０５）においても使用されることになる。

［電流制御］
モータの各相に流れる電流値は、電流検知信号１６８ａ、１６８ｂとしてＡ／Ｄ変換器１５３ａ、１５３ｂにより検知され、電流検知の処理（図９：ステップＳ５１０）においてＣＰＵ５１６ａが取得した状態になる。
ＣＰＵ１５１ａは、位置ＰＩＤ制御を行う（Ｓ５０２）。具体的には、ＣＰＵ１５１ａは、位置指令パルス（θ_ｒｅｆ）に基づいて電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆを導出する。電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆは、αβ軸からｄｑ軸へと変換演算された後の電流指令値である。

ＣＰＵ１５１ａは、座標変換処理を行う（Ｓ５０３）。具体的には、ＣＰＵ１５１ａは、静止座標系でステッピングモータ１６７ａに流れる電流をｉα＝Ｉ＊ｃｏｓθ、ｉβ＝Ｉ＊ｓｉｎθとし、θを静止座標系のα軸と回転子磁束のなす相対角（電気角）とする。この場合、回転座標系における電流値は、ｉｄ＝ｃｏｓθ＊ｉα＋ｓｉｎθ＊ｉβ、ｉｑ＝−ｓｉｎθ＊ｉα＋ｃｏｓθ＊ｉβと表わすことができる。

この変換によって、Ａ相Ｂ相に流れる交流電流ｉα、ｉβや電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆは、直流電流で表現することができる。ここで、ｄ軸電流は磁束量を制御可能な成分であり、トルクには寄与しない。他方、ｑ軸電流はステッピングモータ１６７ａの発生トルクを支配する成分である。

このように座標変換処理（Ｓ５０３）によりｄ−ｑ変換が行われ、ｑ軸電流ｉｑ、及びｄ軸電流ｉｄが得られる。得られたｑ軸電流・ｄ軸電流と、上述した位置ＰＩＤ制御（Ｓ５０２）から出力された電流指令値ｉｑ_ｒｅｆ、ｉｄ_ｒｅｆとの偏差が電流ＰＩＤ制御（Ｓ５０４）に用いられる。通常のベクトル制御では、トルクに寄与しないｉｄ成分が０となるようにｄ軸電流は制御される。

ＣＰＵ１５１ａは、電流ＰＩＤ制御を行う（Ｓ５０４）。具体的には、ＣＰＵ１５１ａは、位置ＰＩＤ制御（Ｓ５０２）と同様に比例、積分補償器を介して電流偏差量を増幅した後に座標変換処理を行う。このようにして、ＣＰＵ１５１ａは、電流値ｉｑ、ｉｄを静止座標系の電流量ｉα、ｉβへと逆変換する。また、逆変換は下記式（３）、（４）を用いて行うことができる。

ｉα＝ｃｏｓθ＊ｉｑ−ｓｉｎθ＊ｉｄ・・・（３）
ｉβ＝ｓｉｎθ＊ｉｑ＋ｃｏｓθ＊ｉｄ・・・（４）

ＣＰＵ１５１ａは、変換後の電流値ｉα、ｉβに基づいて駆動電圧ｖα、ｖβを導出する（Ｓ５０５）。
ＣＰＵ１５１ａは、ＰＷＭ信号の反転タイミングの予約設定を行う（Ｓ５０６）。具体的には、ＣＰＵ１５１ａは、駆動電圧ｖα、ｖβに基づいて、ＰＷＭ信号１７１ａ、１７１ｂが機能するようにレジスタに予約設定する。このようにして、１モータ当りのタイマ１９７による割込タスクを終了する。なお、ＰＷＭ信号の発生パターンは、図６に示すタイミングチャートのようになる。
このようなフィードバック系を構築することで、ベクトル制御では、負荷に応じた必要最低限の駆動電流を常時モータに印加することになり、省電力かつ低騒音のモータ駆動を実現することができる。

図１１は、図９に示すステップＳ５７０（オープン演算モード）におけるＰＷＭデータ演算処理の一例を示すフローチャートである。
ＣＰＵ１５１ａは、誘起電圧演算を行う（Ｓ５１２ｂ）。具体的には、ＣＰＵ１５１ａは、Ａ／Ｄ変換器１５３ａ、１５３ｂによってデジタル値に変換された交流電流ｉα、ｉβ、及び、ステッピングモータ１６７ａの駆動電圧ｖα、ｖβを導出する。
そして、ＣＰＵ１５１ａは、入力された電流値と出力する電圧値に基づいて、モータ等価回路における以下の電圧方程式に基づいてステッピングモータ１６７ａの誘起電圧Ｅα、Ｅβを推定する。

ＣＰＵ１５１ａは、目標電流（ｉａ_ｒｅｆ、ｉｂ_ｒｅｆ）を設定する（Ｓ５１７）。
ＣＰＵ１５１ａは、電流ＰＩＤ制御を行う（Ｓ５１８）。具体的には、ＣＰＵ１５１ａは、位置ＰＩＤ制御（図８に示すステップＳ５０２の処理）と同様に比例、積分補償器を介して電流偏差量を増幅した後に座標変換処理を行う。
ＣＰＵ１５１ａは、ＰＷＭ信号の反転タイミングの予約設定を行う（Ｓ５１９）。

図１２Ａ、図１２Ｂ、及び図１２Ｃは、ＰＷＭ機能部のフルブリッジ回路の一例を説明するための図である。
また、図１２Ａに示すように、システムコントローラ１５１が有するＰＷＭ機能部（例えば、ＰＷＭ５０６ａ）は、ＦＥＴを用いたフルブリッジ回路で構成され、２相ステッピングモータの場合ではＡ相ＰＷＭとＢ相ＰＷＭの２つのフルブリッジ回路を有する。
また、図１２ＢはＰＷＭ信号がＨｉのときのモータ巻線に流れる駆動電流の向きを表し、図１２ＣはＰＷＭ信号がＬｏｗのときのモータ巻線に流れる駆動電流の向きを表している。

フルブリッジ回路は、電源電圧に近いハイサイド（ハイ領域）側の左右ＦＥＴとローサイド側の左右ＦＥＴの４つのＦＥＴを有する。ハイサイド左側とローサイド（ロー領域）右側ＦＥＴのゲート信号に駆動電圧を示すＰＷＭ信号を接続し、それ以外のハイサイド右側とローサイド左側にＰＷＭ信号の反転信号を接続する。これにより、ＰＷＭ制御周期におけるＰＷＭ信号のＨｉ幅の比率（以下、ＰＷＭ信号正デューティ）を調整して、所望の駆動電圧をモータ巻線両端に与えモータ巻線に駆動電流を流すことができる。

モータの各相に流れる駆動電流はフルブリッジ回路グラウンド側に配置する電流検出抵抗５０７、５０８に印可される電圧を図示しないオペアンプで増幅し、Ａ／Ｄ変換器によりデジタル信号に変換しＣＰＵ１５１ａが取得する。
このとき、ＰＷＭ信号はＦＥＴのスイッチ（スイッチング素子）をＯＮ／ＯＦＦしてモータ巻線に所望の駆動電圧を印可するのでＨｉ／Ｌｏｗを繰り返すことになる。Ｈｉ／Ｌｏｗ切り替わり時にはＦＥＴのスイッチングノイズが発生するので電流検出時刻（所定時刻）はＰＷＭ信号のＨｉ幅、Ｌｏｗ幅それぞれの中央部分が望ましい。
このように、三角波をキャリアとしてモータ駆動電圧を変調波とする三角波比較方式のデジタル演算を行う場合において、変調波の変化時刻を三角波の山と谷のどちらかの時刻に同期させることになる。

また、駆動電流を検出する方法としては、ブリッジ回路のグラウンド側にシャント抵抗を配置し、抵抗に掛かる電圧をオペアンプで増幅してＡ／Ｄ変換器を用いて検出する構成としたとする。この場合、図１２Ｂ、図１２Ｃに示すように、モータに流れる駆動電流の向きは一定であっても、シャント抵抗に流れる検出電流の向きはＰＷＭ信号がＨｉの時と、Ｌｏｗの時で異なる現象が発生する。
そこで検出電流の向きをそろえるために、ＣＰＵ１５１ａは、ＰＷＭ信号がＨｉかＬｏｗのどちらの時刻で検出するかに応じて検出電流値の符号を反転する。なお、駆動電圧データの正負に応じてＰＷＭ信号のＨｉ幅とＬｏｗ幅のどちらが相対的に長いかが決まる。

［タイミング制御］
このように、システムコントローラ１５１（ＣＰＵ１５１ａ）は、電流検出を行う位相をＰＷＭ周期タイミング（図６：タイミングＳ５２０）より、４分の３（３／４）周期遅れた位相１９２［μｓｅｃ］のタイミングを中心にした極性制御を行う。

図１３は、位相に基づく４回のＰＷＭ信号１７１ａと３回のＡＤコンバートについて、ＰＷＭ幅を段階的（各％）に並列記載した場合のＰＷＭ発生区間（ＰＷＭ信号区間）、ＡＤコンバートタイミング（図中矢印のタイミング）の関係例を示すグラフである。なお、図１３のグラフは、縦軸をＰＷＭ信号１７１ａのＰＷＭ幅を表し、横軸を時間としている。
同様にして、他のステッピングモータに対しても、それぞれに対応するＰＷＭ機能部によりモータのＡ相、Ｂ相に対するＰＷＭ信号がＰＷＭ信号１７２ａ〜１７５ａと１７２ｂ〜１７５ｂとして生成される。

図１３に示すように、ＣＰＵ１５１ａは、ＰＷＭ周期毎（ＰＷＭ出力周期毎）にＰＷＭ信号のＨｉ幅とＬｏｗ幅とにおいて、幅が短い方の中心位置（短い方の幅の中心値）が４分の３（３／４）周期遅れた位相になるようにＰＭＷ信号を制御する。幅が短い方の中心位置がＰＷＭ周期における所定位相範囲内に存在することになる。この極性制御によりＰＷＭ信号のエッジは、タイミングＳ５２０のＰＷＭ周期の後半の半位相にしか現れないことになる。
例えば、図６に示すＰＷＭ周期タイミングＳ５２０ａでは、Ｈｉ幅の中心が４分の３周期遅れた位相Ｓ５２１ａを中心に、Ｈｉ、Ｌｏｗの順序で遷移する。また、ＰＷＭ周期タイミングＳ５２０ｂでは、Ｌｏｗ幅の中心が４分の３周期遅れた位相Ｓ５２１ｂを中心に、Ｌｏｗ、Ｈｉの順序で遷移する。

また、図１４は、従来例の２つのモータ１、２に対するＰＷＭ信号のＰＷＭ幅を並列記載した場合の、ＰＷＭ発生区間（ＰＷＭ信号区間）、ＡＤコンバートタイミング（図中矢印のタイミング）の関係例を示すグラフである。
図１４のグラフは、縦軸をモータ１、２とし、横軸を時間としている。従来は、共通のＰＷＭ周期タイミング（タイミングＳ５２０）がないので、各モータのＰＷＭ周期の位相がずれる。

図１４では各モータにおけるＡＤコンバートタイミングにおいて、相互のＰＷＭエッジが干渉する場合が混在していることが見て取れる。
図１４に示すような従来の方式では、このときＦＥＴのスイッチングノイズは、２４［Ｖ］電源リップルや電磁波の影響が大きいため、複数の相でＡ／Ｄ変換器を共用する構成において相互に他の相のＡＤコンバート精度へも悪影響を及ぼす場合がある。
このため、ノイズフィルタ部品の追加や、シールド線を配置したり、Ａ／Ｄ変換器の共用を断念してアナログ分離をするなどのコストアップが生じてしまうことになる。

しかしながら、本実施例のモータ制御装置の制御では、電流検知兼励磁ＰＷＭタイミング制御を共通のタイマ１９７で行って位相調整する。
これにより、図６に示すタイミングＳ５２０における前半１２８［μｓｅｃ］の間に、共通のＡ／Ｄ変換器１５３ａ、１５３ｂにおいて全てのＡＤコンバートタイミング（図７：タイミングＳ５２１〜Ｓ５２８）を集中させることができる。
さらに、ＣＰＵ１５１ａにおいて全てのモータの２相の逐次ベクトル演算が行われ、後半１２８［μｓｅｃ］の間に全てのＰＷＭ遷移を集中させることができる。このように、遷移タイミングが特定位相範囲内に収まるように調整される。また、電流検出タイミングは、遷移タイミングの範囲外のタイミングになる。

図１５は、システムコントローラ１５１（ＣＰＵ１５１ａ）によるタイミング制御により５つのモータ制御した場合のＰＷＭ発生区間（ＰＷＭ信号区間）、ＡＤコンバートタイミング（図中矢印のタイミング）の関係例を示すグラフである。
図１５に示すように、システムコントローラ１５１（ＣＰＵ１５１ａ）によるタイミング制御により、各モータ相互にＡＤコンバート精度が劣化することが少ないように調整されることが見て取れる。

このように、本実施形態に係る画像形成装置３０１では、Ａ／Ｄ変換器を複数のモータにおいて共有する場合であっても、モータ励磁ＰＷＭエッジによるＦＥＴスイッチングノイズによって相互にＡＤコンバート精度の劣化を防ぐように制御することができる。

このとき、複数のモータは、Ａ／Ｄ変換器を共用していてもＰＷＭの位相を揃えているのみであるから、起動や停止や回転速度は個別に自由に構成可能であり駆動に対する制約は無い。また、装置内の各所の複数のモータ配置から、各々のアナログ電流検知信号を共通のＡ／Ｄ変換器まで束線で伝送される場合であっても、過度なシールド線や束線分離を行うことなくＡＤ変換精度に悪影響しない、ローコストな回路実装が可能になる。

また、検出時刻の切り替わりがなく常に一定検出間隔にできるので、より低速の電流検出器を用いた電流検知回路の共用が可能になる。これにより、ローコストな低速Ａ／Ｄ変換器の選定が可能になり、より少ないＡ／Ｄ変換器数でより多くのモータをベクトル制御で駆動することができる。

また、常に一定検出間隔にできるので、より低速の推定電気角の算出演算回路部分も共用が可能となり、ローコストな低速ＣＰＵなどの低速演算回路の選定が可能になり、少ない演算回路規模でより多くのモータをベクトル制御で駆動することができる。

また、１つのＡ／Ｄ変換器を共用する構成も可能であるが、２つのＡ／Ｄ変換器で２相ステッピングモータの電流検知を構成する場合には、電流検出時刻を複数のモータの複数相間で常に同時刻で順序良く揃えることができる。そのため、時間的にずれのない正確な電流検知が可能となり、モータ駆動回転むらや振動が発生しない安定したモータ駆動をすることができるためコストパフォーマンスの向上を図ることができる。

本実施形態に係る画像形成装置３０１では、また、時分割でＡ／Ｄ変換器の共用する場合の、複数モータの複数の電流検知タイミングの位相関係を固定できるようにするため、ＰＷＭの周期を共通化と位相関係を調整することができる。
また、出力する駆動電圧に基づいて、ＰＷＭ信号の生成方法を変更し、Ｈｉ幅とＬｏｗ幅の割合（デューティー比）は変えずに、常にＰＷＭ信号のパルス遷移時刻が一定位相に現れるように複数のモータのＰＷＭ信号を生成することが可能になる。

なお、共通のＰＷＭ周期タイマ１９６及びＡＤコンバート間隔タイマ１９７により位相調整するように構成することもできる。この場合、ＡＤコンバートタイミングを所定の位相に集中させて共用しつつ、所定の非検知時間を設けたり、あるいはモータ毎の配置や特性に合わせて検知順を変えることも可能である。

例えば、モータやモータドライバの配置や応答遅延特性が入力ＰＷＭ波形に対して、出力値が５０［μｓｅｃ］遅れるような場合があるとする。この場合、それに合わせて共通のＰＷＭ周期タイマ１９６およびＡＤコンバート間隔タイマ１９７で、５０［μｓｅｃ］遅らせるように調整する。これにより、よりノイズの少ない所定の位相へ調整して高精度にすることも可能である。

上記説明した実施形態は、本発明をより具体的に説明するためのものであり、本発明の範囲が、これらの例に限定されるものではない。

Claims (11)

1. 複数のモータを制御するモータ制御装置であって、
   前記複数のモータに対応させて複数のＰＷＭ信号を生成する生成手段と、
   前記生成された複数のＰＷＭ信号に基づき、前記複数のモータに対応する複数の駆動電流を出力するモータ駆動制御部と、
   前記複数の駆動電流をデジタル値に変換するＡ／Ｄ変換手段と、
   前記複数のＰＷＭ信号の複数のＰＷＭ周期は同一であり、
   前記複数のＰＷＭ信号は、前記ＰＷＭ周期毎にＰＷＭ信号のハイ領域の幅と該ＰＷＭ信号のロー領域の幅とにおける短い方の幅が、該ＰＷＭ周期における所定位相範囲内に存在し、
   前記Ａ／Ｄ変換器は、前記ＰＷＭ周期における前記所定位相範囲外において、前記複数のモータに対応する複数の駆動電流を異なるタイミングでデジタル値に変換することを特徴とする。
   モータ制御装置。
2. 前記Ａ／Ｄ変換手段は、第１Ａ／Ｄ変換器と第２Ａ／Ｄ変換器を有し、
   前記第１Ａ／Ｄ変換器は前記複数のモータの第１相の駆動電流をデジタル値に変換し、
   前記第２Ａ／Ｄ変換器は前記複数のモータの第２相の駆動電流をデジタル値に変換することを特徴とする、
   請求項１記載のモータ制御装置。
3. 前記生成手段は、前記デジタル値に基づき前記ＰＷＭ信号を生成することを特徴とする、
   請求項２記載のモータ制御装置。
4. さらに、第１タイマおよび第２タイマを有し、
   前記第１タイマの出力値に基づき前記ＰＷＭ周期を制御し、
   前記第２タイマを用いて、前記Ａ／Ｄ変換器が前記複数の駆動電流を前記デジタル値に変換する前記タイミングを制御し、
   前記第２タイマは前記第１タイマの出力値に同期してカウントを開始する
   ことを特徴とする、
   請求項１記載のモータ制御装置。
5. 前記ＰＷＭ周期毎にＰＷＭ信号のハイ領域の幅と該ＰＷＭ信号のロー領域の幅とにおける短い方の幅の中心値が、前記ＰＷＭ周期の開始から３／４周期の位置であることを特徴とする、
   請求項１記載のモータ制御装置。
6. ２つ以上の相巻線を有する複数のモータと、
   前記複数のモータそれぞれの駆動を制御する複数の駆動制御手段と、
   前記モータの相巻線のうち、少なくとも２相の巻線に流れる電流をそれぞれ検出し、当該モータの複数の相の電流検出を時分割で行う共有の電流検出手段と、
   前記駆動制御手段が前記複数のモータそれぞれの各巻線に所望の駆動電圧を印可するための、三角波をキャリアとしてモータ駆動電圧を変調波とする三角波比較方式による２つ以上の相のＰＷＭ信号それぞれを発生する遷移タイミングと、前記電流検出手段の検出タイミングとを調整するタイミング制御手段と、を有することを特徴とする、
   モータ制御装置。
7. 前記複数の駆動制御手段それぞれは、前記モータを駆動するフルブリッジ回路として構成されることを特徴とする、
   請求項６に記載のモータ制御装置。
8. 前記モータは、ステッピングモータであることを特徴とする、
   請求項６に記載のモータ制御装置。
9. 前記電流検出手段は、前記モータの複数の相の電流検出を時分割で行う共有のアナログデジタル変換式の電流検出器であることを特徴とする、
   請求項６に記載のモータ制御装置。
10. 前記タイミング制御手段は、前記複数のモータにおけるＰＷＭ信号は同一かつ共通の周期であり、これらのＰＷＭ信号のデューティー比に応じて信号幅の外端が特定位相範囲に収まるように調整し、前記電流検出のタイミングは、前記遷移タイミングの範囲外となるように調整することを特徴とする、
    請求項６に記載のモータ制御装置。
11. 前記タイミング制御手段は、前記電流検出手段が検出した電流値に基づいて、前記モータの相巻線に発生する誘起電圧をそれぞれ推定し、
    前記推定した相巻線の誘起電圧に基づいて前記モータのロータと前記相巻線とのなす相対角である電気角を導出し、
    前記導出した電気角の時間変化に基づいて前記モータの回転速度を導出し、
    前記電流値と、前記電気角又は前記回転速度とに基づくベクトル制御を時分割で行うことを特徴とする、
    請求項６に記載のモータ制御装置。

Images