JPWO2018025901A1 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JPWO2018025901A1 JPWO2018025901A1 JP2018531946A JP2018531946A JPWO2018025901A1 JP WO2018025901 A1 JPWO2018025901 A1 JP WO2018025901A1 JP 2018531946 A JP2018531946 A JP 2018531946A JP 2018531946 A JP2018531946 A JP 2018531946A JP WO2018025901 A1 JPWO2018025901 A1 JP WO2018025901A1
- Authority
- JP
- Japan
- Prior art keywords
- switching regulator
- voltage
- slope
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 8
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Abstract
スイッチングレギュレータ制御回路は、所定周波数のクロック信号ＣＬＫに基づいてスロープ電圧ＶＳＬＰを生成するスロープ回路３と、スイッチングレギュレータの出力電圧に応じた電圧ＶＦＢと基準電圧ＶＲＥＦとの差分に応じた誤差信号Ｖｃを生成するエラーアンプ１と、スロープ電圧ＶＳＬＰと誤差信号Ｖｃを比較するコンパレータ４と、クロック信号ＣＬＫに基づいてセットされ、コンパレータ４の出力信号によってリセットされるＲＳフリップフロップ６と、を有する。ＲＳフリップフロップ６がセットされるタイミングがスロープ電圧ＶＳＬＰの傾斜が開始するタイミングに対して遅延する。
Description
本発明は、電源装置に関し、特にスイッチングレギュレータに関する。
様々な電子機器において、内部に使用される電子回路に適切な電圧を供給するため、スイッチングレギュレータが広く用いられている。スイッチングレギュレータは、スイッチング素子のオンオフを制御するためのスイッチング信号を生成するスイッチングレギュレータ制御回路を有している。
スイッチングレギュレータ制御回路の制御方式として、ＰＷＭ制御方式が広く用いられている（例えば特許文献１参照）。ＰＷＭ制御方式のスイッチングレギュレータ制御回路では、ラッチ部が、クロック信号によってセットされ、誤差信号とスロープ電圧との比較結果であるＰＷＭ[Pulse Width Modulation]信号によってリセットされ、ラッチ部からスイッチング信号が出力される。
しかしながら、従来のＰＷＭ制御方式のスイッチングレギュレータ制御回路は、ラッチ部から出力されるスイッチング信号の最小パルス幅、すなわち最小オン時間を十分に短くすることができないという問題を有していた。したがって、従来のＰＷＭ制御方式のスイッチングレギュレータ制御回路を有する降圧型スイッチングレギュレータでは、入力電圧を出力電圧の目標値まで降圧することができる入力電圧の範囲の最大値を十分に大きくすることができなかった。
本発明は、上記の状況に鑑み、最小オン時間を短くすることができるＰＷＭ制御方式のスイッチングレギュレータ制御回路並びにこれを備えるスイッチングレギュレータ及び車両を提供することを目的とする。
本明細書中に開示されているスイッチングレギュレータ制御回路は、所定周波数のクロック信号に基づいてスロープ電圧を生成するスロープ電圧生成部と、スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記スロープ電圧と前記誤差信号を比較する第１コンパレータと、前記クロック信号に基づいてセットされ、前記第１コンパレータの出力信号によってリセットされるラッチ部と、を有し、前記ラッチ部がセットされるタイミングが前記スロープ電圧の傾斜が開始するタイミングに対して遅延する構成（第１の構成）である。
また上記第１の構成のスイッチングレギュレータ制御回路において、前記クロック信号を入力する遅延部を有し、前記遅延部の出力信号が前記ラッチ部のセット端子に供給される構成（第２の構成）であってもよい。
また上記第２の構成のスイッチングレギュレータ制御回路において、前記遅延部が前記クロック信号と所定の電圧とを比較する第２コンパレータである構成（第３の構成）であってもよい。
また上記第３の構成のスイッチングレギュレータ制御回路において、前記所定の電圧が前記誤差信号である構成（第４の構成）であってもよい。
また上記第３の構成のスイッチングレギュレータ制御回路において、前記所定の電圧が定電圧である構成（第５の構成）であってもよい。
また上記第１〜第５いずれかの構成のスイッチングレギュレータ制御回路において、前記スロープ電圧生成部が、前記スイッチングレギュレータに設けられるインダクタを流れる電流を検出する電流検出部の検出結果を受け取り、前記スロープ電圧が前記電流検出部の検出結果に応じた電圧である構成（第６の構成）であってもよい。
また上記第１の構成のスイッチングレギュレータ制御回路において、前記クロック信号がローレベルからハイレベルに反転する第１反転タイミング及び前記クロック信号がハイレベルからローレベルに反転する第２反転タイミングの一方で前記ラッチ部がセットされ、前記第１反転タイミング及び前記第２反転タイミングの他方で前記スロープ電圧の傾斜が開始する構成（第７の構成）であってもよい。
本明細書中に開示されているスイッチングレギュレータは、上記第１〜第７いずれかの構成のスイッチングレギュレータ制御回路と、前記スイッチングレギュレータ制御回路によってオンオフされるスイッチング素子と、を有する構成（第８の構成）である。
本明細書中に開示されている車両は、上記第８の構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を有する構成（第９の構成）である。
本明細書中に開示されているＰＷＭ制御方式のスイッチングレギュレータ制御回路並びにこれを備えるスイッチングレギュレータ及び車両によれば、スイッチング信号の最小パルス幅、すなわち最小オン時間を短くすることができる。
＜第１実施形態＞
図１は、スイッチングレギュレータの第１実施形態の構成を示す図である。第１実施形態に係るスイッチングレギュレータ１０１は、降圧型スイッチングレギュレータであって、半導体集積回路パッケージＰ１１と、ＭＯＳトランジスタＱ１及びＱ２と、インダクタＬ１と、出力コンデンサＣ１と、出力抵抗Ｒ０と、分圧抵抗Ｒ１及びＲ２と、電流検出用抵抗Ｒａと、を備える。
図１は、スイッチングレギュレータの第１実施形態の構成を示す図である。第１実施形態に係るスイッチングレギュレータ１０１は、降圧型スイッチングレギュレータであって、半導体集積回路パッケージＰ１１と、ＭＯＳトランジスタＱ１及びＱ２と、インダクタＬ１と、出力コンデンサＣ１と、出力抵抗Ｒ０と、分圧抵抗Ｒ１及びＲ２と、電流検出用抵抗Ｒａと、を備える。
ＭＯＳトランジスタＱ１は、Ｎチャネル型ＭＯＳトランジスタであって、入力電圧ＶＩＮが印加されている入力電圧印加端からインダクタＬ１の一端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ１のドレインは、入力電圧ＶＩＮが印加されている入力電圧印加端に接続されている。ＭＯＳトランジスタＱ１のソースは、インダクタＬ１の一端及びＭＯＳトランジスタＱ２のドレインに接続されている。
ＭＯＳトランジスタＱ２は、Ｎチャネル型ＭＯＳトランジスタであって、接地端からインダクタＬ１の一端に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ２のドレインは、上述の通りインダクタＬ１の一端及びＭＯＳトランジスタＱ１のソースに接続されている。ＭＯＳトランジスタＱ２のソースは、接地端に接続されている。なお、ＭＯＳトランジスタＱ２の代わりにダイオードを用いることもできる。
インダクタＬ１の他端は電流検出用抵抗Ｒａを介して出力電圧ＶＯＵＴが印加されている出力電圧印加端に接続されている。
出力コンデンサＣ１は出力電圧ＶＯＵＴのリップルを低減するための平滑コンデンサである。また出力電圧ＶＯＵＴは、出力コンデンサＣ１と出力抵抗Ｒ０によって構成される位相補償回路によって位相補償される。
分圧抵抗Ｒ１及びＲ２は、出力電圧ＶＯＵＴを分圧して帰還電圧ＶＦＢを生成し、帰還電圧ＶＦＢを半導体集積回路パッケージＰ１１に供給する。
半導体集積回路パッケージＰ１１は、スイッチングレギュレータ制御回路と、ドライバ７と、を備える。スイッチングレギュレータ制御回路は、エラーアンプ１と、基準電圧源２と、抵抗Ｒ３と、コンデンサＣ２と、スロープ回路３と、コンパレータ４及び５と、ＲＳフリップフロップ６と、電流検出アンプＳＡ１と、発振器ＯＳＣ１とによって構成され、ＭＯＳトランジスタＱ１及びＱ２のオンオフを制御するためのスイッチング信号ＳＷを生成する。
発振器ＯＳＣ１は、所定周波数（例えば２ＭＨｚ）のクロック信号ＣＬＫを生成する。電流検出アンプＳＡ１は電流検出用抵抗Ｒａの両端電位差を増幅した信号である情報信号ＩＮＦを生成する。情報信号ＩＮＦはインダクタＬ１を流れる電流の情報を有する信号である。
エラーアンプ１は、帰還電圧ＶＦＢと、基準電圧源２から出力される基準電圧ＶＲＥＦとの差分に応じた誤差信号を生成する。誤差信号は、抵抗Ｒ３とコンデンサＣ２によって構成される位相補償回路によって位相補償される。
スロープ回路３は、クロック信号ＣＬＫに基づき制御され、電流検出アンプＳＡ１から出力される情報信号ＩＮＦを受け取ることでインダクタＬ１の電流情報を有しており、インダクタＬ１の電流情報が反映されたスロープ電圧ＶＳＬＰを生成して出力する。具体的には、スロープ回路３は、クロック信号ＣＬＫのハイレベルからローレベルへの切り替わる毎にスロープ電圧ＶＳＬＰを初期値に戻しスロープ電圧ＶＳＬＰの傾斜が開始するタイミングとする。これにより、スイッチングレギュレータ１０１はいわゆる電流モード制御型スイッチングレギュレータとなっている。本実施形態ではインダクタＬ１の電流情報をスロープ電圧ＶＳＬＰの傾きに反映させるが、本実施形態とは異なりインダクタＬ１の電流情報をスロープ電圧ＶＳＬＰのオフセット量に反映させてもよい。
コンパレータ４は、位相補償された誤差信号Ｖｃとスロープ電圧ＶＳＬＰとを比較して比較信号であるリセット信号を生成する。スロープ電圧ＶＳＬＰが固定周期であるため、リセット信号はＰＷＭ信号となる。スロープ電圧ＶＳＬＰの方が位相補償された誤差信号Ｖｃよりも大きい場合にリセット信号はハイレベルになり、スロープ電圧ＶＳＬＰが位相補償された誤差信号Ｖｃ以下である場合にリセット信号はローレベルになる。ただし、コンパレータ４においては、位相補償された誤差信号Ｖｃとスロープ電圧ＶＳＬＰとの大小関係が切り替わってから出力信号（リセット信号）のレベルが切り替わる迄に不可避的に遅延が生じる。
コンパレータ５は、位相補償された誤差信号Ｖｃとクロック信号ＣＬＫとを比較して比較信号であるセット信号を生成する。クロック信号ＣＬＫの方が位相補償された誤差信号Ｖｃよりも大きい場合にセット信号はハイレベルになり、クロック信号ＣＬＫが位相補償された誤差信号Ｖｃ以下である場合にセット信号はローレベルになる。ただし、コンパレータ５においては、位相補償された誤差信号Ｖｃとクロック信号ＣＬＫとの大小関係が切り替わってから出力信号（セット信号）のレベルが切り替わる迄に不可避的に遅延が生じる。
コンパレータ４から出力されるリセット信号はＲＳフリップフロップ６のリセット端子に供給され、コンパレータ５から出力されるセット信号はＲＳフリップフロップ６のセット端子に供給される。
ＲＳフリップフロップ６は、セット信号のハイレベルからローレベルへの切り替わり時にスイッチング信号ＳＷをローレベルからハイレベルに切り替え、リセット信号のローレベルからハイレベルへの切り替わり時にスイッチング信号ＳＷをハイレベルからローレベルに切り替える。スイッチング信号ＳＷは、ＲＳフリップフロップ６の反転出力端子から出力される。
ドライバ７は、スイッチング信号ＳＷに基づいてＭＯＳトランジスタＱ１のゲート信号Ｇ１及びＭＯＳトランジスタＱ２のゲート信号Ｇ２を生成し、ゲート信号Ｇ１によってＭＯＳトランジスタＱ１を駆動し、ゲート信号Ｇ２によってＭＯＳトランジスタＱ２を駆動する。その結果、ＭＯＳトランジスタＱ１及びＱ２が相補的にオンオフし、スイッチング信号ＳＷがハイレベルであるときにＭＯＳトランジスタＱ１及ぶＱ２の接続点に生じるスイッチ電圧ＶＳＷがハイレベルになり、スイッチング信号ＳＷがローレベルであるときにスイッチ電圧ＶＳＷがローレベルになる。なお、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２の双方がオフになるデッドタイムを設けることが好ましい。
＜第１実施形態と比較例との比較＞
次に、上述した第１実施形態に係るスイッチングレギュレータ１０１と、図２に示す比較例に係るスイッチングレギュレータ１００とを比較する。
次に、上述した第１実施形態に係るスイッチングレギュレータ１０１と、図２に示す比較例に係るスイッチングレギュレータ１００とを比較する。
第１実施形態に係るスイッチングレギュレータ１０１と比較例に係るスイッチングレギュレータ１００との相違点は、半導体集積回路パッケージの構成のみである。そして、比較例に係るスイッチングレギュレータ１００が備える半導体集積回路パッケージＰ１０は、第１実施形態に係るスイッチングレギュレータ１０１が備える半導体集積回路パッケージＰ１１からコンパレータ５を取り除いた構成である。したがって、比較例に係るスイッチングレギュレータ１００では、クロック信号ＣＬＫがＲＳフリップフロップ６のセット端子に供給される。
図３は、第１実施形態に係るスイッチングレギュレータ１０１と比較例に係るスイッチングレギュレータ１００の動作を示すタイムチャートである。
比較例に係るスイッチングレギュレータ１００では、コンパレータ４における遅延のために、位相補償された誤差信号Ｖｃとスロープ電圧ＶＳＬＰの大小関係が切り替わってスロープ電圧ＶＳＬＰの方が位相補償された誤差信号Ｖｃよりも大きくなった時点ｔ１から図３に示す網掛け部の分だけ遅延してスイッチング信号ＳＷがハイレベルからローベルに切り替わる。つまり、比較例に係るスイッチングレギュレータ１００では、図３に示す網掛け部の分だけスイッチング信号ＳＷのパルス幅が広くなってしまい、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができない。
第１実施形態に係るスイッチングレギュレータ１０１においても、比較例に係るスイッチングレギュレータ１００と同様に、コンパレータ４における遅延のために、位相補償された誤差信号Ｖｃとスロープ電圧ＶＳＬＰの大小関係が切り替わってスロープ電圧ＶＳＬＰの方が位相補償された誤差信号Ｖｃよりも大きくなった時点ｔ１から図３に示す網掛け部の分だけ遅延してスイッチング信号ＳＷがハイレベルからローベルに切り替わる。
しかしながら、第１実施形態に係るスイッチングレギュレータ１０１では、コンパレータ５における遅延のために、位相補償された誤差信号Ｖｃとクロック信号ＣＬＫの大小関係が切り替わってクロック信号ＣＬＫが位相補償された誤差信号Ｖｃ以下になった時点ｔ０から図３に示す斜線部の分だけ遅延してスイッチング信号ＳＷがローレベルからハイベルに切り替わる。したがって、第１実施形態に係るスイッチングレギュレータ１０１では、図３に示す網掛け部によるスイッチング信号ＳＷのパルス幅増大を図３に示す斜線部によるスイッチング信号ＳＷのパルス幅減少の分だけ打ち消すことができる。これにより、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができる。
第１実施形態に係るスイッチングレギュレータ１０１及び比較例に係るスイッチングレギュレータ１００それぞれにおいて、スロープ回路３及びＲＳフリップフロップ６の動作を変更してもよい。具体的には、スロープ回路３が、クロック信号ＣＬＫのローレベルからハイレベルへの切り替わる毎にスロープ電圧ＶＳＬＰを初期値に戻しスロープ電圧ＶＳＬＰの傾斜が開始するタイミングとする。また、ＲＳフリップフロップ６が、セット信号のローレベルからハイレベルへの切り替わり時にスイッチング信号ＳＷをローレベルからハイレベルに切り替え、リセット信号のローレベルからハイレベルへの切り替わり時にスイッチング信号ＳＷをハイレベルからローレベルに切り替える。
上記の通りスロープ回路３及びＲＳフリップフロップ６の動作を変更した場合、第１実施形態に係るスイッチングレギュレータ１０１と比較例に係るスイッチングレギュレータ１００の動作は、図４に示すタイムチャートのようになる。上記の通りスロープ回路３及びＲＳフリップフロップ６の動作を変更した場合でも、第１実施形態に係るスイッチングレギュレータ１０１では、図４に示す網掛け部によるスイッチング信号ＳＷのパルス幅増大を図４に示す斜線部によるスイッチング信号ＳＷのパルス幅減少の分だけ打ち消すことができる。これにより、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができる。
＜第２実施形態＞
図５は、スイッチングレギュレータの第２実施形態の構成を示す図である。第２実施形態に係るスイッチングレギュレータ１０２と第１実施形態に係るスイッチングレギュレータ１０１との相違点は、半導体集積回路パッケージの構成のみである。
図５は、スイッチングレギュレータの第２実施形態の構成を示す図である。第２実施形態に係るスイッチングレギュレータ１０２と第１実施形態に係るスイッチングレギュレータ１０１との相違点は、半導体集積回路パッケージの構成のみである。
第２実施形態に係るスイッチングレギュレータ１０２が備える半導体集積回路パッケージＰ１２と第１実施形態に係るスイッチングレギュレータ１０１が備える半導体集積回路パッケージＰ１１との相違点は、コンパレータ５においてクロック信号ＣＬＫと比較される電圧のみである。
半導体集積回路パッケージＰ１１ではコンパレータ５がクロック信号ＣＬＫと位相補償された誤差信号Ｖｃとを比較するのに対して、半導体集積回路パッケージＰ１２ではコンパレータ５がクロック信号ＣＬＫと定電圧Ｖａとを比較する。定電圧Ｖａは、半導体集積回路パッケージＰ１２の内部で生成されてもよく、半導体集積回路パッケージＰ１２の外部で生成されて半導体集積回路パッケージＰ１２に供給されてもよい。定電圧Ｖａの値は、誤差信号Ｖｃを用いる場合と同様に、クロック信号ＣＬＫがローレベルのときにコンパレータ５の出力信号がローレベルとなり、クロック信号ＣＬＫがハイレベルのときにコンパレータ５の出力信号がハイレベルとなるように調整すればよい。なお、クロック信号ＣＬＫがローレベルのときにコンパレータ５の出力信号がローレベルとなり、クロック信号ＣＬＫがハイレベルのときにコンパレータ５の出力信号がハイレベルとなるのであれば、定電圧Ｖａの代わりに変動電圧を用いることも可能である。
第１実施形態に係るスイッチングレギュレータ１０１と同様に、第２実施形態に係るスイッチングレギュレータ１０２においても、コンパレータ４における遅延に起因するスイッチング信号ＳＷのパルス幅増大を、コンパレータ５における遅延に起因するスイッチング信号ＳＷのパルス幅減少の分だけ打ち消すことができる。これにより、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができる。
ただし、第２実施形態に係るスイッチングレギュレータ１０２では、コンパレータ４でのスロープ電圧ＶＳＬＰとの比較対象が位相補償された誤差信号Ｖｃであってコンパレータ５でのクロック信号ＣＬＫとの比較対象が定電圧Ｖａである、すなわちコンパレータ４とコンパレータ５の動作点が同一ではない。一方、第１実施形態に係るスイッチングレギュレータ１０１では、コンパレータ４でのスロープ電圧ＶＳＬＰとの比較対象及びコンパレータ５でのクロック信号ＣＬＫとの比較対象の双方が位相補償された誤差信号Ｖｃである、すなわちコンパレータ４とコンパレータ５の動作点が同一である。このため、第１実施形態に係るスイッチングレギュレータ１０１の方が第２実施形態に係るスイッチングレギュレータ１０２よりも、コンパレータ４における遅延に起因するスイッチング信号ＳＷのパルス幅増大量と、コンパレータ５における遅延に起因するスイッチング信号ＳＷのパルス幅減少量との一致度を高くすることができる。
＜第３実施形態＞
図６は、スイッチングレギュレータの第３実施形態の構成を示す図である。第３実施形態に係るスイッチングレギュレータ１０３と第１実施形態に係るスイッチングレギュレータ１０１との相違点は、半導体集積回路パッケージの構成のみである。
図６は、スイッチングレギュレータの第３実施形態の構成を示す図である。第３実施形態に係るスイッチングレギュレータ１０３と第１実施形態に係るスイッチングレギュレータ１０１との相違点は、半導体集積回路パッケージの構成のみである。
第３実施形態に係るスイッチングレギュレータ１０３が備える半導体集積回路パッケージＰ１３と第１実施形態に係るスイッチングレギュレータ１０１が備える半導体集積回路パッケージＰ１１との相違点は、半導体集積回路パッケージＰ１１で用いられているコンパレータ５が半導体集積回路パッケージＰ１３では遅延回路８に置換されていることのみである。
遅延回路８はクロック信号ＣＬＫを遅延して出力する。遅延回路８の回路構成に特に限定はないが、例えば一般的なＣＲ遅延回路を遅延回路８として用いることができる。遅延回路８における遅延量は、コンパレータ４における遅延量に近づくように調整すればよい。
第３実施形態に係るスイッチングレギュレータ１０３では、コンパレータ４における遅延に起因するスイッチング信号ＳＷのパルス幅増大を、遅延回路８における遅延に起因するスイッチング信号ＳＷのパルス幅減少の分だけ打ち消すことができる。これにより、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができる。なお、遅延回路８の作り込み次第であるが、概して、コンパレータ４における遅延に起因するスイッチング信号ＳＷのパルス幅増大量とコンパレータ５における遅延に起因するスイッチング信号ＳＷのパルス幅減少量との一致度の方が、コンパレータ４における遅延に起因するスイッチング信号ＳＷのパルス幅増大量と遅延回路８における遅延に起因するスイッチング信号ＳＷのパルス幅減少量との一致度よりも高くなる。
＜用途＞
次に、先に説明したスイッチングレギュレータ１０１〜１０３の用途例について説明する。図７は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（不図示）と、バッテリから供給される直流電圧を入力するプライマリスイッチングレギュレータ（不図示）と、プライマリスイッチングレギュレータから出力される直流電圧を入力するセカンダリスイッチングレギュレータ（不図示）と、車載機器Ｘ１１〜Ｘ１７と、を搭載している。プライマリスイッチングレギュレータはバッテリから直接電力が供給され、セカンダリスイッチングレギュレータはバッテリから間接的に（プライマリスイッチングレギュレータを経由して）電力が供給される。先に説明したスイッチングレギュレータ１０１〜１０３はプライマリスイッチングレギュレータ又はセカンダリスイッチングレギュレータに適用することができる。
次に、先に説明したスイッチングレギュレータ１０１〜１０３の用途例について説明する。図７は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（不図示）と、バッテリから供給される直流電圧を入力するプライマリスイッチングレギュレータ（不図示）と、プライマリスイッチングレギュレータから出力される直流電圧を入力するセカンダリスイッチングレギュレータ（不図示）と、車載機器Ｘ１１〜Ｘ１７と、を搭載している。プライマリスイッチングレギュレータはバッテリから直接電力が供給され、セカンダリスイッチングレギュレータはバッテリから間接的に（プライマリスイッチングレギュレータを経由して）電力が供給される。先に説明したスイッチングレギュレータ１０１〜１０３はプライマリスイッチングレギュレータ又はセカンダリスイッチングレギュレータに適用することができる。
車載機器Ｘ１１〜Ｘ１７はそれぞれプライマリスイッチングレギュレータの出力電圧及びセカンダリスイッチングレギュレータの出力電圧のいずれかを電源電圧として用いる。
車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上述した実施形態では降圧型スイッチングレギュレータを例に挙げて説明したが、昇圧型スイッチングレギュレータ又は昇降圧型スイッチングレギュレータであってもよい。
また、上述した実施形態で説明したスイッチングレギュレータ１０１〜１０３は、クロック信号ＣＬＫを入力する遅延部（コンパレータ５又は遅延回路８）を備える構成であったが、遅延部を備えずにラッチ部がセットされるタイミングをスロープ電圧の傾斜が開始するタイミングに対して遅延させる構成のスイッチングレギュレータであってもよい。
例えば、図２に示す比較例に係るスイッチングレギュレータ１００においてスロープ回路３及びＲＳフリップフロップ６の動作を変更することによって、ラッチ部（ＲＳフリップフロップ６）がセットされるタイミングをスロープ電圧の傾斜が開始するタイミングに対して遅延させる構成にすることができる。このようにＲＳフリップフロップ６の動作を変更したスイッチングレギュレータ１００を便宜上スイッチングレギュレータ１００’と称する。
スイッチングレギュレータ１００’において、スロープ回路３が、クロック信号ＣＬＫのローレベルからハイレベルへの切り替わる毎にスロープ電圧ＶＳＬＰを初期値に戻しスロープ電圧ＶＳＬＰの傾斜が開始するタイミングとする。また、ＲＳフリップフロップ６が、セット信号のハイレベルからローレベルへの切り替わり時にスイッチング信号ＳＷをローレベルからハイレベルに切り替え、リセット信号のローレベルからハイレベルへの切り替わり時にスイッチング信号ＳＷをハイレベルからローレベルに切り替える。これにより、図８に示すようにスイッチングレギュレータ１００’は、スイッチング信号ＳＷの最小パルス幅、すなわち最小オン時間を短くすることができる。なお、図８で比較例として示したスイッチングレギュレータ１００のスイッチング信号ＳＷは、図４で示したスイッチングレギュレータ１００のスイッチング信号ＳＷと同一である。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられるスイッチングレギュレータに利用することが可能である。
１ エラーアンプ
２ 基準電圧源
３ スロープ回路
４、５ コンパレータ
６ ＲＳフリップフロップ
７ ドライバ
１００、１００’、１０１〜１０３ スイッチングレギュレータ
Ｃ１ 出力コンデンサ
Ｃ２ コンデンサ
Ｌ１ インダクタ
ＯＳＣ１ 発振器
Ｐ１０〜Ｐ１３ 半導体集積回路パッケージ
Ｑ１、Ｑ２ ＭＯＳトランジスタ
Ｒ０ 出力抵抗
Ｒ１、Ｒ２ 分圧抵抗
Ｒ３ 抵抗
Ｒａ 電流検出用抵抗
ＳＡ１ 電流検出アンプ
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器
２ 基準電圧源
３ スロープ回路
４、５ コンパレータ
６ ＲＳフリップフロップ
７ ドライバ
１００、１００’、１０１〜１０３ スイッチングレギュレータ
Ｃ１ 出力コンデンサ
Ｃ２ コンデンサ
Ｌ１ インダクタ
ＯＳＣ１ 発振器
Ｐ１０〜Ｐ１３ 半導体集積回路パッケージ
Ｑ１、Ｑ２ ＭＯＳトランジスタ
Ｒ０ 出力抵抗
Ｒ１、Ｒ２ 分圧抵抗
Ｒ３ 抵抗
Ｒａ 電流検出用抵抗
ＳＡ１ 電流検出アンプ
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器
Claims (9)
- 所定周波数のクロック信号に基づいてスロープ電圧を生成するスロープ電圧生成部と、
スイッチングレギュレータの出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
前記スロープ電圧と前記誤差信号を比較する第１コンパレータと、
前記クロック信号に基づいてセットされ、前記第１コンパレータの出力信号によってリセットされるラッチ部と、
を有し、
前記ラッチ部がセットされるタイミングが前記スロープ電圧の傾斜が開始するタイミングに対して遅延することを特徴とするスイッチングレギュレータ制御回路。 - 前記クロック信号を入力する遅延部を有し、
前記遅延部の出力信号が前記ラッチ部のセット端子に供給される請求項１に記載のスイッチングレギュレータ制御回路。 - 前記遅延部が前記クロック信号と所定の電圧とを比較する第２コンパレータである請求項２に記載のスイッチングレギュレータ制御回路。
- 前記所定の電圧が前記誤差信号である請求項３に記載のスイッチングレギュレータ制御回路。
- 前記所定の電圧が定電圧である請求項３に記載のスイッチングレギュレータ制御回路。
- 前記スロープ電圧生成部が、前記スイッチングレギュレータに設けられるインダクタを流れる電流を検出する電流検出部の検出結果を受け取り、
前記スロープ電圧が前記電流検出部の検出結果に応じた電圧である請求項１〜請求項５のいずれか一項に記載のスイッチングレギュレータ制御回路。 - 前記クロック信号がローレベルからハイレベルに反転する第１反転タイミング及び前記クロック信号がハイレベルからローレベルに反転する第２反転タイミングの一方で前記ラッチ部がセットされ、
前記第１反転タイミング及び前記第２反転タイミングの他方で前記スロープ電圧の傾斜が開始する請求項１に記載のスイッチングレギュレータ制御回路。 - 請求項１〜請求項７のいずれか一項に記載のスイッチングレギュレータ制御回路と、
前記スイッチングレギュレータ制御回路によってオンオフされるスイッチング素子と、
を備えることを特徴とするスイッチングレギュレータ。 - 請求項８に記載のスイッチングレギュレータと、
前記スイッチングレギュレータに電力を供給するバッテリと、
を備えることを特徴とする車両。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016153908 | 2016-08-04 | ||
| JP2016153908 | 2016-08-04 | ||
| PCT/JP2017/028004 WO2018025901A1 (ja) | 2016-08-04 | 2017-08-02 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018025901A1 true JPWO2018025901A1 (ja) | 2019-03-14 |
| JP6633206B2 JP6633206B2 (ja) | 2020-01-22 |
Family
ID=61073657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018531946A Active JP6633206B2 (ja) | 2016-08-04 | 2017-08-02 | スイッチングレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10673332B2 (ja) |
| EP (1) | EP3471253B1 (ja) |
| JP (1) | JP6633206B2 (ja) |
| CN (1) | CN109417349B (ja) |
| WO (1) | WO2018025901A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10826397B2 (en) * | 2018-09-03 | 2020-11-03 | Rohm Co., Ltd. | Switching power supply operable in an intermittent driving mode |
| JP7185609B2 (ja) * | 2019-09-19 | 2022-12-07 | 株式会社東芝 | 矩形波信号生成回路、及びスイッチング電源 |
| US11356019B2 (en) * | 2020-07-16 | 2022-06-07 | Microchip Technology Incorporated | Method, system and apparatus for constant, high switching frequency and narrow duty ratio PWM control of DC-DC converters and accurate PFM control at light load |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009219179A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電流モード制御型スイッチングレギュレータ |
| JP2016116369A (ja) * | 2014-12-16 | 2016-06-23 | ローム株式会社 | スイッチング電源装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868600B2 (en) * | 2005-11-16 | 2011-01-11 | Intersil Americas Inc. | Adaptive PWM pulse positioning for fast transient response |
| ATE501545T1 (de) * | 2007-08-20 | 2011-03-15 | Austriamicrosystems Ag | Gleichstromwandleranordnung und verfahren zur gleichstromwandlung |
| JP5262260B2 (ja) * | 2008-04-11 | 2013-08-14 | 株式会社リコー | 電圧可変ｄｃ−ｄｃコンバータ |
| US7764054B1 (en) * | 2008-05-21 | 2010-07-27 | Fairchild Semiconductor Corporation | Voltage regulator with current-mode dual-edge width modulation and non-linear control |
| JP5304356B2 (ja) | 2009-03-16 | 2013-10-02 | 株式会社リコー | スイッチングレギュレータ |
| JP5618733B2 (ja) * | 2009-12-09 | 2014-11-05 | ローム株式会社 | 半導体装置及びこれを用いたスイッチングレギュレータ |
| JP2012235564A (ja) * | 2011-04-28 | 2012-11-29 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
| US8786269B2 (en) | 2011-08-10 | 2014-07-22 | Eta Semiconductor Inc. | Constant frequency synthetic ripple power converter |
| JP5810896B2 (ja) * | 2011-12-22 | 2015-11-11 | 株式会社ソシオネクスト | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 |
| CN103683918B (zh) * | 2012-09-25 | 2017-09-01 | 富士电机株式会社 | 开关电源装置 |
-
2017
- 2017-08-02 EP EP17837003.7A patent/EP3471253B1/en active Active
- 2017-08-02 WO PCT/JP2017/028004 patent/WO2018025901A1/ja unknown
- 2017-08-02 CN CN201780039900.9A patent/CN109417349B/zh active Active
- 2017-08-02 JP JP2018531946A patent/JP6633206B2/ja active Active
- 2017-08-02 US US16/314,475 patent/US10673332B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009219179A (ja) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電流モード制御型スイッチングレギュレータ |
| JP2016116369A (ja) * | 2014-12-16 | 2016-06-23 | ローム株式会社 | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10673332B2 (en) | 2020-06-02 |
| EP3471253A1 (en) | 2019-04-17 |
| JP6633206B2 (ja) | 2020-01-22 |
| WO2018025901A1 (ja) | 2018-02-08 |
| US20190319536A1 (en) | 2019-10-17 |
| EP3471253B1 (en) | 2021-10-06 |
| CN109417349A (zh) | 2019-03-01 |
| CN109417349B (zh) | 2020-11-10 |
| EP3471253A4 (en) | 2020-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11899486B2 (en) | Current mode control type switching power supply device | |
| US20210339634A1 (en) | Current mode control type switching power supply device | |
| US10298130B2 (en) | Switching regulator | |
| US20180358898A1 (en) | Switching regulator and integrated-circuit package | |
| JP6633206B2 (ja) | スイッチングレギュレータ | |
| JP6307398B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP2017121164A (ja) | スイッチングレギュレータ | |
| JP6764492B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6471251B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6449499B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6449502B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6744746B2 (ja) | スイッチングレギュレータ | |
| JP6473253B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| US20240152171A1 (en) | Current mode control type switching power supply device | |
| JP6553226B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6307399B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6329047B2 (ja) | 電流モード制御型スイッチング電源装置 | |
| JP6307400B2 (ja) | 電流モード制御型スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6633206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |