JPWO2018020797A1 - 電力変換装置 - Google Patents

Abstract

電力変換回路（１３０）は、負荷装置（２００）への出力電流（Ｉｏ）を増減するスイッチング素子（１３２）を含む。電流検出部（１４０）は、出力電流（Ｉｏ）に応じた第１の検出信号（Ｖｄｅｔ）を出力する。第２の検出信号（Ｖｄｅｔ♯）は、第１の検出信号の交流成分を抽出して生成される。第１のヒステリシス制御部（１７０）は、第１の検出信号（Ｖｄｅｔ）と第１のしきい値（Ｖ１ｈ，Ｖｌｌ）との比較に従って第１の制御信号（Ｓｈ１）を生成する。第２のヒステリシス制御部（１９０）は、第２の検出信号と、第２のしきい値（Ｖ２ｈ，Ｖ２ｌ）の比較に従って、第２の制御信号（Ｓｈ２）を生成する。選択部（１９７）は、第１および第２の制御信号の一方を選択してスイッチング素子（１３２）へ伝達する。第１のしきい値は、負荷装置の動作状態の変化に応じて変化され、第２のしきい値の差分は、スイッチング周波数に応じて調整される。

Description

この発明は電力変換装置に関し、より特定的には、ヒステリシス制御が適用された電力変換装置の出力制御に関する。

電力変換装置の出力フィードバック制御の一態様として、ヒステリシス制御方式が用いられている。たとえば、特開２００１−１０３７３９号公報（特許文献１）には、ヒステリシス制御が適用された電源コンバータが記載されている。

ヒステリシス制御では、電力変換装置の出力が上限しきい値および下限しきい値と比較されて、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）のオンオフが制御されるため、当該上限しきい値および下限しきい値の差分に相当するヒステリシス幅を調整することによって、スイッチング周波数を制御することができる。

特許文献１に記載された電源コンバータでは、ヒステリシス制御におけるヒステリシス幅を調整することによって、電力用半導体スイッチング素子のオンオフ周期（スイッチング周波数）を制御することが記載されている。さらに、デジタルＰＬＬ（Phased Locked Loop）での実装例において、コントローラの出力周波数が高すぎる場合にはＤＡＣ（Digital to Analog Converter）出力値を周波数が減少する方向に変化させ、周波数が低すぎる場合にはＤＡＣ出力値を周波数が上昇する方向に変化させることでスイッチング周波数を所定レベルに維持する制御が記載されている。

特開２００１−１０３７２９号公報

特許文献１に記載されるヒステリシス制御では、ヒステリシス幅は、ＤＡＣの分解能によって制約される最小幅以下に設定することができない。すなわち、ヒステリシス幅が最小幅まで減少すると、それ以上スイッチング周波数を高くすることができなくなる。

負荷が大きく変化する用途に適用される電力変換装置では、出力範囲（電圧範囲または電流範囲）が広くなるために、ヒステリシス制御における上限しきい値および下限しきい値の設定範囲も広くなる。この結果、これらのしきい値をデジタル値として設定すると、ＤＡＣの１階調に対応する出力範囲も広くなるため、スイッチング周波数を所定レベルに維持するのに十分なレベルまで、ヒステリシス幅を細かく調整できなくなることが懸念される。この結果、ヒステリシス制御が適用されたスイッチング素子のスイッチング周波数が、騒音や電磁ノイズを発生させてしまう範囲まで変動する虞がある。

本開示はこのような問題点を解決するためになされたものであって、本開示の目的は、ヒステリシス制御が適用された電力変換装置におけるスイッチング周波数を適切に制御することである。

本開示のある局面によれば、電力変換装置は、直流電源と負荷装置との間に接続される電力変換回路と、検出部と、電源制御部とを備える。電力変換回路は、オンオフに応じて負荷装置への出力を増減するスイッチング素子を含む。検出部は、電力変換回路から負荷装置への出力に応じた第１の検出信号を出力するように構成される。電源制御部は、第１の検出信号を用いてスイッチング素子のオンオフを制御するように構成される。電源制御部は、第１および第２のヒステリシス制御部と、交流信号抽出部と、制御部と、選択部とを含む。第１のヒステリシス制御部は、第１の検出信号を第１の上限しきい値および第１の下限しきい値と比較した結果に従って、スイッチング素子のオンオフを制御する第１の制御信号を生成するように構成される。交流成分抽出部は、第１の検出信号の交流成分を抽出した第２の検出信号を出力するように構成される。第２のヒステリシス制御部は、第２の検出信号を第２の上限しきい値および第２の下限しきい値と比較した結果に従って、スイッチング素子のオンオフを制御する第２の制御信号を生成するように構成される。制御部は、負荷装置の動作状態の変化に応じて第１の上限しきい値および第１の下限しきい値を変化させるとともに、スイッチング素子がオンオフするスイッチング周波数に応じて第２の上限しきい値および第２の下限しきい値の差分を調整するように構成される。選択部は、制御部による選択に従って、第１および第２の制御信号のうちの一方をスイッチング素子に対して出力するように構成される。

本開示によれば、ヒステリシス制御が適用された電力変換装置におけるスイッチング周波数を適切に制御することができる。

本開示の実施の形態に従う電力変換装置の構成を説明するブロック図である。 図１に示された直流成分除去部の構成例を説明するブロック図である。 電流検出部による検出信号からの交流成分の抽出手法を説明する概念図である。 図１に示された直流電流を制御するためのヒステリシス制御部の構成を説明するブロック図である。 図４に示されたヒステリシス制御部の動作を説明するための信号波形図である。 図１に示されたスイッチング周波数を制御するためのヒステリシス制御部の構成を説明するブロック図である。 図６に示されたヒステリシス制御部の動作を説明するための信号波形図である。 図１に示された電流検出部における検出ゲインの設定を説明するための概念図である。 直流電流を制御するためのヒステリシス制御部の動作を説明するための第１の波形図である。 直流電流を制御するためのヒステリシス制御部の動作を説明するための第２の波形図である。 直流電流を制御するためのヒステリシス制御部の動作を説明するための第３の波形図である。 直流電流を制御するためのヒステリシス制御部における上限しきい値および下限しきい値の設定を説明する波形図である。 スイッチング周波数を制御するためのヒステリシス制御部における上限しきい値および下限しきい値の設定を説明する波形図である。 ヒステリシス制御部を用いた直流電流制御の制御処理を説明するフローチャートである。 負荷装置の動作状態に応じた上限しきい値および下限しきい値の変化例を説明する概念的な波形図である。 ヒステリシス制御部を用いたスイッチング周波数制御の制御処理を説明するフローチャートである。 スイッチング周波数制御における上限しきい値および下限しきい値の調整例を説明する概念的な波形図である。 本開示の実施の形態に従う電力変換装置における直流電流制御およびスイッチング周波数制御の状態遷移図である。 図１に示された負荷装置の構成例を説明する電気回路図である。

以下に、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

図１は、本開示の実施の形態に従う電力変換装置の構成を説明するブロック図である。
図１を参照して、本開示の実施の形態に従う電力変換装置１００は、電力線ＰＬおよびＮＬに接続された負荷装置２００に対して、直流電力を供給する。電力変換装置１００は、電源主回路部１１０と、電源制御部１５０とを備える。

電源主回路部１１０は、直流電源１２０と、電力変換回路１３０と、電流検出部１４０とを含む。直流電源１２０は、直流電圧Ｖｉｎを出力する。たとえば直流電源１２０は、二次電池等の蓄電素子や、商用交流電源からの交流電圧を整流および平滑化する直流電源回路によって構成することができる。

電力変換回路１３０は、スイッチング素子１３２と、リアクトル１３５と、ダイオード１３７と、平滑コンデンサ１３８とを有する。平滑コンデンサ１３８は、電力線ＰＬおよびＮＬの間に接続される。以下では、平滑コンデンサ１３８の端子間電圧を、電力変換回路１３０の出力電圧Ｖｏとも称する。また、リアクトル１３５のインダクタンス値をＬとする。

スイッチング素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、電力用ＭＯＳ（Metal Oxide Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子１３２は、電力変換回路１３０の出力を制御するための電源制御部１５０からのパルス状の制御信号Ｓｇによってオンまたはオフされる。たとえば、スイッチング素子１３２は、論理ハイレベル（以下、単に「Ｈレベル」とも称する）期間に対応してオンされる一方で、論理ローレベル（以下、単に「Ｌレベル」とも称する）期間に対応してオフされる。

スイッチング素子１３２のオン期間には、スイッチング素子１３２、リアクトル１３５および電力線ＰＬ，ＮＬを経由して、直流電源１２０から負荷装置２００への電流供給経路が形成される。一方で、スイッチング素子１３２のオフ期間には、ダイオード１３７によって、リアクトル１３５、電力線ＰＬ，ＮＬおよび負荷装置２００を経由する電流経路が形成される。これにより、電力変換回路１３０から負荷装置２００への出力（出力電流Ｉｏおよび／または出力電圧Ｖｏ）は、スイッチング素子１３２のオン期間に増加する一方で、スイッチング素子１３２のオフ期間には減少する。

具体的には、図１に例示された電力変換回路１３０では、スイッチング素子１３２のオン期間では、（Ｖｉｎ−Ｖｏ）／Ｌの傾きで出力電流Ｉｏは上昇する。一方で、スイッチング素子１３２のオフ期間では、−Ｖｏ／Ｌの傾きで出力電流Ｉｏは低下する。

したがって、スイッチング素子１３２のオン期間Ｔｏｎおよびオフ期間Ｔｏｆｆの和（すなわち、スイッチング周期Ｔ）に対するオン期間Ｔｏｎの比であるデューティ比（Ｔｏｎ／Ｔ）を制御することによって、電力変換回路１３０から負荷装置２００への出力（出力電圧Ｖｏおよび出力電流Ｉｏ）を制御することができる。

負荷装置２００は、電力線ＰＬおよびＮＬの間に並列に接続されたｎ個（ｎ：２以上の自然数）の負荷ユニットを有する。各負荷ユニットは、電力線ＰＬおよびＮＬの間に直列接続された、負荷２１０および負荷スイッチ２２０を有する。

したがって、負荷装置２００全体では、ｎ個の負荷２１０（１）〜２１０（ｎ）および負荷スイッチ２２０（１）〜２２０（ｎ）が配置されている。負荷スイッチ２２０（１）〜２２０（ｎ）は、負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）によってそれぞれ制御される。負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）に従って対応の負荷スイッチ２２０がオンされた負荷２１０は、電力線ＰＬおよびＮＬ間に接続されて電流供給を受けることによって作動する。

負荷２１０（１）〜２１０（ｎ）の作動電圧は共通であり、電力変換回路１３０の出力電圧Ｖｏは、当該作動電圧に相当する目標電圧Ｖｏ＊に従って制御される必要がある。

なお、負荷２１０（１）〜２１０（ｎ）の作動時における消費電力（電流）は共通であっても異なっていてもよいが、以下では、説明を簡略化するために、負荷２１０（１）〜２１０（ｎ）の作動時における消費電力（電流）は同じであるものとする。このため、以下の説明では、負荷装置２００における消費電力（電流）は、負荷２１０（１）〜２１０（ｎ）のうちの作動する負荷２１０の個数（以下、単に、「負荷数」と称する）に依存することになる。

このように、負荷装置２００は、負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）に従って、ｎ個の負荷２１０（１）〜２１０（ｎ）のうちの一部または全部が作動することによって電力を消費する。このため、電力変換回路１３０が負荷装置２００に対して供給する電力（電流）は、負荷装置２００の動作状態（たとえば、負荷数）によって変化する。

したがって、電力変換回路１３０は、出力電圧Ｖｏを目標電圧Ｖｏ＊に維持した上で、負荷装置２００の動作状態に応じた出力電流Ｉｏを負荷装置２００に供給する必要がある。この結果、電力変換回路１３０の出力電流範囲は比較的広いものとなる。

電流検出部１４０は、出力電流Ｉｏの経路上に配置される。電流検出部１４０は、抵抗素子やオペアンプ等を用いて、出力電流Ｉｏに応じた電圧を有する検出信号Ｖｄｅｔを出力する。

上述のように、スイッチング素子１３２のオンオフを制御することによって、負荷装置２００への供給電力を制御することができる。電源制御部１５０は、負荷装置２００の動作状態を示す負荷選択信号ＬＤＳおよび電流検出部１４０からの検出信号Ｖｄｅｔに基づいて、スイッチング素子１３２の制御信号Ｓｇを生成する。

電源制御部１５０は、制御装置１６０と、直流電流を制御するためのヒステリシス制御部１７０と、交流成分抽出部１８０と、スイッチング周波数を制御するためのヒステリシス制御部１９０と、選択部１９７と、信号バッファ１９８とを有する。

制御装置１６０は、制御信号Ｓｇを生成するための所定の制御演算を実行する。制御装置１６０は、全てがＩＣ（Integrated Circuit）を用いない一般のデジタル制御回路（同機能をもつソフトウェアによる回路も含まれる）で構成されてもよく、またその構成要素の一部のみがデジタル制御回路であってもよい。以下では、制御装置１６０は、マイクロコンピュータによって構成されるものとして説明を進める。すなわち、制御装置１６０からの出力信号はデジタル信号であるものとする。制御装置１６０は、「制御部」の一実施例に対応する。

制御装置１６０は、負荷装置２００の動作状態を示す負荷選択信号ＬＤＳを受ける。負荷選択信号ＬＤＳによって、負荷装置２００内の負荷２１０（１）〜２１０（ｎ）の作動／停止が指示される。したがって、制御装置１６０は、負荷選択信号ＬＤＳに応じて、作動が指示された負荷２１０に対応する負荷スイッチ２２０をオンするように、負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）を生成する。すなわち、負荷装置２００の動作指令が変化すると、負荷選択信号ＬＤＳが変化されるのに応じて負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）が切替えられることにより、負荷装置２００の動作状態が変化する。

したがって、制御装置１６０は、負荷選択信号ＬＤＳに基づいて、負荷装置２００内での負荷２１０の作動個数を検知することができる。これにより、負荷装置２００での消費電流の予測によって、出力電流Ｉｏの目標レベルを設定することが可能となる。

なお、負荷制御信号ＬＳ（１）〜ＬＳ（ｎ）は、図１の構成例では電源制御部１５０から入力されるが、電力変換装置１００の外部から負荷装置２００へ直接入力されてもよい。この場合には、出力電流Ｉｏの目標レベルを設定するために、負荷装置２００内での負荷の作動個数を検知するための情報（たとえば、負荷制御信号ＬＳ（１）〜ＬＳ（ｎ））を制御装置１６０へ入力することが必要となる。

制御装置１６０は、さらにヒステリシス制御部１７０で用いられる上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを示す、複数ビットのデジタル信号Ｓ１およびＳ２を出力する。さらに、制御装置１６０は、ヒステリシス制御部１９０で用いられる上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを示す、複数ビットのデジタル信号Ｓ３およびＳ４を出力する。上限しきい値Ｖ１ｈ，Ｖ２ｈおよび下限しきい値Ｖ１ｌ，Ｖ２ｌの各々は、複数ビットのデジタルデータによって規定される電圧値を有する。

さらに、制御装置１６０は、選択部１９７の制御信号Ｓｅｌを出力する。選択部１９７は、ヒステリシス制御部１７０，１９０と、信号バッファ１９８との間に接続される。選択部１９７は、制御信号Ｓｅｌに応じて、ヒステリシス制御部１７０，１９０と、信号バッファ１９８との間の経路を切替える。これにより、ヒステリシス制御部１７０からの制御信号Ｓｈ１およびヒステリシス制御部１９０からの制御信号Ｓｈ２の一方が、選択的に信号バッファ１９８へ入力される。信号バッファ１９８は、選択部１９７から伝達された、制御信号Ｓｈ１またはＳｈ２に従って、スイッチング素子１３２の制御電極（たとえば、ＭＯＳトランジスタのゲート）に出力される制御信号Ｓｇを生成する。

電力変換回路１３０の出力電流Ｉｏには、スイッチング素子１３２のオンオフによって増減するリップル電流が生じる。このため、出力電流Ｉｏは、平均値に相当する直流電流（直流成分）と、リップル電流に相当する交流電流（交流成分）との和によって示される。ここで、交流電流（交流成分）の周波数は、スイッチング素子１３２のスイッチング周波数と等しい。

電流検出部１４０から出力される検出信号Ｖｄｅｔは、出力電流Ｉｏに比例した電圧値を有する。以下では、検出信号Ｖｄｅｔの電圧値についても、Ｖｄｅｔと表記する。すなわち、電流検出部１４０における検出ゲインをＫ１とすると、Ｖｄｅｔ＝Ｉｏ・Ｋ１で示される。したがって、検出信号Ｖｄｅｔについても、直流成分および交流成分の和によって示される。

交流成分抽出部１８０は、直流成分除去部１８２および増幅部１８５を含む。直流成分除去部１８２は、検出信号Ｖｄｅｔから交流成分を抽出するように構成される。たとえば、直流成分除去部１８２は、検出信号Ｖｄｅｔの交流成分を通過させるためのコンデンサによって構成することができる。

あるいは、直流成分除去部１８２は、コンデンサおよび抵抗を含む微分回路、または、オペアンプ等によって微分要素を持たせたハイパスフィルタとして構成されてもよい。なお、直流成分除去部１８２については、低周波成分を確実に除去するために、カットオフ周波数を適切に設定するとともに、急峻な周波数特性を有することが望まれる。

あるいは、図２に示されるように、直流成分除去部１８２は、減算部１８４によって構成することも可能である。減算部１８４は、電流検出部１４０からの検出信号Ｖｄｅｔから、制御装置１６０からの直流電圧Ｖｄ＊を減算した信号を出力する。すなわち、減算部１８４からの出力信号は、（Ｖｄｅｔ−Ｖｄ＊）の電圧値を有する。

制御装置１６０は、直流電圧Ｖｄ＊を、負荷選択信号ＬＤＳに従って設定することができる。直流電圧Ｖｄ＊は、負荷選択信号ＬＤＳに従って、負荷装置２００による消費電流（直流電流）、すなわち、出力電流Ｉｏの目標値Ｉｏ＊に対応して設定することができる。具体的には、電流検出部１４０による検出ゲインＫ１を用いて、Ｖｄ＊＝Ｋ１・Ｉｏ＊と示すことができる。

増幅部１８５は、直流成分除去部１８２の出力信号を増幅して検出信号Ｖｄｅｔ♯を出力する。検出信号Ｖｄｅｔ♯は、検出信号Ｖｄｅｔのうちの交流成分、すなわち、出力電流Ｉｏの交流成分に応じた電圧値を有する。このように、検出信号Ｖｄｅｔは「第１の検出信号」に対応し、検出信号Ｖｄｅｔ♯は「第２の検出信号」に対応する。

図３は、検出信号からの交流成分の抽出処理を説明するための概念図である。
図３を参照して、電流検出部１４０から出力される検出信号Ｖｄｅｔは、負荷装置２００における負荷の作動個数に応じて、直流成分が（ａ）〜（ｃ）に示すように変化する。ここで、検出信号Ｖｄｅｔは、電源制御部１５０で用いられる電源電圧、すなわち、制御装置１６０の動作電源である制御電源電圧Ｖｃ（たとえば３．３Ｖまたは５Ｖ）〜接地電圧ＧＮＤ（０Ｖ）の範囲内で、出力電流Ｉｏに応じた電圧値を有するように変化する。

このため、電流検出部１４０における検出ゲインＫ１は、負荷装置２００での全ての負荷２１０（１）〜２１０（ｎ）の作動時における最大消費電流Ｉｏｍａｘに対して、Ｋ１・Ｉｏｍａｘ＜Ｖｃとなるように設計する必要がある。

さらに、直流成分除去部１８２による機能だけでは、検出信号Ｖｄｅｔ♯が負電圧期間を有するようになるため、負の電源電圧が必要となってしまう。したがって、検出信号Ｖｄｅｔ♯については、抽出された交流電圧（Ｖｄｅｔ−Ｖｄ＊）に対して、バイアスのためのオフセット電圧Ｖｏｆを加算することが好ましい。これにより、検出信号Ｖｄｅｔ♯は、オフセット電圧Ｖｏｆを平均値（中心値）とした交流信号となる。たとえば、オフセット電圧Ｖｏｆ＝（Ｖｃ／２）に設定することができる。また、検出信号Ｖｄｅｔ♯では、増幅部１８５によって、交流成分は増幅される。増幅部１８５によるゲインＫ２を用いて、（Ｖｄｅｔ♯−Ｖｃ／２）＝Ｋ２・（Ｖｄｅｔ−Ｖｄ＊）と示される。

実装時には、図１中の直流成分除去部１８２および増幅部１８５の機能を、オペアンプによる差動増幅回路を用いて一体的に構成することによって、負電源の配置を要することなく、出力電流Ｉｏの交流成分を示す検出信号Ｖｄｅｔ♯を生成することができる。なお、原理上は、負電圧の発生が必要となるものの、オフセット電圧Ｖｏｆを加算することなく、直流成分除去部１８２による検出信号Ｖｄｅｔからの直流成分の除去のみによって検出信号Ｖｄｅｔ♯を生成することも可能である。

次に、ヒステリシス制御部１７０および１９０によるスイッチング素子１３２のオンオフ制御について説明する。

図４は、図１に示された、直流電流を制御するためのヒステリシス制御部１７０の構成を説明するブロック図である。

図４を参照して、ヒステリシス制御部１７０は、デジタル／アナログ変換器（ＤＡＣ）１７１，１７２と、比較部１７４，１７５と、信号発生器１７６とを有する。ＤＡＣ１７１は、制御装置１６０からのデジタル信号Ｓ１をアナログ電圧に変換することによって、上限しきい値Ｖ１ｈを出力する。同様に、ＤＡＣ１７２は、制御装置１６０からのデジタル信号Ｓ２をアナログ電圧に変換することによって、下限しきい値Ｖ１ｌを出力する。

比較部１７４，１７５の各々は、オペアンプによるコンパレータ等によって構成することができる。比較部１７４は、電流検出部１４０からの検出信号Ｖｄｅｔと、ＤＡＣ１７１からの上限しきい値Ｖ１ｈとの電圧比較により、Ｖｄｅｔ＜Ｖ１ｈの状態からＶｄｅｔ＞Ｖ１ｈとなるたびに、ワンショットパルスを出力する。

比較部１７５は、電流検出部１４０からの検出信号Ｖｄｅｔと、ＤＡＣ１７２からの下限しきい値Ｖ１ｌとの電圧比較により、Ｖｄｅｔ＞Ｖ１ｌの状態からＶｄｅｔ＜Ｖ１ｌとなるたびに、ワンショットパルスを出力する。信号発生器１７６は、比較部１７４，１７５の出力に応じて、制御信号Ｓｈ１を生成する。

図５には、図４に示されたヒステリシス制御部１７０の動作を説明する信号波形図が示される。

図５を参照して、検出信号Ｖｄｅｔが、Ｖｄｅｔ＜Ｖ１ｈの状態から上昇して、上限しきい値Ｖ１ｈよりも高くなると、比較部１７４がワンショットパルスを出力する。これに応じて、信号発生器１７６は、スイッチング素子１３２をオフするために、制御信号Ｓｈ１をＨレベルからＬレベルに変化させる。これにより、検出信号Ｖｄｅｔ（すなわち、出力電流Ｉｏ）のさらなる上昇を回避することができる。

反対に、検出信号Ｖｄｅｔが、Ｖｄｅｔ＞Ｖ１ｌの状態から低下して、下限しきい値Ｖ１ｌよりも低くなると、比較部１７５がワンショットパルスを出力する。これに応じて、信号発生器１７６は、スイッチング素子１３２をオンするために、制御信号Ｓｈ１をＬレベルからＨレベルに変化させる。これにより、検出信号Ｖｄｅｔ（すなわち、出力電流Ｉｏ）のさらなる低下を回避することができる。

上述のように、検出信号Ｖｄｅｔを、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌとの比較した結果に基づいて制御信号Ｓｈ１を生成することにより、検出信号ＶｄｅｔがＶ１ｌ〜Ｖ１ｈの範囲内に維持されるように、スイッチング素子１３２をオンオフ制御することができる。これにより、出力電流Ｉｏを一定範囲内に維持するように、直流電流を制御することが可能となる。

このように、ヒステリシス制御部１７０は「第１のヒステリシス制御部」の一実施例に対応し、制御信号Ｓｈ１は「第１の制御信号」に対応する。さらに、上限しきい値Ｖ１ｈは「第１の上限しきい値」に対応し、下限しきい値Ｖ１ｌは「第１の下限しきい値」に対応する。

図６は、図１に示された、スイッチング周波数を制御するためのヒステリシス制御部１９０の構成を説明するブロック図である。

図６を参照して、ヒステリシス制御部１９０は、デジタル／アナログ変換器（ＤＡＣ）１９１，１９２と、比較部１９４，１９５と、信号発生器１９６とを有する。ＤＡＣ１９１は、制御装置１６０からのデジタル信号Ｓ３をアナログ電圧に変換することによって、上限しきい値Ｖ２ｈを出力する。同様に、ＤＡＣ１９２は、制御装置１６０からのデジタル信号Ｓ４をアナログ電圧に変換することによって、下限しきい値Ｖ２ｌを出力する。

比較部１９４，１９５の各々は、比較部１７４，１７５と同様に、オペアンプによるコンパレータ等によって構成することができる。比較部１９４は、増幅部１８５からの検出信号Ｖｄｅｔ♯と、ＤＡＣ１９１からの上限しきい値Ｖ２ｈとの電圧比較により、Ｖｄｅｔ♯＜Ｖ２ｈの状態からＶｄｅｔ♯＞Ｖ２ｈとなるたびに、ワンショットパルスを出力する。

比較部１９５は、検出信号Ｖｄｅｔ♯と、ＤＡＣ１９２からの下限しきい値Ｖ２ｌとの電圧比較により、Ｖｄｅｔ♯＞Ｖ２ｌの状態からＶｄｅｔ♯＜Ｖ２ｌとなるたびに、ワンショットパルスを出力する。信号発生器１９６は、比較部１９４，１９５の出力に応じて、制御信号Ｓｈ２を生成する。

図７には、図６に示されたヒステリシス制御部１９０の動作を説明する信号波形図が示される。

図７を参照して、検出信号Ｖｄｅｔ♯が、Ｖｄｅｔ♯＜Ｖ２ｈの状態から上昇して、上限しきい値Ｖ２ｈよりも高くなると、比較部１９４がワンショットパルスを出力する。これに応じて、信号発生器１９６は、スイッチング素子１３２をオフするために、制御信号Ｓｈ２をＨレベルからＬレベルに変化させる。

反対に、検出信号Ｖｄｅｔ♯が、Ｖｄｅｔ♯＞Ｖ２ｌの状態から低下して、下限しきい値Ｖ２ｌよりも低くなると、比較部１９５がワンショットパルスを出力する。これに応じて、信号発生器１９６は、スイッチング素子１３２をオンするために、制御信号Ｓｈ２をＬレベルからＨレベルに変化させる。

上述のように、検出信号Ｖｄｅｔ♯を、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌと比較した結果に基づいて制御信号Ｓｈ２を生成することにより、スイッチング素子１３２のオンオフ周期を、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌによって調整できる。すなわち、出力電流Ｉｏの交流成分を小さくするように、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を小さく設定することにより、スイッチング素子１３２のスイッチング周波数を高くすることができる。

このように、ヒステリシス制御部１９０は「第２のヒステリシス制御部」の一実施例に対応し、制御信号Ｓｈ２は「第２の制御信号」に対応する。さらに、上限しきい値Ｖ２ｈは「第２の上限しきい値」に対応し、下限しきい値Ｖ２ｌは「第２の下限しきい値」に対応する。

次に、図８を用いて、電流検出部１４０の検出ゲインＫ１の設定について説明する。
図８を参照して、本実施の形態に従う電力変換装置１００において、一例として、負荷装置２００での最大消費電流Ｉｏｍａｘ＝５（Ａ）であり、検出信号ＶｄｅｔおよびＤＡＣ１７１，１７２，１９１，１９２等の上限電圧に相当する、電源制御部１５０での制御電源電圧Ｖｃ＝５（Ｖ）として、ＤＡＣ１７１，１７２，１９１，１９２の分解能が８ビットであるものと仮定して説明する。

ヒステリシス制御部１７０では、出力電流Ｉｏの大きさが制御される。したがって、最大消費電流Ｉｏｍａｘ＝５（Ａ）に対応するために、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの平均値が、Ｉｏ＝５（Ａ）に対応する検出信号Ｖｄｅｔの電圧レベルと等しくなるように、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌは決定される。

上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの最大電圧は、制御電源電圧Ｖｃ＝５（Ｖ）となる。このため、出力電流Ｉｏ＝Ｉｍａｘ＝５（Ａ）のときに、検出信号Ｖｄｅｔ＜Ｖｃとする制約条件が生じる。

図８の例では、電流検出部１４０は、出力電流Ｉｏを通過するように配置された電流検出抵抗１４２と、電流検出抵抗１４２の両端に生じる電圧差（すなわち、Ｉｏによる電圧降下量）を増幅する増幅器１４５を含む。増幅器１４５は、検出信号Ｖｄｅｔを出力する。

このとき、電流検出抵抗１４２（抵抗値Ｒ）では、Ｉｏ²・Ｒの電力損失が発生する。したがって、電力損失を抑制するためには抵抗値Ｒを低くすることが好ましい。たとえば、Ｒ＝５（ｍΩ）とすると、電流検出抵抗１４２での最大損失については、５（Ａ）×５（Ａ）×０．００５（Ω）＝０．１２５（Ｗ）と見積もることができる。

その一方で、抵抗値Ｒを小さくすると、電流検出抵抗１４２での電圧差が小さくなる。Ｒ＝５（ｍΩ）とすると、出力電流Ｉｏ＝Ｉｍａｘ＝５（Ａ）のときに生じる電圧差が、５（Ａ）×０．００５（Ω）＝２５（ｍＶ）となる。

これに対して、８ビットを用いたＤＡＣ１７１，１７２での分解能は、Ｖｃ／２⁸で示されるので、Ｖｃ＝５（Ｖ）のときには、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの分解能は約２０（ｍＶ）となる。したがって、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌでの１階調は、出力電流Ｉｏに換算すると、５（Ａ）×（２０／２５）＝４（Ａ）となり、Ｉｍａｘ＝５（Ａ）に対して、十分な電流制御精度を確保することができない。

したがって、増幅器１４５（ゲインＧ）を用いて検出信号Ｖｄｅｔを生成することによって、制御電源電圧Ｖｃに相当するＤＡＣのフルスケールを有効に使用することができる。ここで、仮にＧ＝１００とすると、Ｉｏ＝Ｉｏｍａｘ＝５（Ａ）のときの検出信号Ｖｄｅｔは、５（Ａ）×０．００５（Ω）×１００＝２．５（Ｖ）となる。また、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌでの１階調を出力電流Ｉｏに換算すると、４（Ａ）／１００＝４０（ｍＡ）となり、電流制御精度も向上する。

このように、電流検出部１４０の設計、たとえば、電流検出抵抗１４２の抵抗値Ｒおよび増幅器１４５のゲインＧの設計は、負荷装置２００への供給電流が最大となるケースにおける、電流検出抵抗１４２での電力損失、電流制御精度（ヒステリシス制御における上限しきい値および下限しきい値の分解能）および、電流リップル等を考慮して行うことができる。なお、図８の例では、電流検出部１４０での検出ゲインＫ１は、Ｋ１＝Ｒ・Ｇ＝０．００５×１００＝０．５となることが理解される。

次に、図９〜図１１の波形図を用いて、ヒステリシス制御部１７０による直流電流制御をさらに説明する。

図９〜図１１を参照して、実線で示された検出信号Ｖｄｅｔは、出力電流Ｉｏに対して検出ゲインＫ１を乗算した電圧レベルを有する（Ｖｄｅｔ＝Ｉｏ・Ｋ１）。したがって、検出信号Ｖｄｅｔの平均値（直流成分）Ｖｄａｖは、出力電流Ｉｏの平均値（直流電流Ｉｏｄｃ）に検出ゲインＫ１を乗算した値となる。直流電流Ｉｏｄｃは、負荷装置２００の作動状態（負荷数）に依存するので、負荷選択信号ＬＤＳに基づいて予測することが可能である。

ヒステリシス制御部１７０による制御信号Ｓｈ１（図５）に従ってスイッチング素子１３２をオンオフすることにより、実線で示された検出信号Ｖｄｅｔは、上限しきい値Ｖ１ｌ〜下限しきい値Ｖ１ｈの範囲内に制御されている。このときのスイッチング素子１３２のオンオフ周期は、Ｔ＝１／ｆｓｗで示される。

図９では、実線で示されたケースよりもインダクタンス値が大きいリアクトル１３５が用いられるときに、同じＶ１ｈ，Ｖ１１ｌを用いてヒステリシス制御を行ったときの挙動が点線で示される。このとき、実線と比較して、スイッチング素子１３２のオン期間およびオフ期間の両方で出力電流Ｉｏの傾きが小さくなるため、検出信号Ｖｄｅｔの傾きも小さくなる。したがって、ヒステリシス制御によるスイッチング素子１３２のオンオフ周期は、実線で示されるときよりも長くなり、スイッチング周波数は、ｆｓｗからｆｓｗａに低下する。

図１０では、実線で示されたケースよりも入力電圧Ｖｉｎが低いときに、同じＶ１ｈ，Ｖ１１ｌを用いてヒステリシス制御を行ったときの挙動が点線で示される。このとき、実線と比較して、スイッチング素子１３２のオン期間において、出力電流Ｉｏの傾きが小さくなるため、検出信号Ｖｄｅｔの傾きも小さくなる。したがって、ヒステリシス制御によるスイッチング素子１３２のオンオフ周期は、実線で示されるときよりも長くなり、スイッチング周波数は、ｆｓｗからｆｓｗｂに低下する。

図１１では、実線で示されたケースよりも出力電圧Ｖｏが低いときに、同じＶ１ｈ，Ｖ１１ｌを用いてヒステリシス制御を行ったときの挙動が点線で示される。このとき、実線と比較して、スイッチング素子１３２のオフ期間において、出力電流Ｉｏの傾きが小さくなるため、検出信号Ｖｄｅｔの傾きも小さくなる。したがって、ヒステリシス制御によるスイッチング素子１３２のオンオフ周期は、実線で示されるときよりも長くなり、スイッチング周波数は、ｆｓｗからｆｓｗｃに低下する。

図９〜図１１に示したように、リアクトル１３５のインダクタンス値Ｌ、入力電圧Ｖｉｎおよび出力電圧Ｖｏが変わると、ヒステリシス制御下でのスイッチング周波数は変化する可能性がある。したがって、スイッチング周波数を一定に保つためには、これらのパラメータを反映して、ヒステリシス制御に用いられる上限しきい値Ｖ１ｈおよび下限しきいを設定する必要があることが理解される。

図１２は、ヒステリシス制御部１７０における上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの設定手法を説明するための概念的な波形図である。

図１２を参照して、スイッチング素子１３２のスイッチング周期Ｔに対して、そのうちのオン期間をｔｏｎとする。このとき、出力電圧Ｖｏおよび入力電圧Ｖｉｎの比について、いわゆる降圧チョッパでの電圧変換比から、下記の式（１）が成立する。式（１）中のｆ（ｆ＝１／Ｔ）は、スイッチング周波数の目標値とすることができる。

また、出力電流Ｉｏに含まれる電流リップルΔＩｏは、下記の式（２）によって表わされる。

上記式（１），（２）より、電流リップルΔＩｏは、下記の式（３）で示される。すなわち、電流リップルΔＩｏは、インダクタンス値Ｌ、入力電圧Ｖｉｎ、出力電圧Ｖｏおよびスイッチング周波数ｆの関数となるので、許容できる電流幅（電流リップルΔＩｏ）を考慮して、インダクタンス値Ｌを設計するとともに、ヒステリシス制御部１７０によるヒステリシス制御時におけるスイッチング周波数の目標値を定めることができる。

検出信号Ｖｄｅｔには、電流リップルΔＩｏ（電流幅）に対応して、Ｋ１・ΔＩｏの電圧幅が生じる。

ヒステリシス制御部１９０による直流電流制御では、負荷装置２００の作動状態（負荷数）に依存する直流電流Ｉｏｄｃを中心とした一定範囲内に出力電流Ｉｏが収まるように、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを設定する必要がある。

したがって、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌは、下記の式（４）および（５）に従って設定することができる。すなわち、上限しきい値Ｖ１ｈは、直流電流Ｉｏｄｃに電流幅ΔＩｏの１／２を加算した電流値に対応して設定され、下限しきい値Ｖ１ｌ、直流電流Ｉｏｄｃに電流幅ΔＩｏの１／２を減算した電流値に対応して設定される。

式（４），式（５）に式（３）を入力することによって、下記の式（６）および（７）が得られる。

式（６），（７）に従って、リアクトル１３５のインダクタンス値Ｌ、直流電源１２０の入力電圧Ｖｉｎおよび出力電圧Ｖｏに従って、所望のスイッチング周波数ｆとするための、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを算出することができる。

なお、式（６），（７）に従う上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの算出は、一定周期毎に実施してもよく、負荷装置２００の作動状態（負荷数）の変化により直流電流Ｉｏｄｃが変化する毎に実行してもよい。なお、式（６），（７）から、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの差分（ヒステリシス幅）は、直流電流Ｉｏｄｃが変化しても一定であることが理解される。

また、負荷装置２００の作動状態（負荷数）に対応させて上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを設定するための、式（６），（７）を反映したテーブルを予め作成することも可能である。この場合には、電力変換装置１００の動作時には、負荷選択信号ＬＤＳによって取得される負荷装置２００の作動状態に応じて、当該テーブルを参照することによって、式（６），（７）に従った演算を都度実行することなく、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを簡易に設定することができる。

なお、実際には、制御演算に伴う遅れやスイッチング素子１３２のオンオフ遅延等の遅延時間が存在するので、上限しきい値Ｖ１ｈについては、式（６）に従う算出値よりも小さく設定するようにマージンを設けることが好ましい。同様に、下限しきい値Ｖ１ｌについても、式（７）に従う算出値よりも大きく設定するようにマージンを設けることが好ましい。あるいは、式（６），（７）中のスイッチング周波数ｆを、実際の所望周波数よりも高くして、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを設定しても、同様の効果を得ることができる。

図１２に示されるように、上記のように設定された上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌの範囲内に検出信号Ｖｄｅｔを制御することにより、出力電流Ｉｏを、Ｉｏｄｃ−（ΔＩｏ／２）≦Ｉｏ≦Ｉｏｄｃ＋（ΔＩｏ／２）の範囲内に制御することができる。

次に、ヒステリシス制御部１９０におけるしきい値の設定について説明する。
図１３は、ヒステリシス制御部１９０における上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの設定手法を説明するための概念的な波形図である。

図１３を参照して、検出信号Ｖｄｅｔ♯は、オフセット電圧Ｖｏｆ（Ｖｏｆ＝Ｖｃ／２）を平均値として、出力電流Ｉｏの交流成分（Ｉｏ−Ｉｏｄｃ）に従って変動する。ここで、出力電流Ｉｏの交流成分（Ｉｏ−Ｉｏｄｃ）は、電流検出部１４０による検出ゲインＫ１および増幅部１８５のゲインＫ２を乗算して、検出信号Ｖｄｅｔ♯に現れている。

ヒステリシス制御部１９０によってスイッチング素子１３２をオンオフ制御しても、リップル電流ΔＩｏについては、スイッチング素子１３２のスイッチング周期Ｔ（スイッチング周波数ｆ＝１／Ｔ）を用いると、式（３）で表わすことができる。

上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌは、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌと同様に、オフセット電圧Ｖｏｆを中心として、Ｋ１・Ｋ２・ΔＩｏの差分を有するように設定することができる。

したがって、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌは、下記の式（８），（９）に従って算出することができる。

このように、式（８），（９）を用いて上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを算出することにより、所望のスイッチング周波数ｆにおいて、式（３）によって設定された電流リップルΔＩｏの範囲内に出力電流Ｉｏを収束させるための、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを算出することができる。

上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを用いたヒステリシス制御では、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を変化させると、電流リップルΔＩｏおよびスイッチング素子１３２の周波数が変化することが理解される。

したがって、本実施の形態に従う電力変換装置では、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを、式（８），（９）に従って設定された初期値から、スイッチング周波数を調整する目的で変化させる。

なお、式（８），（９）には、式（６），（７）とは異なり、Ｉｏｄｃの項は入っていない。すなわち、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌについては、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌとは異なり、負荷装置２００の作動状態（負荷２１０の作動個数）に対応して更新する必要はないことが理解される。

次に、制御装置１６０による、ヒステリシス制御部１７０による直流電流制御と、ヒステリシス制御部１９０による周波数制御との切替えについて説明する。

図１４は、ヒステリシス制御部１７０を用いた直流電流制御の制御処理を説明するフローチャートである。

図１４を参照して、制御装置１６０は、直流電流制御が開始されると、ステップＳ１００により、ヒステリシス制御部１７０からの制御信号Ｓｈ１が信号バッファ１９８へ伝達される経路を選択するように、選択部１９７の制御信号Ｓｅｌを生成する。

さらに、制御装置１６０は、ステップＳ１０５により、負荷装置２００の作動状態（負荷数）に応じた上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを設定する。具体的には、負荷選択信号ＬＤＳに応じて設定される直流電流Ｉｏｄｃを用いて、式（６），式（７）に従って、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを設定することができる。

これに応じて、ヒステリシス制御部１７０は、電流検出部１４０からの検出信号Ｖｄｅｔと、ステップＳ１０５で設定された上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌとに基づいて、図５に示したように制御信号Ｓｈ１を生成する。信号バッファ１９８は、選択部１９７から伝達された制御信号Ｓｈ１に従って、スイッチング素子１３２の制御信号Ｓｇを生成する。これにより、図１２に示されたヒステリシス制御が実行されるように、スイッチング素子１３２のオンオフが制御される。

制御装置１６０は、ヒステリシス制御部１７０によるスイッチング素子１３２のオンオフ制御が開始されると、ステップＳ１１０による収束判定を実行する。

たとえば、ステップＳ１１０では、検出信号Ｖｄｅｔが、Ｖ１ｌ＜Ｖｄｅｔ＜Ｖ１ｈの範囲内であるか否かによって、出力電流Ｉｏが直流電流Ｉｏｄｃの近傍に収束しているか否かを判定することができる。すなわち、Ｖ１ｌ＜Ｖｄｅｔ＜Ｖ１ｈを検知すると、ステップＳ１１０がＹＥＳ判定とされる。

あるいは、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌ（Ｓ１０５）を用いたヒステリシス制御の開始からの経過時間に基づいて、出力電流Ｉｏが目標レベルに収束しているか否かを判定することも可能である。この場合には、経過時間が判定値Ｔ＊を超えるまでは、ステップＳ１１０はＮＯ判定とされ、経過時間が判定値Ｔ＊に達すると、ステップＳ１１０はＹＥＳ判定とされる。

このような収束判定とする場合には、直流電流Ｉｏｄｃが変化した際に発生する、検出信号Ｖｄｅｔ♯の振動が十分に減衰する時間を確保できるように、判定値Ｔ＊を設定することが好ましい。シミュレーションや実機実験の結果に従って、判定値Ｔ＊は予め定めることができる。

制御装置１６０は、ステップＳ１１０のＮＯ判定時には、ステップＳ１２０により、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌ（Ｓ１０５）を用いたヒステリシス制御を継続する。この間、ステップＳ１１０がＹＥＳ判定になるまで、ステップＳ１１０による収束判定は繰り返し実行される。したがって、出力電流Ｉｏが直流電流Ｉｏｄｃの近傍に収束するまで、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを用いたヒステリシス制御（Ｓ１２０）によって、スイッチング素子１３２のオンオフが制御される。なお、ステップＳ１１０については、ヒステリシス制御の開始から所定時間が経過するまでは待機し、当該所定時間の経過後に１回目の判定を実行するようにしてもよい。

制御装置１６０は、ステップＳ１１０がＹＥＳ判定であると、出力電流Ｉｏが直流電流Ｉｏｄｃの近傍に収束したことを検知して、ステップＳ１３０に処理を進める。ステップＳ１３０では、制御装置１６０は、ヒステリシス制御部１７０による直流電流制御を終了して、ヒステリシス制御部１９０によるスイッチング周波数制御へ移行する。

図１５には、負荷装置の動作状態に応じた上限しきい値および下限しきい値の変化例を説明する概念的な波形図が示される。

図１５を参照して、時間経過に応じて、負荷２１０（１）のみが作動された状態から、負荷２１０（２）〜負荷２１０（４）がさらに順次作動される。このような負荷２１０（２）〜負荷２１０（４）の各々の作動（ＯＮ）／停止（ＯＦＦ）は、負荷選択信号ＬＤＳによって指定される。

負荷選択信号ＬＤＳが変化する毎に、図１４のフローチャートに従う制御処理が実行されることにより、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌが新たに設定される（Ｓ１０５）。これにより、作動する負荷が増加するのに応じて直流電流Ｉｏｄｃが段階的に上昇されるのに伴って、上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌについても、段階的に増加させることができる。

したがって、順次更新された上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを用いたヒステリシス制御（直流電流制御）によって、電力変換装置１００は、負荷装置２００で必要な消費電流に応じた出力電流Ｉｏを供給することができる。

図１６は、ヒステリシス制御によるスイッチング周波数制御の制御処理を説明するフローチャートである。

図１６を参照して、制御装置１６０は、スイッチング周波数制御が開始されると、ステップＳ２００により、ヒステリシス制御部１９０からの制御信号Ｓｈ２が信号バッファ１９８へ伝達される経路を選択するように、選択部１９７の制御信号Ｓｅｌを生成する。

さらに、制御装置１６０は、ステップＳ２０５により、式（８），（９）に従って、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの初期値を設定する。

これに応じて、ヒステリシス制御部１９０は、出力電流Ｉｏの交流成分に応じた検出信号Ｖｄｅｔ♯と、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌとに基づいて、図７に示したように制御信号Ｓｈ２を生成する。信号バッファ１９８は、選択部１９７から伝達された制御信号Ｓｈ２に従って、スイッチング素子１３２の制御信号Ｓｇを生成する。これにより、図１３に示されたヒステリシス制御が実行されるように、スイッチング素子１３２のオンオフが制御される。

これにより、出力電流Ｉｏは、直流電流制御によって制御された状態を起点に、交流成分が、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌに従う一定範囲内に収まるように制御される。

さらに、制御装置１６０は、ステップＳ２１０により、スイッチング素子１３２の現在のスイッチング周波数ｆｏを測定する。たとえば、制御装置１６０に内蔵されたタイマ（図示せず）を用いて、選択部１９７から信号バッファ１９８へ伝達される制御信号Ｓｈ２の周期を測定することにより、スイッチング周波数ｆｏを測定することができる。

さらに、制御装置１６０は、ステップＳ２２０により、ステップＳ２１０で測定されたスイッチング周波数ｆｏを、所定の下限周波数ｆｔと比較する。たとえば、下限周波数ｆｔは、電磁ノイズや騒音の発生を回避できる下限となる周波数に対応して設定することができる。

制御装置１６０は、測定されたスイッチング周波数ｆｏが下限周波数ｆｔよりも高いときには（Ｓ２２０のＹＥＳ判定時）、ステップＳ２４０により、現在の上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを維持してヒステリシス制御を実行する。

これに対して、制御装置１６０は、測定されたスイッチング周波数ｆｏが下限周波数ｆｔよりも低いときには（Ｓ２２０のＮＯ判定時）、ステップＳ２３０に処理を進めて、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを調整する。そして、制御装置１６０は、ステップＳ２４０により、ステップＳ２３０による調整後の上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを用いて、ヒステリシス制御を実行する。

ステップＳ２３０では、スイッチング周波数を高めるために、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの間の差分が減少するように、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌが調整される。

図１７には、スイッチング周波数制御における上限しきい値および下限しきい値の調整例を説明する概念的な波形図である。

図１７を参照して、式（８），（９）に従えば、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの初期値は、オフセット電圧Ｖｏｆを中心値として対称に設定される。この上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを用いたヒステリシス制御下でのスイッチング周波数ｆｏが下限周波数よりも低いと、上限しきい値Ｖ２ｈが、所定の単位電圧Ｖｕ低下されるとともに、下限しきい値Ｖ２ｌが単位電圧Ｖｕ上昇される。なお、単位電圧は、ＤＡＣ１９１，１９２における分解能、すなわち、１階調の電圧変化に対応して予め設定することができる。

調整後の上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを用いたヒステリシス制御下でのスイッチング周波数ｆｏが、再度測定されるとともに、下限周波数ｆｔとの比較結果に応じて、ステップＳ２３０による調整が実行される。この結果、ｆｏ＞ｆｔが確保できるような差分となるまで、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌは調整される。

なお、図１７の例では、ステップＳ２３０において上限しきい値Ｖ２ｈの低下および下限しきい値Ｖ２ｌの上昇を同時に実行しているが、ステップＳ２３０の実行毎に、上限しきい値Ｖ２ｈの低下および下限しきい値Ｖ２ｌの上昇の一方のみを交互に実行してもよい。また、単位電圧についても、任意に設定することが可能である。たとえば、ＤＡＣ１９１，１９２でのｍ階調（ｍ：２以上の自然数）に対する電圧変化に対応させて、単位電圧Ｖｕを設定することも可能である。

再び図１６を参照して、制御装置１６０は、ステップＳ２５０では、負荷選択信号ＬＤＳに基づいて、負荷装置２００の動作状態（負荷数）が切替えられたかどうかを判定する。制御装置１６０は、負荷装置２００の動作状態が切替えられるまで（Ｓ２５０のＮＯ判定時）、ステップＳ２１０〜Ｓ２４０の処理を繰返し実行する。これにより、スイッチング周波数ｆｏが下限周波数ｆｔよりも高い状態が維持されるように、ヒステリシス制御部１９０によって、スイッチング素子１３２のオンオフが制御される。

一方で、制御装置１６０は、負荷装置２００の動作状態（負荷数）が切替えられると（Ｓ２５０のＹＥＳ判定時）、ステップＳ２６０に処理を進めて、ヒステリシス制御部１９０によるスイッチング周波数制御を終了して、ヒステリシス制御部１７０による直流電流制御への移行を指示する。これに応じて、制御装置１６０は、図１４に示された制御処理を起動する。

なお、上述のように、ヒステリシス制御部１９０で用いる上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌについては、負荷装置２００の作動状態（負荷数）が変化しても更新する必要はない。したがって、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌについては、式（８），（９）に従ってデフォルト値を設定するとともに、電力変換装置１００の運転開始後では、スイッチング周波数制御が終了されるときに（Ｓ２６０）、現時点での上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを保存し、次回のスイッチング周波数制御の起動時には、当該保存値を読み出すことによって、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの初期値設定（Ｓ２０５）を行うことも可能である。

また、図１６では、スイッチング周波数ｆｏの下限周波数を制限する制御を例示したが、スイッチング周波数ｆｏの上限周波数を制限する制御を行うことも可能である。この場合には、測定されたスイッチング周波数ｆｏが上限周波数よりも高いときに、ステップＳ２３０により、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を拡大するように、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを調整することができる。具体的には、ステップＳ２３０では、上限しきい値Ｖ２ｈの上昇および／または下限しきい値Ｖ２ｌの低下を行うことができる。

あるいは、上限周波数および下限周波数の両方を設定して、スイッチング周波数を下限周波数から上限周波数までの範囲に収めるように制御することも可能である。この場合には、測定されたスイッチング周波数ｆｏが下限周波数よりも低いときには図１６と同様に、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を縮小するとともに、測定されたスイッチング周波数ｆｏが上限周波数よりも高いときには、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を拡大するように、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌを調整する制御処理を変更することができる。

図１８には、本実施の形態に従う電力変換装における直流電流制御（ヒステリシス制御部１７０）および周波数制御（ヒステリシス制御部１９０）の状態遷移図が示される。

図１８を参照して、電力変換装置１００の運転開始時には、まず直流電流制御が実行される。これにより、負荷装置２００の動作状態（負荷２１０の作動個数）に応じて設定された直流電流Ｉｏｄｃが供給されるように、検出信号Ｖｄｅｔに基づくヒステリシス制御が実行される。

直流電流制御によって出力電流Ｉｏが直流電流Ｉｏｄｃの近傍に収束すると、すなわち、図１４においてステップＳ１１０がＹＥＳ判定されるのに応じて、ヒステリシス制御は、直流電流制御からスイッチング周波数制御へ切替えられる。

これにより、出力電流Ｉｏが負荷装置２００の作動状態に応じた電流レベルに制御された状態を起点として、検出信号Ｖｄｅｔ＃に基づくヒステリシス制御が実行される。したがって、出力電流Ｉｏの交流成分が、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分によって規定される一定範囲内に維持されるように、スイッチング素子１３２のオンオフが制御される。この結果、実測されたスイッチング周波数ｆｏに応じて、上限しきい値Ｖ２ｈおよび下限しきい値Ｖ２ｌの差分を調整することにより、スイッチング周波数を制御することができる。

スイッチング周波数制御の実行中に、負荷装置２００の動作状態が変化すると、出力電流Ｉｏの直流成分を変化させる必要があるため、ヒステリシス制御は、スイッチング周波数制御から直流電流制御へ戻される。そして、変化後の負荷装置２００の動作状態（負荷２１０の作動個数）に従って、式（６），式（７）によって算出される上限しきい値Ｖ１ｈおよび下限しきい値Ｖ１ｌを用いたヒステリシス制御が実行される。

このように、本実施の形態に従う電力変換装置では、直流電流を制御するためのヒステリシス制御と、スイッチング周波数制御とを組み合わせることにより、出力電流Ｉｏが広範囲にわたって変化する電力変換装置にヒステリシス制御を適用した場合でも、スイッチング周波数を適切に制御することが可能である。

次に、本開示の実施の形態に従う電力変換装置が適用される負荷装置の一例を説明する。

図１９は、図１に示された負荷装置の構成例を説明する電気回路図である。
図１９を参照して、負荷装置２００を構成する負荷２１０（１）〜２１０（ｎ）の各々は、所定個数の発光ダイオード（ＬＥＤ）２４０の集合体であるＬＥＤモジュールによって構成することができる。各ＬＥＤモジュールを、負荷２１０（１）〜２１０（ｎ）として並列接続することによって、車両ヘッドライト用のマトリクスＬＥＤの実現が可能である。

負荷スイッチ２２０（１）〜２２０（ｎ）のオンオフにより、負荷２１０（１）〜２１０（ｎ）毎に、ＬＥＤモジールの点灯および消灯を制御することができる。なお、複数個のＬＥＤモジュールについては、直並列に接続してマトリクスＬＥＤを構成することも可能である。また、各ＬＥＤモジュールについても、ＬＥＤ２４０を並列または直並列に接続することも可能である。

車両のヘッドライトでは、対向車体を検知した際に、検知部分に対応した領域を自動的に遮光するＡＤＢ（Adaptive Driving Beam）機能の搭載要求がある。たとえば、ＡＤＢ機能を有するＬＥＤヘッドライトでは、照射範囲ごとにＬＥＤを割り当てて、対向車等の検知に応じて照射範囲毎のＬＥＤの照度を制御する、いわゆるマトリクス制御方式が開発されている。マトリクス制御方式では、機械的機構によって遮光するメカニカルＡＤＢ方式に比較して、光を効率良く照射できるという利点がある。

ＡＤＢ機能では、外部状況の変化に応じてＬＥＤの点灯および消灯を高速に切り替える必要がある。このため、点灯されるＬＥＤモジュールの個数に応じて、電力変換装置１００の出力電流Ｉｏが広範囲に変化する。このため、負荷変動への応答速度に優れるヒステリシス制御が適用されることが多い。

一方で、車載用途では、ＡＭラジオへのノイズ干渉を避ける必要があり、電力変換装置１００のスイッチング周波数範囲が制限される。たとえば、スイッチング周波数は、５００ｋＨｚ〜１．６ＭＨｚの範囲を回避する必要がある。電力変換装置１００では、リアクトル１３５の小型化の面から高周波化を指向した場合には、スイッチング周波数を１．６ＭＨｚ以上の高周波数帯に安定的に維持する必要がある。

したがって、本実施の形態に従う電力変換装置によれば、２種類のヒステリシス制御の組み合わせによって、出力電流ＩｏをＬＥＤモジュールの点灯数に対応させて制御するとともに、スイッチング周波数をＡＭラジオ帯よりも高い領域（ｆｏ＞１．６ＭＨｚ）に安定的に維持することができる。

また、ＬＥＤが負荷であるので、負荷数によらず、電力変換装置１００の出力電圧Ｖｏは一定とできる。このため、ヒステリシス制御のための上限しきい値Ｖ１ｈ，Ｖ２ｈおよび下限しきい値Ｖ１ｌ，Ｖ２ｌを算出するための式（６）〜（９）中で出力電圧Ｖｏを変化させる必要が無い。このため、制御装置１６０による演算負荷を軽減することができる。このように、図１９に例示した、ＡＤＢ機能を有するＬＥＤヘッドライトを構成するＬＥＤモジュールへの電力供給に、本実施の形態に従う電力変換装置は好適である。

なお、本実施の形態では、上述のように、出力電圧Ｖｏの目標レベルが略一定の下で、電力変換装置の出力として出力電流Ｉｏが広範囲に制御される場合のヒステリシス制御について説明した。しかしながら、本実施の形態の電力変換装置は、負荷装置２００の作動状態に応じて出力電圧Ｖｏが広範囲に制御される用途にも適用することができる。この場合には、検出信号Ｖｄｅｔ，Ｖｄｅｔ♯を出力電圧Ｖｏの検出値に従って算出することにより、同様のヒステリシス制御を実行することができる。このヒステリシス制御では、式（６）〜（９）中での出力電圧Ｖｏを負荷装置２００の作動状態に応じた変数として扱って、上限しきい値Ｖ１ｈ，Ｖ２ｈおよび下限しきい値Ｖ１ｌ，Ｖ２ｌを算出することができる。また、負荷装置２００の作動状態に応じて、出力電圧Ｖｏおよび出力電流Ｉｏの両方の目標レベルが変化する場合にも、式（６）〜（９）中で出力電圧Ｖｏおよび出力電流Ｉｏの両方について、その目標レベルに従った変数として扱うことにより、同様のヒステリシス制御を実行することができる。

さらに、図１における電力変換回路１３０の回路構成は一例に過ぎず、直流電圧変換機能を有する回路構成であれば、任意の構成を適用することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００ 電力変換装置、１１０ 電源主回路部、１２０ 直流電源、１３０ 電力変換回路、１３２ 電力用半導体スイッチング素子、１３５ リアクトル、１３７ ダイオード、１３８ 平滑コンデンサ、１４０ 電流検出部、１４２ 電流検出抵抗、１４５ 増幅器、１５０ 電源制御部、１６０ 制御装置、１７０，１９０ ヒステリシス制御部、１７１，１７２，１９１，１９２ ＤＡＣ、１７４，１７５，１９４，１９５ 比較部、１７６，１９６ 信号発生器、１８０ 交流成分抽出部、１８２ 直流成分除去部、１８４ 減算部、１８５ 増幅部、１９７ 選択部、１９８ 信号バッファ、２００ 負荷装置、２１０（１）〜２１０（ｎ） 負荷、２２０（１）〜２２０（ｎ） 負荷スイッチ、Ｉｏ 出力電流、Ｉｏ 目標レベル、Ｉｏｄｃ 直流電流（負荷消費電流）、Ｌ インダクタンス値、ＬＤＳ 負荷選択信号、ＬＳ（１）〜ＬＳ（ｎ） 負荷制御信号、ＮＬ，ＰＬ 電力線、Ｓｅｌ 制御信号（選択部）、Ｓｇ 制御信号（スイッチング素子）、Ｓｈ１，Ｓｈ２ 制御信号（ヒステリシス制御）、Ｔ スイッチング周期、Ｔｏｎ オン期間、Ｖ１ｈ，Ｖ２ｈ 上限しきい値、Ｖ１ｌ，Ｖ２ｌ 下限しきい値、Ｖｃ 制御電源電圧、Ｖｄ＊ 直流電圧、Ｖｄｅｔ 検出信号（出力電流）、Ｖｄｅｔ♯ 検出信号（交流成分）、Ｖｏ 出力電圧、Ｖｏｆ オフセット電圧、Ｖｕ 単位電圧。

Claims (11)

1. 電力変換装置であって、
   直流電源と負荷装置との間に接続される電力変換回路を備え、
   前記電力変換回路は、
   オンオフに応じて前記負荷装置への出力を増減するスイッチング素子を含み、
   前記電力変換装置は、
   前記電力変換回路から前記負荷装置への出力に応じた第１の検出信号を出力する検出部と、
   前記第１の検出信号を用いて前記スイッチング素子のオンオフを制御するための電源制御部とをさらに備え、
   前記電源制御部は、
   前記第１の検出信号を第１の上限しきい値および第１の下限しきい値と比較した結果に従って、前記スイッチング素子のオンオフを制御する第１の制御信号を生成する第１のヒステリシス制御部と、
   前記第１の検出信号の交流成分を抽出した第２の検出信号を出力するための交流成分抽出部と、
   前記第２の検出信号を第２の上限しきい値および第２の下限しきい値と比較した結果に従って、前記スイッチング素子のオンオフを制御する第２の制御信号を生成する第２のヒステリシス制御部と、
   前記負荷装置の動作状態の変化に応じて前記第１の上限しきい値および前記第１の下限しきい値を変化させるとともに、前記スイッチング素子がオンオフするスイッチング周波数に応じて前記第２の上限しきい値および前記第２の下限しきい値の差分を調整する制御部と、
   前記制御部による選択に従って、前記第１および第２の制御信号のうちの一方を前記スイッチング素子に対して出力する選択部とを含む、電力変換装置。
2. 前記制御部は、前記負荷装置の動作状態が変化すると、変化後の前記第１の上限しきい値および前記第１の下限しきい値の下での前記第１の検出信号の収束を検知するまでは前記第１の制御信号を選択するように前記選択部を制御するとともに、前記第１の検出信号の収束を検知した後は前記負荷装置の動作状態が次に変化するまで前記第２の制御信号を選択するように前記選択部を制御する、請求項１記載の電力変換装置。
3. 前記制御部は、前記負荷装置の動作状態が変化すると、変化後の前記第１の上限しきい値および前記第１の下限しきい値の間の範囲内に前記第１の検出信号が入ることに応じて、前記第１の検出信号の収束を検知する、請求項２記載の電力変換装置。
4. 前記制御部は、前記負荷装置の動作状態が変化すると、当該変化から所定時間が経過することに応じて、前記第１の検出信号の収束を検知する、請求項２記載の電力変換装置。
5. 前記制御部は、前記負荷装置の動作状態が変化すると、前記第１の上限しきい値および前記第１の下限しきい値の差分を一定に維持して、前記第１の上限しきい値および前記第１の下限しきい値を変化させる、請求項１記載の電力変換装置。
6. 前記制御部は、前記スイッチング周波数が基準値よりも低い場合には、前記第２の上限しきい値および前記第２の下限しきい値の差分が減少するように、前記第２の上限しきい値および前記第２の下限しきい値を変化させる、請求項１記載の電力変換装置。
7. 前記負荷装置は、並列に接続された複数の負荷ユニットを含み、
   前記複数の負荷ユニットの各々は、直列に接続された負荷スイッチおよび負荷を有し、
   前記複数の負荷ユニットにおいて、前記負荷スイッチは、前記複数の負荷ユニットの作動および停止を規定するための複数の負荷制御信号にそれぞれ応じてオンオフされ、
   前記検出部は、前記電力変換回路から前記負荷装置への出力電流に応じて前記第１の検出信号を出力し、
   前記制御部は、前記複数の負荷制御信号が切替わるのに応じて、前記第１の上限しきい値および前記第１の下限しきい値を変化させる、請求項１〜６のいずれか１項に記載の電力変換装置。
8. 前記交流成分抽出部は、
   前記第１の検出信号から、前記負荷装置の動作状態に応じた直流成分を除去することによって前記第２の検出信号を抽出する、請求項７記載の電力変換装置。
9. 前記交流成分抽出部は、
   前記第１の検出信号から、前記負荷装置の動作状態に応じた直流成分を除去するとともに、オフセット値を加算することによって前記第２の検出信号を抽出する、請求項７記載の電力変換装置。
10. 前記制御部は、前記複数の負荷制御信号に対応して設定される目標直流電流値と、前記直流電源からの入力電圧および前記負荷装置への目標出力電圧に基づく電流幅の１／２を加算した電流値に従って前記第１の上限しきい値を算出するとともに、前記目標直流電流値から前記電流幅の１／２を減算した電流値に従って前記第１の下限しきい値を算出する、請求項７記載の電力変換装置。
11. 前記負荷は、発光ダイオードの集合体を含む、請求項７記載の電力変換装置。

Images