JP7056881B2 - 制御回路、装置、制御方法及びプログラム - Google Patents
制御回路、装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP7056881B2 JP7056881B2 JP2020110086A JP2020110086A JP7056881B2 JP 7056881 B2 JP7056881 B2 JP 7056881B2 JP 2020110086 A JP2020110086 A JP 2020110086A JP 2020110086 A JP2020110086 A JP 2020110086A JP 7056881 B2 JP7056881 B2 JP 7056881B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- load
- outputs
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
特許文献1には、関連する技術として、省電力化を目的とする磁気テープ装置に関する技術が開示されている。
そこで、異なる電圧値の電圧を出力する電源を備える装置において、負荷が重くなった場合であっても、電源を変更せずに負荷を駆動することのできる技術が求められている。
<実施形態>
本発明の一実施形態による磁気テープライブラリ装置1(装置の一例)は、複数の異なる電圧を出力する昇圧回路及び降圧回路を備え、それらの回路ごとに負荷が接続される装置であって、異なる回路から電流を受けることにより、電源の定格を変更することなく自身の回路のみでは駆動できない負荷を駆動することのできる装置である。
この通知は、例えば、次のように行われる。
磁気テープライブラリ装置1と磁気テープライブラリ装置1に搭載されている磁気テープドライブ(例えば、後述する磁気テープドライブ372、373)との間でシリアル通信が行われる。ドライブ世代/外部インタフェース通知信号により、搭載ドライブの世代、外部インタフェースを、磁気テープライブラリ装置1に搭載されているコントロールカード200に通知される。なお、複数台の磁気テープドライブが搭載されている場合には、一台ずつ順番に通信が行われ通知される。
図3の(a)の部分は、磁気テープライブラリ装置1の側面図を示している。図3の(b)の部分は、磁気テープライブラリ装置1の背面図を示している。図3の(c)の部分は、磁気テープライブラリ装置1の上面図を示している。
図3の(b)の部分には、ドライブスロット80が示されている。磁気テープドライブ370、371、372、373は、ドライブスロット80に収納されている。また、図3の(c)の部分には、筐体及び外部インタフェースが示されている。
ここでは、図4に示す磁気テープライブラリ装置1の処理フローについて説明する。
コントロールカード200は、磁気テープドライブの台数が3台以下であると判定した場合(ステップS18においてNO)、昇圧/降圧回路のディセーブル設定を行い(ステップS19)、ドライブ動作(ステップS20)を開始する。なお、ドライブ動作とは、リード処理及びライト処理の少なくとも一方の処理を行うことである。
つまり、ドライブ世代/外部インタフェース通知信号504には、磁気テープライブラリ装置1にどの世代であるかを示す情報(例えば、LTO5なのかLTO6なのかなど)と、外部インタフェースの種類を示す情報(例えば、SASなのかFCなのかなど)とが含まれている。これらの情報は、コントロールカード200に通知される。そして、コントロールカード200は、これらの情報を基にレベル信号を生成し、生成したレベル信号により、昇圧回路350、351、352、353、及び、降圧回路354、355、356、357内のアナログスイッチ(例えば、トランジスタなど)をオン状態またはオフ状態に制御する。
図6は、図1で示した昇圧回路350、351、352、353、及び、降圧回路354、355、356、357の周辺回路を簡易的に示した図である。ドライブスレッド300、320、330、340のそれぞれには、同一の回路が搭載される。昇圧回路604及び降圧回路605は、パワートランジスタ607、608を備える。
まず、5V系の電流が不足した場合を例に説明する。5V系の電流が不足した場合、磁気テープドライブ601への5V系の電流の供給量を増やすために、昇圧/降圧制御ブロック609は、降圧回路用ゲート信号611をハイレベルに設定する。5V系の電流が不足したか否かの判断は、例えば、ドライブ電源制御ブロック204が、5V系電圧をモニタし、5V系電圧が10%以上低下した場合に、5V系の電流が不足したと判断することによって行われる。そして、昇圧/降圧制御ブロック609は、パワートランジスタ608をオン状態に遷移させる。この時、昇圧回路用ゲート信号610は、ローレベルに設定される。パワートランジスタ608がオン状態に遷移することにより、12V系から電流がボルテージレギュレータ613を経由して磁気テープドライブ601の5V系ラインに流れ込む。この12V系の電流を利用して生成した5V系の電流を5V系電流ライン614に付加することにより、磁気テープドライブ601の5V系で不足する電流を補うことができる。ただし、ボルテージレギュレータ613の出力電圧と5V系電流ライン614との間の電位差により、ポイントBで電流が逆流する可能性がある。そのため、逆流電流を防止するために、5V系電流ライン614、ボルテージレギュレータ613の出力ラインには、Oring Diode616が設けられる。便宜的に、ドライブスレッド600(図1では、ドライブスレッド300に相当)で5V系の電流が不足した場合の例に説明したが、図1に示した320、330、340についても同様の制御が行われる。
磁気テープライブラリ装置1において、コントロールカード200は、電源100から磁気テープドライブ370、371、372、373へ供給される電力を制御する。コントロールカード200において、装置構成チェックブロック203は、ドライブスレッド300、320、330、340からドライブ搭載台数、ドライブ世代及び外部インタフェースの情報を受ける。昇圧/降圧制御ブロック202は、装置構成チェックブロック203が受けた前記情報と、予め記録されたドライブ搭載台数、ドライブ世代及び外部インタフェースの情報とに基づいて、電源100に接続されている昇圧回路350、351、352、353、及び、降圧回路354、355、356、357を制御する。
こうすることにより、磁気テープライブラリ装置1は、電源の出力の1つから昇圧回路または降圧回路を介して電源の出力の別の1つへ電力を供給することができる。つまり、異なる電圧値の電圧を出力する電源を備える装置において、負荷が重くなった場合であっても、電源を変更せずに負荷を駆動することができる。
制御回路20は、異なる電圧値の電圧を出力する電源を備える装置において、前記電源から負荷へ供給される電力を制御する制御回路である。制御回路20は、情報取得手段20a、制御手段20bを備える。
情報取得手段20aは、前記負荷を駆動する負荷駆動手段から前記負荷の重さに関する情報を受ける。
制御手段20bは、前記情報取得手段が取得した前記情報と、予め記録された負荷の重さに関する情報とに基づいて、前記電源に接続されている電圧変換回路を制御する。
ここでは、図8に示す処理フローについて説明する。
情報取得手段20aは、前記負荷を駆動する負荷駆動手段から前記負荷の重さに関する情報を受ける(ステップS31)。
制御手段20bは、前記情報取得手段が取得した前記情報と、予め記録された負荷の重さに関する情報とに基づいて、前記電源に接続されている電圧変換回路を制御する(ステップS32)。
この制御回路20により、異なる電圧値の電圧を出力する電源を備える装置において、負荷が重くなった場合であっても、電源を変更せずに負荷を駆動することができる。
図9は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図9に示すように、CPU6、メインメモリ7、ストレージ8、インタフェース9を備える。
例えば、上述の磁気テープライブラリ装置1、コントロールカード200、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インタフェース
80・・・ドライブスロット
100・・・電源
200・・・コントロールカード
201・・・昇圧/降圧回路設定テーブル
202、506、609・・・昇圧/降圧制御ブロック
203・・・装置構成チェックブロック
204・・・ドライブ電源制御ブロック
300、320、330、340、600・・・ドライブスレッド
350、351、352、353、604・・・昇圧回路
354、355、356、357、605・・・降圧回路
360、361、362、363・・・Switch回路
370、371、372、373、501、601・・・磁気テープドライブ
502・・・RAM
505・・・比較器
507・・・ROM
607、608・・・パワートランジスタ
612、613・・・ボルテージレギュレータ
614・・・5V系電流ライン
615・・・12V系電流ライン
Claims (7)
- 異なる電圧値の電圧を出力する電源を備える装置において、前記電源から負荷へ供給される電力を制御する制御回路であって、
前記負荷を駆動する負荷駆動手段から前記負荷の重さに関する情報を受ける情報取得手段と、
前記情報取得手段が取得した前記情報と、予め記録された負荷の重さに関する情報とに基づいて、前記電源に接続されている電圧変換回路を制御する制御手段であり、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記高い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御し、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記低い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御する制御手段と、
を備える制御回路。 - 前記予め記録された負荷の重さに関する情報と共に前記電源に接続される電圧変換回路の動作を設定する設定値を記憶する記憶手段、
を備え、
前記制御手段は、
前記記憶手段が記憶する設定値に基づいて、前記電圧変換回路を制御する、
請求項1に記載の制御回路。 - 前記電圧変換回路は、
昇圧回路及び降圧回路の少なくとも一方を含む、
請求項2に記載の制御回路。 - 前記負荷は、磁気テープを読み取るドライブであり、
前記負荷の重さに関する情報は、ドライブ搭載台数、ドライブ世代及び外部インタフェースを含む情報である、
請求項1から請求項3の何れか一項に記載の制御回路。 - 前記電圧変換回路と、
請求項1から請求項4の何れか一項に記載の制御回路と、
を備える装置。 - 異なる電圧値の電圧を出力する電源を備える装置において、前記電源から負荷へ供給される電力を制御する制御回路による制御方法であって、
前記負荷を駆動する負荷駆動手段から前記負荷の重さに関する情報を受けることと、
取得した前記情報と、予め記録された負荷の重さに関する情報とに基づいて、前記電源に接続されている電圧変換回路を制御することであり、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記高い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御し、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記低い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御することと、
を含む制御回路による制御方法。 - 異なる電圧値の電圧を出力する電源を備える装置において、前記電源から負荷へ供給される電力を制御する制御回路のコンピュータに、
前記負荷を駆動する負荷駆動手段から前記負荷の重さに関する情報を受けることと、
取得した前記情報と、予め記録された負荷の重さに関する情報とに基づいて、前記電源に接続されている電圧変換回路を制御することであり、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記高い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御し、前記異なる電圧値の電圧のうち低い電圧値を出力する前記電源の出力端子に接続されている前記負荷への電力を増加させる場合、前記異なる電圧値の電圧のうち高い電圧値を出力する前記電源の出力端子から前記電圧変換回路を介して前記低い電圧値を出力する前記電源の出力端子へ電力を供給するように前記電圧変換回路を制御することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020110086A JP7056881B2 (ja) | 2020-06-26 | 2020-06-26 | 制御回路、装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020110086A JP7056881B2 (ja) | 2020-06-26 | 2020-06-26 | 制御回路、装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022007241A JP2022007241A (ja) | 2022-01-13 |
JP7056881B2 true JP7056881B2 (ja) | 2022-04-19 |
Family
ID=80110377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020110086A Active JP7056881B2 (ja) | 2020-06-26 | 2020-06-26 | 制御回路、装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7056881B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068614A (ja) | 2008-09-10 | 2010-03-25 | Toshiba Corp | 電源装置、電源制御システム及び電源制御方法 |
JP2016025748A (ja) | 2014-07-18 | 2016-02-08 | 株式会社東芝 | 電源システムおよび制御装置 |
WO2018020797A1 (ja) | 2016-07-27 | 2018-02-01 | 三菱電機株式会社 | 電力変換装置 |
-
2020
- 2020-06-26 JP JP2020110086A patent/JP7056881B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068614A (ja) | 2008-09-10 | 2010-03-25 | Toshiba Corp | 電源装置、電源制御システム及び電源制御方法 |
JP2016025748A (ja) | 2014-07-18 | 2016-02-08 | 株式会社東芝 | 電源システムおよび制御装置 |
WO2018020797A1 (ja) | 2016-07-27 | 2018-02-01 | 三菱電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022007241A (ja) | 2022-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8767354B1 (en) | Data storage device employing cascaded voltage regulators during power failure | |
US8090988B2 (en) | Saving information to flash memory during power failure | |
US8468379B2 (en) | Systems, methods and devices for control and generation of programming voltages for solid-state data memory devices | |
US7155621B2 (en) | Method and apparatus to enhance processor power management | |
US8923088B2 (en) | Solid state storage device with sleep control circuit | |
JP4616395B2 (ja) | Usbアプリケーションにおける可動ドライブの最低電力モード | |
US7548502B2 (en) | Power backup method for disk storage device | |
US7984310B2 (en) | Controller, information processing apparatus and supply voltage control method | |
US11037605B2 (en) | Power delivery circuitry | |
US7875996B2 (en) | Multi-regulator power delivery system for ASIC cores | |
US11301026B2 (en) | Information processing apparatus having volatile memory used to cache write data to nonvolatile memory, power supply method therefor, and storage medium storing program therefor | |
JP2005228254A (ja) | 記憶装置 | |
JP7056881B2 (ja) | 制御回路、装置、制御方法及びプログラム | |
US20090160256A1 (en) | Multi-regulator power delivery system for ASIC cores | |
JP4911449B2 (ja) | 記録媒体保護装置 | |
JP5513407B2 (ja) | 電子機器および電子機器を操作する方法 | |
CN113986001A (zh) | 芯片及控制方法 | |
CN105786726A (zh) | 一种异构混合内存的计算机架构及其掉电时的数据保护方法 | |
JP2009251888A (ja) | 半導体メモリ装置 | |
CN212685315U (zh) | 一种上电控制系统 | |
JP4953595B2 (ja) | 情報処理装置 | |
WO2023162555A1 (ja) | ホスト装置、スレーブ装置およびホスト-スレーブシステム | |
TW202414418A (zh) | 記憶體系統及電源控制電路 | |
TWI511155B (zh) | 輸入至電荷泵之調適性電壓 | |
CN117421132A (zh) | 一种基于nor flash的动态时钟频率和电压切换方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7056881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |