CN105786726A - 一种异构混合内存的计算机架构及其掉电时的数据保护方法 - Google Patents

Abstract

本发明涉及一种异构混合内存的计算机架构，包括主板，所述主板上设有DIMM接口和电源模组，还包括：非易失性存储单元，包括存储控制器、易失性存储介质和非易失性存储介质；所述存储控制器包括高速缓存器；储能单元，连接在所述DIMM接口和电源模组的供电端之间；所述非易失性存储单元通过所述DIMM接口接入计算机系统，并由所述电源模组供电；所述高速缓存器通过DIMM接口读写外部数据，并将所述易失性存储介质作为数据缓冲区，实现与所述非易失性存储介质的数据交换；所述存储控制器还与所述电源模组的电源状态信号端连接，以接收电源状态信号。本发明还涉及一种掉电时的数据保护方法。上述异构混合内存的计算机架构及数据保护方法，可在掉电时及时将数据进行保存。

Description

一种异构混合内存的计算机架构及其掉电时的数据保护方法

技术领域

本发明涉及计算机技术领域，特别是涉及一种异构混合内存的计算机架构和一种掉电时的数据保护方法。

背景技术

由于传统的外部存储器(磁盘)读写性能低下，断电或者死机时内存数据无法保存，因此异构混合内存存储方式得到了快速的发展。异构混合内存存储方式是指采用传统内存(DRAM)和读写速度较快的非易失性存储单元(其存储介质包括铁电存储介质等)结合作为内存单元。虽然这种非易失性存储单元的读写速度相比传统的磁盘更快，但相比于传统内存，仍有较大差距。因此，非易失性存储单元中仍然需要采用一些易失性的存储介质作为缓冲区来提高读写速度。

然而，采用异构混合内存存储方式的计算机在掉电时仍存在无法保存缓冲区数据、在异常断电恢复后无法正常工作的问题。

发明内容

基于此，有必要提供一种异构混合内存的计算机架构，其能够在断电时备份非易失性存储单元中的缓冲区的数据。

此外，还提供一种掉电时的数据保护方法。

一种异构混合内存的计算机架构，包括主板，所述主板上设有DIMM接口和电源模组，还包括：

非易失性存储单元，包括存储控制器、易失性存储介质和非易失性存储介质；所述存储控制器包括高速缓存器；

储能单元，连接在所述DIMM接口和电源模组的供电端之间；

所述非易失性存储单元通过所述DIMM接口接入计算机系统，并由所述电源模组供电；所述高速缓存器通过DIMM接口读写外部数据，并将所述易失性存储介质作为数据缓冲区，实现与所述非易失性存储介质的数据交换；

所述存储控制器还与所述电源模组的电源状态信号端连接，以接收电源状态信号。

在其中一个实施例中，所述储能单元为储能电容阵列。

在其中一个实施例中，还包括连接在所述电源模组的供电端与储能单元之间的、用于使电流仅从电源模组流向储能单元的单向开关。

在其中一个实施例中，所述单向开关为大功率肖特基二极管。

一种掉电时的数据保护方法，基于上述的异构混合内存的计算机架构，包括如下步骤：

存储控制器检测所述电源状态信号：

当电源状态信号表示电源正常时，所述存储控制器根据中央处理器的读写指令，通过所述高速缓存器和易失性存储介质对所述非易失性存储介质进行读写操作；

当电源状态信号表示断电时，所述存储控制器将高速缓存器和易失性存储介质中的数据写入非易失性存储介质进行保存。

在其中一个实施例中，所述通过所述高速缓存器和易失性存储介质对所述非易失性存储介质进行读写操作的步骤包括：

中央处理器发出读指令时，所述存储控制器通过高速缓存器从易失性存储介质中读取数据；其中，所述易失性存储介质中的数据由所述非易失性存储介质中预先读取，并且所述存储控制器将预先读取的数据的状态记录为读状态；

中央处理器发出写指令时，所述存储控制器通过高速缓存器将数据写入易失性存储介质中，且所述存储控制器将写入的数据的状态记录为写状态；其中，所述易失性存储介质中的数据将进一步存储到所述非易失性存储介质中；

当电源状态信号表示断电时，从易失性存储介质写入非易失性存储介质的数据为写状态的数据。

在其中一个实施例中，所述易失性存储介质中的数据以页为单位进行组织，且从中央处理器写入的数据和从非易失性存储介质读取的数据分别位于不同的页，所述存储控制器通过记录所述页的状态来记录数据的读写状态。

在其中一个实施例中，当电源状态信号表示断电时，所述存储控制器还关闭与中央处理器的通信接口。

上述异构混合内存的计算机架构及数据保护方法，通过提供储能单元和检测电源模组的状态，在掉电时能够维持一段时间的电源供给、并及时将数据进行保存，可达到保护数据的目的。

附图说明

图1为一个实施例的异构混合内存的计算机架构；

图2为一个实施例的掉电时的数据保护方法流程图。

具体实施方式

图1为一个实施例的异构混合内存的计算机架构。该异构混合内存的计算机架构包括主板100和非易失性存储单元200。主板100上设有DIMM(DualInlineMemoryModules，双列直插式存储模块)接口102，非易失性存储单元200通过DIMM接口102与主板100连接。

主板100上还设有电源模组110、单向开关120以及储能单元130。另外，中央处理器(CPU)300也插接在主板100上。

电源模组110提供整个计算机系统所需的各种电压，例如CPU电压、南桥电压以及内存电压(通过DIMM接口102输出)等。电源模组110通常采用ATX电源。

储能单元130连接在电源模组110的供电端与DIMM接口102之间，用于在电源模组110为DIMM接口102上连接的非易失性存储单元200供电的同时存储电量。本实施例中，储能单元130采用储能电容阵列。

进一步地，电源模组110和储能单元130之间还连接使电流仅从电源模组110流向储能单元130的单向开关120。本实施例中，单向开关120采用大功率肖特基二极管。

在系统断电时，储能单元130将继续为非易失性存储单元200供电，同时单向开关120可防止储能单元130向电源模组110放电。

非易失性存储单元200包括存储控制器210、易失性存储介质220和非易失性存储介质230。存储控制器210内设高速缓存器211。非易失性存储单元200通过DIMM接口102接入计算机系统，并由电源模组110供电，具体地，电源模组110还与三路buck电路配合，将12V电压转换为3路电压，分别为存储控制器210、易失性存储介质220和非易失性存储介质230都供电。

储能电容阵列的容量选择：假定存储控制器210的工作功率是P1，易失性存储介质220的功率是P2，非易失性存储介质230写数据时的功率是P3，数据从存储控制器210的高速缓存器211转移到易失性存储介质220的时间是t1，数据从易失性存储介质220回写到非易失性存储介质230的时间是t2，电源转换效率为80％，则需要的电能W1＝[(P1+P2)×t1+(P1+P2+P3)×t2]/80％。假定用于将电源模组110输出的12V电压转换为各个工作电压的电压转换电路最低输入电压为V1，那么储能电容能提供的电能W2≈(12-V1)×C×[V1+(12-V1)/2]，当W2≥W1时，储能电容阵列的容量才认为是合理的，才可以保证所有数据回写完毕储能单元130才掉电。

存储控制器210与DIMM接口102连接、并控制对易失性存储介质220和非易失性存储介质230的读写。这样，非易失性存储单元200就可以挂载在计算机系统的内存控制器下，作为计算机系统的内存来使用，也即程序数据在运行过程中可保存在非易失性存储单元200中，中央处理器300直接向非易失性存储单元200写入数据或从非易失性存储单元200读出数据。

易失性存储介质220是读写速度非常快的、易失性的存储介质，常用的有DRAM等。非易失性存储介质230相对于传统的磁盘的磁性介质，其读写速度要快，但比易失性存储介质220要慢，常用的有电阻存储介质、铁电存储介质或相变存储介质。

在中央处理器300读写数据时，通过易失性存储介质220来读写非易失性存储介质230，也即易失性存储介质220作为缓冲区来匹配中央处理器300的读写速度和非易失性存储介质230的读写速度。

进一步地，存储控制器210还与电源模组110的电源状态信号端连接，以接收电源状态信号。当电源模组110采用ATX电源时，该电源状态信号为ATX-PWROK信号。通过该电源状态信号，存储控制器210可获知电源模组110的工作状态，判断是否掉电，以及时进行数据备份。

基于上述的异构混合内存的计算机架构，以下提供一种掉电时的数据保护方法。参考图2，结合图1，该方法包括如下步骤。

步骤S101：存储控制器检测所述电源状态信号，判断电源是否正常：当电源状态信号表示电源正常时，执行步骤S102；当电源状态信号表示断电时，执行步骤S103。

步骤S102：所述存储控制器根据中央处理器的读写指令，通过所述易失性存储介质对所述非易失性存储介质进行读写操作。

中央处理器300发出读指令时，存储控制器210从易失性存储介质220中读取数据。其中，易失性存储介质220中的数据由非易失性存储介质230中预先读取，并且存储控制器210将预先读取的数据的状态记录为读状态。

中央处理器300发出写指令时，存储控制器210将数据写入易失性存储介质220中，且存储控制器210将写入的数据的状态记录为写状态。其中，易失性存储介质220中的数据将进一步存储到非易失性存储介质230中。

易失性存储介质220中的数据以页(page)为单位进行组织，且从中央处理器300写入的数据和从非易失性存储介质230读取的数据分别位于不同的页，存储控制器210通过记录所述页的状态来记录数据的读写状态，例如存储控制器210自身维护一个“缓冲区页面状态表”，以记录那些页是读状态、哪些页是写状态。

步骤S103：所述存储控制器将易失性存储介质中的数据写入非易失性存储介质。

上述过程中，从易失性存储介质220写入数据到非易失性存储介质230，具体是写入到在非易失性存储介质230上划分的数据缓冲区。同时，当电源状态信号表示断电时，从易失性存储介质写入非易失性存储介质的数据为写状态的数据。

进一步地，在执行步骤S103时，存储控制器210还关闭与中央处理器300的通信接口。

上述异构混合内存的计算机架构及数据保护方法，通过提供储能单元和检测电源模组的状态，在掉电时能够维持一段时间的电源供给、并及时将数据进行保存，可达到保护数据的目的。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种异构混合内存的计算机架构，包括主板，所述主板上设有DIMM接口和电源模组，其特征在于，还包括：

非易失性存储单元，包括存储控制器、易失性存储介质和非易失性存储介质；所述存储控制器包括高速缓存器；

储能单元，连接在所述DIMM接口和电源模组的供电端之间；

所述非易失性存储单元通过所述DIMM接口接入计算机系统，并由所述电源模组供电；所述高速缓存器通过DIMM接口读写外部数据，并将所述易失性存储介质作为数据缓冲区，实现与所述非易失性存储介质的数据交换；

所述存储控制器还与所述电源模组的电源状态信号端连接，以接收电源状态信号。

2.根据权利要求1所述的异构混合内存的计算机架构，其特征在于，所述储能单元为储能电容阵列。

3.根据权利要求1所述的异构混合内存的计算机架构，其特征在于，还包括连接在所述电源模组的供电端与储能单元之间的、用于使电流仅从电源模组流向储能单元的单向开关。

4.根据权利要求3所述的异构混合内存的计算机架构，其特征在于，所述单向开关为大功率肖特基二极管。

5.一种掉电时的数据保护方法，基于权利要求1～4任一项所述的异构混合内存的计算机架构，包括如下步骤：

存储控制器检测所述电源状态信号：

当电源状态信号表示电源正常时，所述存储控制器根据中央处理器的读写指令，通过所述高速缓存器和易失性存储介质对所述非易失性存储介质进行读写操作；

当电源状态信号表示断电时，所述存储控制器将高速缓存器和易失性存储介质中的数据写入非易失性存储介质进行保存。

6.根据权利要求5所述的掉电时的数据保护方法，其特征在于，所述通过所述高速缓存器和易失性存储介质对所述非易失性存储介质进行读写操作的步骤包括：

中央处理器发出读指令时，所述存储控制器通过高速缓存器从易失性存储介质中读取数据；其中，所述易失性存储介质中的数据由所述非易失性存储介质中预先读取，并且所述存储控制器将预先读取的数据的状态记录为读状态；

中央处理器发出写指令时，所述存储控制器通过高速缓存器将数据写入易失性存储介质中，且所述存储控制器将写入的数据的状态记录为写状态；其中，所述易失性存储介质中的数据将进一步存储到所述非易失性存储介质中；

当电源状态信号表示断电时，从易失性存储介质写入非易失性存储介质的数据为写状态的数据。

7.根据权利要求6所述的掉电时的数据保护方法，其特征在于，所述易失性存储介质中的数据以页为单位进行组织，且从中央处理器写入的数据和从非易失性存储介质读取的数据分别位于不同的页，所述存储控制器通过记录所述页的状态来记录数据的读写状态。

8.根据权利要求5所述的掉电时的数据保护方法，其特征在于，当电源状态信号表示断电时，所述存储控制器还关闭与中央处理器的通信接口。