CN107644663B - 一种3d动态随机存取存储器及数据保存方法 - Google Patents

Abstract

本发明公开了一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。本发明还公开了一种3D动态随机存取存储器的数据保存方法，具有上述技术效果。

Description

一种3D动态随机存取存储器及数据保存方法

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种3D动态随机存取存储器，还涉及一种3D动态随机存取存储器的数据保存方法。

背景技术

目前，DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，是最为常见的系统内存，DRAM的读写速度远快于固态硬盘。然而，DRAM只能将数据保持很短的时间，为了保持数据，DRAM使用电容存储的方式进行存储数据，这种方式必须隔一段时间刷新(refresh)一次，每刷新一次就保存一次数据，如果DRAM没有被刷新，存储的信息就会丢失，当DRAM断电时，DRAM无法进行刷新，将会导致DRAM中的数据丢失。导致数据容易丢失的另一个原因是，目前的DRAM的容量较小，导致数据容易丢失。

因此，如何在断电时保存DRAM中的数据是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例希望提供一种3D动态随机存取存储器，以及3D动态随机存取存储器的数据保存方法，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。

优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括：

数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及

数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。

优选的，在上述3D动态随机存取存储器中，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。

优选的，在上述3D动态随机存取存储器中，还包括一内存模块板，所述立体堆栈体设置于所述内存模块板上。

优选的，在上述3D动态随机存取存储器中，所述内存模块板设置有卡槽，用以接合所述非易失性存储器，所述非易失性存储器包括记忆卡存储器(SD card)或闪存存储器(FLASH memory device)。

优选的，在上述3D动态随机存取存储器中，所述非易失性存储器设置于所述内存模块板上。

优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括片上系统专用集成电路(SOC ASIC)。

优选的，在上述3D动态随机存取存储器中，所述易失性数据存储装置包括多个层叠堆栈的DRAM内存芯片，所述DRAM内存芯片的数量范围为2至16个。

优选的，在上述3D动态随机存取存储器中，所述内存芯片之间通过硅穿孔相互连接。

本发明还提供了一种3D动态随机存取存储器的数据保存方法，包括：

提供如权利要求1所述的3D动态随机存取存储器；

给所述3D动态随机存取存储器供电，所述3D动态随机存取存储器中的所述主控逻辑芯片载入数据至所述易失性数据存储装置中；

当所述存储器断电时，所述电力存储装置给所述主控逻辑芯片供电并接入所述非易失性存储器至所述主控逻辑芯片；及

所述主控逻辑芯片驱动将所述载入数据转发复制至所述非易失性存储器。

本发明由于采用以上技术方案，其具有以下优点：为了解决现有技术中数据存储装置在断电时导致数据丢失的技术问题，本方案在连接有易失性数据存储装置的立体堆栈体的基础上增加了主控逻辑芯片，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为本发明实施例提供的一种3D动态随机存取存储器内部结构示意图。

图2为本发明实施例提供的一种3D动态随机存取存储器内部俯视图。

图3为本发明实施例提供的一种3D动态随机存取存储器的数据保存方法流程示意图。

附图标号：

10 非易失性存储器；

20 内存模板块； 21 主控逻辑芯片；

30 立体堆栈体； 31 易失性数据存储装置； 32硅穿孔；

40 电力存储装置。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体实施方式中，如图1所示，提供了一种3D动态随机存取存储器，包括多个易失性数据存储装置30、主控逻辑芯片21及电力存储装置40，主控逻辑芯片21的输入端与易失性数据存储装置30电连接在一立体堆栈体中，主控逻辑芯片21的输出端用于与非易失性存储器10电连接，在电力存储装置40的电供应下，主控逻辑芯片21用于驱动将从易失性数据存储装置30下载的数据转发复制至非易失性存储器10。

其中，由于现有的立体堆栈体并未使用3D动态随机存储技术，导致容量很小，导致数据容易丢失，本实施方式中，提出了3D DRAM(3D易失性数据存储装置，3D dynamicrandom access memory)即易失性数据存储装置30，为了便于连接，主控逻辑芯片21安装在易失性数据存储装置30底部；为了保护主控逻辑芯片21不受外力破坏，通常将主控逻辑芯片21安装于内存模板块20上，之后将内存模板块20与立体堆栈体连接；若3D动态随机存取存储器与电力存储装置40连接，或者电力存储装置40给立体堆栈体供电，使得立体堆栈体正常运行，那么主控逻辑芯片21从易失性数据存储装置30中下载每一次刷新得到的数据，若3D动态随机存取存储器与电力存储装置40断开，或者，电力存储装置40并未给立体堆栈体供电但是主控逻辑芯片21并未断电，那么主控逻辑芯片21将下载的数传输到非易失性存储器10，非易失性存储器10将数据进行保存，实现数据保存的目的。

进一步的，在上述3D动态随机存取存储器中，主控逻辑芯片21包括：

数据下载单元，与易失性数据存储装置30电连接，用于从易失性数据存储装置30中下载数据；及

数据传输单元，与数据下载单元以及非易失性存储器10连接，用于将下载的数据发送至非易失性存储器10。

在上述3D动态随机存取存储器的基础上还包括电力存储装置40，电力存储装置40至少与主控逻辑芯片21连接，电力存储装置40包括电容式供电电源或充电电池。

其中，当3D动态随机存取存储器或者立体堆栈体断电时，电力存储装置40能够保证主控逻辑芯片21是通电的，保证将从易失性数据存储装置30中下载的数据发送至非易失性存储器10进行存储；当动态随机存取存储器或者立体堆栈体通电时，电力存储装置40也可进行充电，防止主控逻辑芯片21断电，无法传输数据。

其中，电容式供电电源或充电电池能够在动态随机存取存储器或者立体堆栈体通电时进行充电，防止主控逻辑芯片21断电，无法传输数据。需要指出的是，电力存储装置40包括但不限于上述两种电源，还可以为其它类型的电力存储装置40，均在本实施方式的保护范围内。

在上述3D动态随机存取存储器的基础上，还包括一内存模块板20，立体堆栈体设置于内存模块板20上。

进一步的，内存模块板20设置有卡槽，用以接合非易失性存储器10，非易失性存储器10包括记忆卡存储器(SD card)或闪存存储器(FLASH memory device)。

其中，SD卡(Secure Digital Car)体积较小，可直接将SD card安装于动态随机存取存储器上，减小动态随机存取存储器的体积，FLASH memory device是一种非易失性内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，因此，能够延长数据保存时间。

在上述3D动态随机存取存储器的基础上，非易失性存储器10设置于内存模块板20上。

在上述3D动态随机存取存储器的基础上，所述主控逻辑芯片21包括片上系统专用集成电路(SOC ASIC)。

在上述3D动态随机存取存储器的基础上，易失性数据存储装置30包括多个层叠堆栈的DRAM内存芯片31，DRAM内存芯片31的数量范围为2至16个。

需要指出的是，层层堆叠的易失性数据存储装置30的芯片数量包括但不限于2-16个，根据具体需求进行设计，均在本实施方式的保护范围内。

进一步的，在上述3D动态随机存取存储器中，DRAM内存芯片31之间通过硅穿孔相互连接。

其中，易失性数据存储装置堆栈体将多个DRAM内存芯片31通过TSV(硅穿孔，through-siliconvia)连接，易失性数据存储装置堆栈体堆栈在设置有主控逻辑芯片21的内存模板块20的上方，保证了动态随机存取存储器的面积。

实施例二

在另一种具体实施方式中，本发明还提供了一种动态随机存取存储器的数据保存方法，包括：

步骤S1：提供如上述的3D动态随机存取存储器；

步骤S2：给3D动态随机存取存储器供电，3D动态随机存取存储器中的主控逻辑芯片21载入数据至易失性数据存储装置30中；

步骤S3：当存储器断电时，电力存储装置40给主控逻辑芯片供电并接入非易失性存储器10至主控逻辑芯片21；

步骤S4：主控逻辑芯片21驱动将载入数据转发复制至非易失性存储器10。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种3D动态随机存取存储器，其特征在于，包括多个易失性数据存储装置、主控逻辑芯片、内存模块板及电力存储装置；

所述多个易失性数据存储装置、所述主控逻辑芯片、及所述电力存储装置设置在所述内存模块板上，所述主控逻辑芯片安装在所述易失性数据存储装置底部，所述内存模块板设置有卡槽，用以接合非易失性存储器；

所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器；

其中，所述易失性数据存储装置包括构成所述立体堆栈体的多个层叠堆栈的DRAM内存芯片，所述DRAM内存芯片之间通过硅穿孔相互连接。

2.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述主控逻辑芯片包括：

数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及

数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。

3.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。

4.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述非易失性存储器包括记忆卡存储器(SD card)或闪存存储器(FLASH memory device)。

5.如权利要求1所述的动态随机存取存储器，其特征在于，所述非易失性存储器设置于所述内存模块板上。

6.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述主控逻辑芯片包括片上系统专用集成电路(SOC ASIC)。

7.如权利要求1至6中任一项所述的3D动态随机存取存储器，其特征在于，所述DRAM内存芯片的数量范围为2至16个。

8.一种3D动态随机存取存储器的数据保存方法，其特征在于，包括：

提供如权利要求1所述的3D动态随机存取存储器；

给所述3D动态随机存取存储器供电，所述3D动态随机存取存储器中的所述主控逻辑芯片载入数据至所述易失性数据存储装置中；

当所述易失性数据存储装置断电时，所述电力存储装置给所述主控逻辑芯片供电并接入所述非易失性存储器至所述主控逻辑芯片；及所述主控逻辑芯片驱动将所述载入数据转发复制至所述非易失性存储器。