JPWO2017199357A1 - 多系統回路を有する電子制御装置 - Google Patents

Abstract

多系統回路を有する電子制御装置において、それぞれの全ての系統回路に独立に電源遮断手段を設け、異常検出時に応じて前記遮断手段を用いて異常系統回路を遮断し、正常系統回路で制御を継続し、冗長性を向上する。電源ラインの分岐点から駆動部系統回路および制御部系統回路からなる複数の系統回路に分離され、さらに、前記電源ラインの最上流位置に系統回路毎にそれぞれ電源供給を遮断するリレー手段を配置することにより、各系統回路を独立に遮断、作動継続することができようにした。

Description

この発明は、複数の独立した系統回路を有し、ある系統回路に異常が発生した場合には、他の系統回路に切り替えたり、あるいは正常な系統回路のみで制御を継続することにより、冗長性を持たせた電子制御装置に関するものである。

従来の冗長性を持たせた電子制御装置において、冗長系を有する構成として、少なくとも２系統の駆動部（インバータ部）を有し、各系統の電源側には電源を遮断できる電源リレーをそれぞれ配置し、いずれかの系統の異常発生時には正常側のみを使用して、制御を継続するようにしたものが既に知られている(特許文献１)。

特開２０１３−２１５０４０号公報

特許文献１に開示された装置では、駆動部（インバータ部）を複数系統独立で備え、各系統の電源側と駆動部間に両者を電気的に接続あるいは遮断する電源リレーを配置し、さらに前記駆動部の異常を系統ごとに検出する故障検出手段を備え、上記複数系統のいずれかの駆動部（インバータ部）に故障が発生した場合には、その系統に挿入された電源リレーを遮断することによりその他の系統のみで制御を継続するとともに、故障系統について、前記電源リレーを回生通電状態に制御する制御手段を備えることにより、回転によりモータが発生する誘起電圧による回路素子の破損を防止するようにした技術が示されている。

しかしながら、上記特許文献１においては、駆動部（インバータ部）については、複数系統独立で冗長性を確保しているが、その電源リレーに対してオン・オフ指令を出力したり、駆動部に制御指令を出力したり、あるいは駆動部の動作状況をモニタしたりする制御手段はそれぞれ各系統独立に存在しているだけで、これら制御手段には何らの冗長性を持たせてはいなかった。従って、装置全体として見た場合、冗長性は不充分なものであった。
この発明は、制御手段の異常を含め装置全体として冗長性を確保した多系統回路を有する電子制御装置を提供するものである。

電源の分岐点から電源ラインを介して互いに分離された多系統回路を有する電子制御装置において、
前記多系統回路は、上記電源ラインからそれぞれ駆動部を介して負荷へ電力を供給する少なくとも２つの駆動部系統回路と、上記電源ラインから制御部を介して上記駆動部を制御する少なくとも１つの制御部系統回路とから構成され、前記電源ラインの最上流位置に系統回路毎にそれぞれ電源供給を遮断するリレー手段を備えたことを特徴とするものである。

この発明の多系統回路を有する電子制御装置によれば、駆動部系統回路および制御部系統回路からなる複数の系統回路を有し、さらに、各系統回路への電源供給を遮断制御できるリレー機能を、それぞれの系統回路の最上流位置に配置することにより、各系統回路を独立に遮断、作動継続することができ、どの系統回路において異常が発生した場合にも、正常な系統回路のみで動作を継続させることが可能となり、制御装置全体としての冗長性を向上することができる。

この発明の実施の形態１における多系統回路を有する電子制御装置の全体概略構成を示す回路図である。 この発明の実施の形態２における電子制御装置の全体回路図である。 この発明の実施の形態２における電子制御装置に使用される電源回路の一例である。 この発明の実施の形態３として、制御部の他の構成を示す概略図である。 上記図４の電源回路の具体的回路構成図である。

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明になる多系統回路を有する電子制御装置の全体概略図である。電子制御装置１は、機能ブロック、又は回路ブロックで分離できる系統回路を３系統以上有している。本実施形態では一例として、４系統の独立した系統回路を備えた電子制御装置として説明する。
図１に示したように、電子制御装置１は、アクチュエータ（モータ）２ａ、２ｂを駆動する駆動部１、２（３ａ、３ｂ）の系統と、前記駆動部に対する制御量を演算し、指令を出力する制御部１、２（４ａ、４ｂ）の系統の４系統から分離構成されている。この電子制御装置１には、電源９から電源電圧（＋Ｂ）とグランド（ＧＮＤ）が接続されている。さらに、電源電圧＋Ｂが分岐点６から電源ラインにより各系統回路に分離して電源供給されている。また、各系統回路の異常発生時に他の系統回路に影響を及ぼすことがないようにリレー手段５ａ、５ｂ、５ｃ、５ｄがそれぞれ各系統に配置されている。

リレー手段５ａ，５ｂ，５ｃ，５ｄには電源を供給、遮断できる制御信号７ａ、７ｂ，７ｃ，７ｄがそれぞれ接続されている。このように構成された回路網であれば、例えば制御部１（４ａ）において、過電流が流れるようなショート故障が発生した場合、電源電圧（＋Ｂ）を維持できなくなる恐れがあり、他の系統にも正常に電源供給ができない状況に陥る可能性がある。そのため、異常時には制御信号７ａによってリレー手段５ａを遮断するものである。ここで制御信号７ａ、７ｂ、７ｃ、７ｄの出力元は各リレー手段５ａ、５ｂ、５ｃ、５ｄより下流側の制御部、又は駆動部により出力されてもよいし、またそれらの制御部、駆動部を介することなく前記ショート故障を検出できるような過電流検出機能他を有した別回路により出力してもよい。

実施の形態２．
図２は図１の概念図を車両用の電動パワーステアリング装置に適用した全体回路図を示し、図１とは制御部用リレー手段を制御部回路の一部スイッチング素子と兼用した変形例を示している。
図２は、大きくは、モータ２、制御ユニット１ｅ、１ｆ、センサー部８、１６ａ、１６ｂ、及び電源９から構成されている。モータ２はここでは３相ブラシレスモータであり、３相コイル巻線を２系統備えている。そのため、制御ユニット１ｅ、１ｆも、前記図１の駆動部１、２（３ａ、３ｂ）に相当するインバータ回路３ａ、３ｂと、前記図１の制御部１、２（４ａ、４ｂ）に相当する制御回路４ａ、４ｂをそれぞれ２系統備えている。そのためモータ２の３相コイル巻線に対し２系統それぞれに独立して電力を供給できる構成となっている。

制御ユニット１ｅ、１ｆの外部には、車両に搭載されたバッテリ９、車速センサ・ハンドルの操舵トルクを検出するトルクセンサ等のセンサ類８が設置されており、モータ２の近傍にはモータの回転角を検出する回転センサ１６ａ、１６ｂが配置されている。制御ユニット１ｅ、１ｆ内には、モータ２に電力を供給するために、高電圧側（以下、上アームと称す）、低電圧側（以下、下アームと称す）それぞれにスイッチング素子３１ａｕ、３２ａｕ、３１ｂｕ、３２ｂｕが各相について接続された、いわゆるインバータ回路３ａ、３ｂ、さらに、前記インバータ回路３ａ、３ｂへの電力の供給および遮断を行うためのリレー機能を有した電源用スイッチング素子５ｂ、５ｄが配置されている。

バッテリ９からの電力が分岐点６から分岐され、制御部を構成する制御回路４ａ、４ｂには、各電子部品を動作させるための電源電圧を生成する電源回路１３ａ、１３ｂ、前記センサ類８や回転センサ１６ａ、１６ｂ等からの制御に必要な各種情報の入力回路１２ａ、１２ｂ、制御量を演算するＣＰＵ１、２（１０ａ、１０ｂ）、前記ＣＰＵ１、２の演算結果に基づいて前記インバータ回路３ａ、３ｂを駆動するための駆動回路１、２（１１ａ、１１ｂ）、が配置されている。

本実施形態においては、制御ユニット１ｅ、１ｆは互いに同一回路網で形成されているため、ここでは制御ユニット１ｅについてのみ説明する。
制御ユニット１ｅ内の前記各部位の動作概略は、バッテリ９より電力が制御ユニット１ｅに供給されると、電源回路１３ａ内のＣＰＵ１０ａ、入力回路１２ａ、駆動回路１１ａ、および回転角センサ１６ａ等には、それらを正常に動作させるための電圧が供給される。 また、インバータ回路３ａ用の電源もバッテリ９から供給される。
車速センサ、トルクセンサ等のセンサ類８からの情報は、入力回路１２ａを介してＣＰＵ１０ａに送られ、これらの情報に基づきモータ２へ電力を供給する制御量をＣＰＵ１０ａが演算する。その演算結果に基づいた指令がＣＰＵ１０ａから駆動回路１１ａに伝達され、駆動回路１１ａはインバータ回路３ａを駆動するための信号を出力する。

また、インバータ回路３ａ内の各部の電圧、又は電流を検出するとともに、例えば入力回路１２ａ等を介して前記検出された電圧又は電流がＣＰＵ１０ａに伝達される。インバータ回路３ａ内の電圧又は電流等を検出せずに制御するようないわゆるセンサレス制御などを行う場合であれば、インバータ回路３ａ内の各部の電圧や電流は必ずしもＣＰＵ１０ａに伝達されなくてもよい。
インバータ回路３ａへの＋Ｂ電源ラインには、電力を供給、遮断することのできるリレー機能を有した電源用スイッチング素子５ｂが配置されている。この電源用スイッチング素子５ｂは例えばＭＯＳＦＥＴである。この例においては、電力を供給、遮断する機能と、例えばバッテリの＋ＢとＧＮＤが逆接続された場合にインバータ回路３ａを保護する機能との両方を持たせる目的により、ＭＯＳＦＥＴの寄生ダイオードが電流供給の順方向と逆方向に配置されるようにＭＯＳＦＥＴを直列に挿入している。
この電源用スイッチング素子５ｂにより、インバータ回路３ａ、又はモータ２に故障が発生した場合などに電力供給を強制的に遮断することができる。この電源用スイッチング素子５ｂの駆動はＣＰＵ１０ａが駆動回路１１ａを介して制御する。ただし、電源用スイッチング素子５ｂの駆動は、ＣＰＵ１０ａや駆動回路１１ａとは独立した回路により駆動されてもよい。

インバータ回路３ａは、モータ２の３相巻線（Ｕ相、Ｖ相、Ｗ相）に所望の電力を供給するために、各相について上アーム、下アームに配置されたスイッチング素子３１ａｕ、３２ａｕ、シャント抵抗３３ａｕ、平滑コンデンサ３０ａｕ等から構成されている。Ｖ相、Ｗ相は同一回路構成であるため図示を省略しており、以下の説明ではＵ相についてのみとする。
上下アームを構成するスイッチング素子（３１ａｕ、３２ａｕ）が直列に２個と、モータ巻線と前記スイッチング素子（３１ａｕ、３２ａｕ）間の電力供給をオン、オフすることのできるリレー機能を有したモータリレー用スイッチング素子３４ａｕをそれぞれ備えている。上下アーム用スイッチング素子３１ａｕ、３２ａｕはＣＰＵ１０ａの制御量演算結果に基づき駆動回路１１ａを介して駆動される。

スイッチング時の電源電圧変動やノイズを抑制する目的で平滑コンデンサ３０ａｕもスイッチング素子３１ａｕ、３２ａｕの近傍で接続されている。
更にモータ２に流れる電流を検出するためにシャント抵抗３３ａｕも接続されている。上下アームのスイッチング素子３１ａｕ、３２ａｕの間、又はモータ巻線の端子の電圧、およびシャント抵抗３３ａｕの両端電圧がＣＰＵ１０ａに伝達されて、ＣＰＵ１０ａの制御指令値（目標値）と実際の電流、電圧値の差異を把握し、モータを回転させるためのいわゆるフィードバック制御が行われている。さらに各部の故障判定も行っている。
また、回転センサ１６ａにより回転角を検出することで、モータの回転位置、又は回転速度をＣＰＵ１０ａは算出し、モータを回転させるための制御演算に利用している。

図２において図１の各部位との対応関係を説明する。電源ラインの分岐点６は同一符号で記載している。図１のリレー手段５ａ、５ｃは図２の電源回路１３ａ、１３ｂに、図１のリレー手段５ｂ、５ｄは図２の電源用スイッチング素子５ｂ、５ｄに相当する。図１の制御部４ａ、４ｂは図２の制御回路４ａ、４ｂに、駆動部３ａ、３ｂはインバータ回路３ａ、３ｂに相当する。

図２において、制御回路４ａ、４ｂは、電源回路１、２（１３ａ、１３ｂ）を備えている。なお、電源回路１、２（１３ａ、１３ｂ）より上流側（バッテリ側）には図１の実施の形態１で説明したように、リレー手段５ａ、５ｃを有していていても良い。
このリレー手段５ａ、５ｃより下流側（負荷側）において、万一ＧＮＤへの地絡故障のような異常が発生した場合には、例えば過電流検出回路のように地絡を検出することができる回路によって、上記リレー手段５ａ、５ｃは遮断され、発生した地絡故障の影響を、他の系統へ及ぼさないようにすることが可能となる。例えば、制御回路４ａの電源１の下流側で地絡故障が発生した場合に、リレー手段５ａを遮断しなければ、過電流により電源電圧（+Ｂ）を保持することができなくなり、制御回路４ｂやインバータ回路３ｂも継続動作が困難となるが電源ラインの最上流位置にあるリレー手段５ａを遮断することで、制御回路４ｂやインバータ回路３ｂへの影響をなくし、装置全体として継続動作を可能にすることができる。

図２においては、前記リレー手段５ａ、５ｃは、図１のようにリレー手段５ａ、５ｃとして独立した回路ではなく、電源回路１、２（１３ａ、１３ｂ）の機能に含めることができる。例えば、電源回路１、２（１３ａ、１３ｂ）に、降圧チョッパ回路やＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）レギュレータを適用した場合には、これらの回路は一般的に電源ラインと直列にバイポーラトランジスタやＭＯＳＦＥＴのようなスイッチング素子１３ｄ、１３ｆをもつので、これら電源回路１、２（１３ａ、１３ｂ）の下流側において例えば地絡故障のような異常が発生した場合には、前記降圧チョッパ回路やＬＤＯレギュレータに含まれるスイッチング素子１３ｄ、１３ｆを遮断する回路構成にすることで、前記リレー手段５ａ、５ｃと同じ機能を達成することができる。

図３は上記電源回路１、２（１３ａ、１３ｂ）に降圧チョッパ回路を適用した場合の具体的回路図を示しており、この例では、電源回路１、２（１３ａ、１３ｂ）の下流側において地絡故障や過電流のような異常が発生した場合、降圧チョッパ回路のフィードバック制御をつかさどるコントローラ１３ｊにおいて、前記異常を検知し、スイッチング素子１３ｄを遮断状態に保つことで、正常動作時には降圧チョッパ回路の電力チョッピングの用途で使用しているスイッチング素子１３ｄを、リレー手段としても使用することができる。これは後で説明する図５における電源回路１９に示すようなＬＤＯレギュレータ回路においても同様である。 すなわち、リレー手段５ａ、５ｃを独立して配置する必要がなく、制御部を構成するスイッチング素子を上記リレー手段として兼用することができるので、電子制御装置の小型化を図ることが可能となる。

図２のＣＰＵ１０ａ、１０ｂは、お互いのＣＰＵの演算内容、例えばセンサ類等からの入力された情報、システムにおいて検出した異常内容、または制御量等を通信ライン１４により、お互いの動作状況を把握することが可能である。これにより相手方系統の異常の有無を認識でき、例えば相手方系統の異常時には、自己の制御量を可変するように制御することも可能である。

同様に駆動部に相当するインバータ回路３ａ、３ｂは、ＣＰＵ１０ａ、１０ｂによって制御指令と異なる電圧、電流等を監視することにより、インバータ回路３ａ、３ｂ内の各スイッチング素子、さらにはモータ２のコイル巻線の異常等を検出することができる。例えばインバータ回路３ａ側の異常を検出した場合、その異常がインバータ回路３ｂ側に影響を及ぼす場合、リレー手段である電源用スイッッチング素子５ｂを遮断するようにＣＰＵ１０ａは制御指令を出力する。この指令により電源用スイッチング素子５ｂがオフされ、モータ２への電力供給を遮断する。
なお、検出した異常によっては、電源用スイッチング素子５ｂを遮断する必要がない場合もある。例えば、上下アームであるスイッチング素子３１ａｕ、３２ａｕのオープン故障、モータリレー用スイッチング素子３４ａｕのショート故障の場合は、他の相のスイッチング素子が正常であるならば、正常である残りの２相を使用して継続駆動もできるため、電源用スイッチング素子５ｂを遮断しない。

前記制御部系統のリレー手段５ａ、５ｃと前記駆動部系統のリレー手段５ｂ、５ｄはそれぞれほぼ同一の回路構成であるが、制御信号７ａ、７ｂ、７ｃ、７ｄは出力元が異なっている。
リレー手段５ａ、５ｃは、前記したように、電源回路１３ａ、１３ｂの上流側に配置されているか、あるいは前述のように電源回路１３ａ、１３ｂにリレー手段５ａ、５ｃの機能を含めている。一方、電源回路１３ａ、１３ｂで生成した電圧はＣＰＵ１０ａ、１０ｂへも供給されている。リレー手段５ａ、５ｃを遮断するのは電源回路１３ａ、１３ｂの下流側に異常が発生している場合であるが、その場合ＣＰＵ１０ａ、１０ｂにもなんらかの異常が発生しているか、異常の影響が及んでいる恐れがあり、正常にリレー手段５ａ、５ｃを制御できない可能性がある。そのため、リレー手段５ａ、５ｃの制御（制御信号７ａ、７ｃ）は、ＣＰＵ１０ａ、１０ｂによるのではなく、別の回路（例えば、前記過電流検出回路）によって制御されている。
他方、電源用スイッチング素子５ｂ、５ｄは、ＣＰＵ１０ａ、１０ｂによる判断の結果を元に駆動回路１１ａ、１１ｂを介して制御されている。
以上のようにそれぞれのリレー手段の制御信号の出力元は、その配置場所に応じて出力元を異ならしめている。

図３のコンデンサ１３ｍは、電源回路１３ａに相当する降圧チョッパ回路の入力電圧変動の影響を抑制する目的やノイズを抑制する目的で配置される。
一方、コンデンサ１３ｎは、電源回路１３ａに相当する降圧チョッパ回路の出力電圧を平滑化する目的で配置される。例えばコンデンサ１３ｍはセラミックコンデンサ、１３ｎは電解コンデンサとする。コンデンサ１３ｍに積層セラミックコンデンサ、特に表面実装タイプのチップコンデンサを使用する場合、その故障モードとして短絡故障の可能性があり、万一故障が発生した場合には電源ラインが地絡することになる。この場合、前記地絡故障の影響によって、他の系統回路、例えば電源回路１３ｂ等が正常に動作を継続することができなくなる。そのため、コンデンサ１３ｍは直列に複数（図３では２個）接続して、地絡故障に対する故障発生率を低減している。
一方、電解コンデンサでは、故障モードとして短絡故障に陥る可能性が極めて低く、このように直列に複数接続せずとも、十分に地絡故障に対する故障発生率を低くすることができる。そのため、コンデンサ１３ｎ、及び図２のコンデンサ１５の場合は、それらが電解コンデンサであるために１個使いとしており、前述のように故障モードや故障発生率を考慮して使用方法を変更している。

以上のようにこの発明になる多系統回路を有する電子制御装置においては、電源ラインからそれぞれ駆動部を介して負荷へ電力を供給する少なくとも２つの駆動部系統回路と、上記電源ラインから制御部を介して上記駆動部を制御する少なくとも１つの制御部系統回路とから構成され、前記電源ラインの最上流位置に系統回路毎にそれぞれ電源供給を遮断するリレー手段を備えている。
これにより駆動部の電源供給を遮断する手段と、制御部の電源供給を遮断する手段をそれぞれ有することにより、一部の異常で他の正常な部位まで影響がないようにすることが可能となり、回路全体としての冗長性を向上できる。
そして、一部の系統回路における異常発生時にも装置として制御継続が可能となり、車両運転中に異常により急にその機能が作用しなくなることがなく、車両の安全性を確保できる。
さらに、リレー手段を遮断する制御信号７ａ、７ｂ、７ｃ、７ｄは、その配置場所に応じて出力元を変更し、制御部のリレー手段は、制御部の例えばＣＰＵにより制御されるのではなく、ＣＰＵを介さずに別の回路により制御するようにする一方、駆動部のリレー手段は制御部の例えばＣＰＵにより制御してもよい構成としたため、２重の冗長性を確保することができる。

実施の形態３．
実施の形態２では、２つの制御部４ａ、４ｂ内の電源回路１３ａ、１３ｂは最も単純な回路例を示したが、実際には複数の電源回路を直列に接続し、各種の電源電圧を必要とする負荷に対応する場合が多い。図４はその一例を示す制御部４ａ、４ｂの概略回路構成図であり、図において、電源ラインの最上流位置にリレー手段５ａを配置し、この後段に第１の電源回路１８、第２の電源回路１９と２個の定電圧回路を直列に接続している。
制御部４ａは、元電源の分岐点６から電源が供給され、まずリレー手段５ａ、第１の電源回路１８により第１の定電圧（例えば６．５Ｖ）を出力する。次にこの定電圧出力を使用して第２の電源回路１９で定電圧（例えば５Ｖ）を出力する。また第１の電源回路１８は、例えばセンサ用電源の負荷１（１７ａ）に供給されている。第２の電源回路１９は、さらに例えばＣＰＵ１０や、負荷ｂ（１７ｂ）に電源を供給している。リレー手段５ａの制御信号７ａは、例えば第１の電源回路１８により制御されている。
このように電源回路を直列に接続することにより、少なくとも１個のリレー手段５ａを電源回路の最上流位置だけに配置することにより制御部回路全体を保護することができるので、回路構成が簡単になる。

図５は、図４における２個の電源回路１８、１９、すなわち、２個の定電圧出力回路部分の具体的回路構成図を示したものである。電源回路１８は図４のリレー手段５ａと、第１電源回路１８を包含したものである。スイッチング素子５ａ１はリレー手段５ａに相当し、コントローラ部１８ｅには降圧、昇圧の両機能を有する。スイッチング素子５ａ１、ダイオード１８ｂ、インダクタ１８ｃで降圧チョッパ回路を構成し、インダクタ１８ｃ、スイッチング素子１８ｆ、ダイオード１８ｄで昇圧チョッパ回路を構成したものである。
図５の回路例においては、スイッチング素子５ａ１はコントローラ部１８ｅのＢｕｃｋ端子から出力された信号により降圧レギュレータとして動作するように制御され、スイッチング素子１８ｆはコントローラ部１８ｅのＢｏｏｓｔ端子から出力された信号により昇圧レギュレータとして動作するように制御されている。
すなわち、図４の分岐点６にバッテリ電圧として１２Ｖが供給された場合、降圧レギュレータにより６．５Ｖを出力するが、バッテリ電圧が低下し、例えば６〜７Ｖ付近となった場合、各部品での電圧降下を考慮すると６．５Ｖの出力保持が困難である。このようなバッテリ電圧低下時には、昇圧レギュレータの機能が作動して６．５Ｖの出力保持を可能とするものである。
図５の例においては、コントローラ部１８ｅのＶｉｎは電源端子であり、Ｖｒｅｇは降圧チョッパ回路や昇圧チョッパ回路のフィードバック制御を行うために、出力電圧（６．５Ｖ）をモニタする端子であり、この電圧が常に一定電圧となるように制御される。

図５の例に示されるように、降圧チョッパ回路は昇圧チョッパ回路よりも常に上流側（バッテリ側）に配置されていることに注目されたい。これは降圧チョッパ回路では電源ラインと直列にスイッチング素子５ａ１が配置されるが、昇圧チョッパ回路ではスイッチング素子１８ｆは電源ラインと直列には配置されず、昇圧チョッパ回路ではリレー手段の機能を果たすことができないためである。
図４のように、電源ラインの分岐点６よりも下流側（負荷側）において、最上流位置にリレー手段５ａを配置する場合においては、前述のように例えば降圧チョッパ回路と昇圧チョッパ回路が直列に混在する回路構成を採用しようとすると、降圧チョッパ回路を上流側に配置することで、より上流側にリレー手段を設けることができる。但し、電源回路１８とは独立してさらに上流位置にリレー手段５ａを設ける場合においては、例えば電源回路１８が降圧チョッパ回路と昇圧チョッパ回路の両方を含んでいたとしても、昇圧チョッパ回路が降圧チョッパ回路より上流側に配置されていてもよい。

電源回路１９は、例えばＬＤＯレギュレータ回路であり、出力電圧を５Ｖに制御するための出力トランジスタ１９ｃ、前記出力トランジスタを制御する制御回路１９ｂによって構成される公知の定電圧出力回路である。ここでは、過電流保護回路１９ｄを挿入した例を図示しており、過電流が発生した場合にはそれを検知して出力トランジスタ１９ｃを遮断する構成となっている。万一電源回路１９より下流側（負荷側）において地絡故障のような異常が発生した場合には、前記過電流保護１９ｄにより出力トランジスタ１９ｃを遮断することで、電源回路１９にもリレー手段と同等の機能を付加することも可能となる。

このように定電源回路を２個直列に接続すると、各電源回路が有するスイッチング素子により、リレー手段を２個直列に接続することができ（５ａ１、１９ｃ）、さらに地絡故障に対する故障発生率を低減することが簡単に可能となる。
また、これらのリレー手段の制御信号はそれぞれ、下流のＣＰＵの判断で制御されるのではなく、各出力電圧をモニタし、異常時にリレー手段を遮断して電圧出力を停止する手段を内蔵して、ＣＰＵとは独立に作動することができる。

以上のように、電源回路にリレー手段を包含させ、各電源回路毎にリレー手段を介在させることも可能で、さらに、より上流に少なくとも１個のリレー手段を介在させて下流回路の異常時に電源遮断を行うことで、異常が発生した回路以外のその回路に影響しないように構成することが可能となった。

１ 電子制御装置、１ａ、１ｃ 制御部、１ｃ、１ｄ 駆動部、１ｅ、１ｆ 制御ユニット、２ モータ、３ａ、３ｂ インバータ回路（駆動部）、４ａ、４ｂ 制御回路（制御部）、５ａ、５ｂ、５ｃ、５ｄ リレー手段、５ａ１ スイッチング素子、６ 分岐点、７ａ、７ｂ、７ｃ、７ｄ 制御信号、８ センサ類、９ バッテリ、１０ａ、１０ｂ ＣＰＵ、１１ａ、１１ｂ 駆動回路、１２ａ、１２ｂ 入力回路、１３ａ、１３ｂ、電源回路、１３ｃ、１３ｅ 制御回路用電源、１３ｄ、１３ｆ 電源回路用スイッチング素子、１３ｊ コントローラ、１３ｍ 入力コンデンサ、１３ｎ 出力コンデンサ、１４ 通信ライン、１５ コンデンサ、１６ａ、１６ｂ 回転センサ、１７ａ、１７ｂ 負荷 １８、１８ａ、１９、１９ａ 電源回路、１８ｂ、１８ｄ ダイオード、１８ｃ コイル、１８ｅ コントローラ部、１８ｆ スイッチング素子、１９ｂ ＬＤＯ用制御回路、１９ｃ 出力トランジスタ、１９ｄ ＬＤＯ用過電流保護回路、３０ａｕ、３０ｂｕ 平滑コンデンサ、３１ａｕ、３１ｂｕ 上アーム、３２ａｕ、３２ｂｕ 下アーム、３３ａｕ、３３ｂｕ シャント抵抗、３４ａｕ、３４ｂｕ モータリレー

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明になる多系統回路を有する電子制御装置の全体概略図である。電子制御装置１は、機能ブロック、又は回路ブロックで分離できる系統回路を３系統以上有している。本実施形態では一例として、４系統の独立した系統回路を備えた電子制御装置として説明する。
図１に示したように、電子制御装置１は、アクチュエータ（モータ）２ａ、２ｂを駆動する駆動部１、２（３ａ、３ｂ）の系統と、前記駆動部に対する制御量を演算し、指令を出力する制御部１、２（４ａ、４ｂ）の系統の４系統から分離構成されている。この電子制御装置１には、バッテリ９から電源電圧（＋Ｂ）とグランド（ＧＮＤ）が接続されている。さらに、電源電圧＋Ｂが分岐点６から電源ラインにより各系統回路に分離して電源供給されている。また、各系統回路の異常発生時に他の系統回路に影響を及ぼすことがないようにリレー手段５ａ、５ｂ、５ｃ、５ｄがそれぞれ各系統に配置されている。

実施の形態２．
図２は図１の概念図を車両用の電動パワーステアリング装置に適用した全体回路図を示し、図１とは制御部用リレー手段を制御部回路の一部スイッチング素子と兼用した変形例を示している。
図２は、大きくは、モータ２、制御ユニット１ｅ、１ｆ、センサ類８、１６ａ、１６ｂ、及びバッテリ９から構成されている。モータ２はここでは３相ブラシレスモータであり、３相コイル巻線を２系統備えている。そのため、制御ユニット１ｅ、１ｆも、前記図１の駆動部１、２（３ａ、３ｂ）に相当するインバータ回路３ａ、３ｂと、前記図１の制御部１、２（４ａ、４ｂ）に相当する制御回路４ａ、４ｂをそれぞれ２系統備えている。そのためモータ２の３相コイル巻線に対し２系統それぞれに独立して電力を供給できる構成となっている。

バッテリ９からの電力が分岐点６から分岐され、制御部を構成する制御回路４ａ、４ｂには、各電子部品を動作させるための電源電圧を生成する電源回路１３ａ、１３ｂ、前記センサ類８や回転センサ１６ａ、１６ｂ等からの制御に必要な各種情報の入力回路１２ａ、１２ｂ、制御量を演算するＣＰＵ１、２（１０ａ、１０ｂ）、前記ＣＰＵ１、２の演算結果に基づいて前記インバータ回路３ａ、３ｂを駆動するための駆動回路１、２（１１ａ、１１ｂ）、制御回路用電源１３c、１３eが配置されている。なお、図中３０ａｕ、３０ｂｕは平滑コンデンサ、３３ａｕ、３３ｂｕはシャント抵抗、３４ａｕ、３４ｂｕはモータリレーを示している。

図２において、制御回路４ａ、４ｂは、電源回路１、２（１３ａ、１３ｂ）を備えている。なお、電源回路１、２（１３ａ、１３ｂ）より上流側（バッテリ側）には図１の実施の形態１で説明したように、リレー手段５ａ、５ｃを有していても良い。
このリレー手段５ａ、５ｃより下流側（負荷側）において、万一ＧＮＤへの地絡故障のような異常が発生した場合には、例えば過電流検出回路のように地絡を検出することができる回路によって、上記リレー手段５ａ、５ｃは遮断され、発生した地絡故障の影響を、他の系統へ及ぼさないようにすることが可能となる。例えば、制御回路４ａの電源１の下流側で地絡故障が発生した場合に、リレー手段５ａを遮断しなければ、過電流により電源電圧（+Ｂ）を保持することができなくなり、制御回路４ｂやインバータ回路３ｂも継続動作が困難となるが電源ラインの最上流位置にあるリレー手段５ａを遮断することで、制御回路４ｂやインバータ回路３ｂへの影響をなくし、装置全体として継続動作を可能にすることができる。

図２においては、前記リレー手段５ａ、５ｃは、図１のようにリレー手段５ａ、５ｃとして独立した回路ではなく、電源回路１、２（１３ａ、１３ｂ）の機能に含めることができる。例えば、電源回路１、２（１３ａ、１３ｂ）に、降圧チョッパ回路やＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）レギュレータを適用した場合には、これらの回路は一般的に電源ラインと直列にバイポーラトランジスタやＭＯＳＦＥＴのようなスイッチング素子１３ｄ、１３ｆをもつので、これら電源回路１、２（１３ａ、１３ｂ）の下流側において例えば地絡故障のような異常が発生した場合には、前記降圧チョッパ回路やＬＤＯレギュレータに含まれる電源回路用スイッチング素子１３ｄ、１３ｆを遮断する回路構成にすることで、前記リレー手段５ａ、５ｃと同じ機能を達成することができる。

図３は上記電源回路１、２（１３ａ、１３ｂ）に降圧チョッパ回路を適用した場合の具体的回路図を示しており、図中、１３ｍは入力コンデンサ、１３ｎは出力コンデンサである。この例では、電源回路１、２（１３ａ、１３ｂ）の下流側において地絡故障や過電流のような異常が発生した場合、降圧チョッパ回路のフィードバック制御をつかさどるコントローラ１３ｊにおいて、前記異常を検知し、スイッチング素子１３ｄを遮断状態に保つことで、正常動作時には降圧チョッパ回路の電力チョッピングの用途で使用しているスイッチング素子１３ｄを、リレー手段としても使用することができる。これは後で説明する図５における電源回路１９に示すようなＬＤＯレギュレータ回路においても同様である。 すなわち、リレー手段５ａ、５ｃを独立して配置する必要がなく、制御部を構成するスイッチング素子を上記リレー手段として兼用することができるので、電子制御装置の小型化を図ることが可能となる。

同様に駆動部に相当するインバータ回路３ａ、３ｂは、ＣＰＵ１０ａ、１０ｂによって制御指令と異なる電圧、電流等を監視することにより、インバータ回路３ａ、３ｂ内の各スイッチング素子、さらにはモータ２のコイル巻線の異常等を検出することができる。例えばインバータ回路３ａ側の異常を検出した場合、その異常がインバータ回路３ｂ側に影響を及ぼす場合、リレー手段である電源用スイッチング素子５ｂを遮断するようにＣＰＵ１０ａは制御指令を出力する。この指令により電源用スイッチング素子５ｂがオフされ、モータ２への電力供給を遮断する。
なお、検出した異常によっては、電源用スイッチング素子５ｂを遮断する必要がない場合もある。例えば、上下アームであるスイッチング素子３１ａｕ、３２ａｕのオープン故障、モータリレー用スイッチング素子３４ａｕのショート故障の場合は、他の相のスイッチング素子が正常であるならば、正常である残りの２相を使用して継続駆動もできるため、電源用スイッチング素子５ｂを遮断しない。

実施の形態３．
実施の形態２では、２つの制御部４ａ、４ｂ内の電源回路１３ａ、１３ｂは最も単純な回路例を示したが、実際には複数の電源回路を直列に接続し、各種の電源電圧を必要とする負荷に対応する場合が多い。図４はその一例を示す制御部４ａ、４ｂの概略回路構成図であり、図において、電源ラインの最上流位置にリレー手段５ａを配置し、この後段に第１の電源回路１８、第２の電源回路１９と２個の定電圧回路を直列に接続している。
制御部４ａは、元電源の分岐点６から電源が供給され、まずリレー手段５ａ、第１の電源回路１８により第１の定電圧（例えば６．５Ｖ）を出力する。次にこの定電圧出力を使用して第２の電源回路１９で定電圧（例えば５Ｖ）を出力する。また第１の電源回路１８は、例えばセンサ用電源の負荷１（１７ａ）に供給されている。第２の電源回路１９の出力電圧は、さらに例えばＣＰＵ１０や、負荷２（１７ｂ）に電源を供給している。リレー手段５ａの制御信号７ａは、例えば第１の電源回路１８により制御されている。
このように電源回路を直列に接続することにより、少なくとも１個のリレー手段５ａを電源回路の最上流位置だけに配置することにより制御部回路全体を保護することができるので、回路構成が簡単になる。

図５は、図４における２個の電源回路１８、１９、すなわち、２個の定電圧出力回路部分の具体的回路構成図を示したものである。電源回路１８は図４のリレー手段５ａと、第１電源回路１８を包含したものである。スイッチング素子５ａ１はリレー手段５ａに相当し、コントローラ部１８ｅには降圧、昇圧の両機能を有する。スイッチング素子５ａ１、ダイオード１８ｂ、インダクタ１８ｃで降圧チョッパ回路を構成し、インダクタ１８ｃ、スイッチング素子１８ｆ、ダイオード１８ｄで昇圧チョッパ回路を構成したものである。
図５の回路例においては、スイッチング素子５ａ１はコントローラ部１８ｅのＢｕｃｋ端子から出力された信号により降圧レギュレータとして動作するように制御され、スイッチング素子１８ｆはコントローラ部１８ｅのＢｏｏｓｔ端子から出力された信号により昇圧レギュレータとして動作するように制御されている。
すなわち、図４の分岐点６にバッテリ電圧として１２Ｖが供給された場合、降圧レギュレータにより６．５Ｖを出力するが、バッテリ電圧が低下し、例えば６〜７Ｖ付近となった場合、各部品での電圧降下を考慮すると６．５Ｖの出力保持が困難である。このようなバッテリ電圧低下時には、昇圧レギュレータの機能が作動して６．５Ｖの出力保持を可能とするものである。
図５の例においては、コントローラ部１８ｅのＶｉｎは電源端子であり、Ｖｒｅｇは降圧チョッパ回路や昇圧チョッパ回路のフィードバック制御を行うために、出力電圧（６．５Ｖ）をモニタする端子であり、この電圧が常に一定電圧となるように制御される。
なお、図中、１８ｂ、１８ｄはダイオード、１９ｄはＬＤＯ用過電流保護回路である。

電源回路１９は、例えばＬＤＯレギュレータ回路であり、出力電圧を５Ｖに制御するための出力トランジスタ１９ｃ、前記出力トランジスタを制御するＬＤＯ用制御回路１９ｂによって構成される公知の定電圧出力回路である。ここでは、過電流保護回路１９ｄを挿入した例を図示しており、過電流が発生した場合にはそれを検知して出力トランジスタ１９ｃを遮断する構成となっている。万一電源回路１９より下流側（負荷側）において地絡故障のような異常が発生した場合には、前記過電流保護回路１９ｄにより出力トランジスタ１９ｃを遮断することで、電源回路１９にもリレー手段と同等の機能を付加することも可能となる。

１ 電子制御装置、１ｅ、１ｆ 制御ユニット、２ モータ、 ３ａ、３ｂ インバータ回路（駆動部）、４ａ、４ｂ 制御回路（制御部）、５ａ、５ｂ、５ｃ、５ｄ リレー手段、５ａ１ スイッチング素子、６ 分岐点、７ａ、７ｂ、７ｃ、７ｄ 制御信号、８ センサ類、９ バッテリ、１０ａ、１０ｂ ＣＰＵ、１１ａ、１１ｂ 駆動回路、１２ａ、１２ｂ 入力回路、１３ａ、１３ｂ 電源回路、１３ｃ、１３ｅ 制御回路用電源、１３ｄ、１３ｆ 電源回路用スイッチング素子、１３ｊ コントローラ、１３ｍ 入力コンデンサ、１３ｎ 出力コンデンサ、１４ 通信ライン、１５ コンデンサ、１６ａ、１６ｂ 回転センサ、１７ａ、１７ｂ 負荷、 １８、１９ 電源回路、１８ｂ、１８ｄ ダイオード、１８ｃ コイル、１８ｅ コントローラ部、１８ｆ スイッチング素子、１９ｂ ＬＤＯ用制御回路、１９ｃ 出力トランジスタ、１９ｄ ＬＤＯ用過電流保護回路、３０ａｕ、３０ｂｕ 平滑コンデンサ、３１ａｕ、３１ｂｕ スイッチング素子、３２ａｕ、３２ｂｕ スイッチング素子、３３ａｕ、３３ｂｕ シャント抵抗、３４ａｕ、３４ｂｕ モータリレー

Claims (7)

1. 電源の分岐点から電源ラインを介して互いに分離された多系統回路を有する電子制御装置において、前記多系統回路は、上記電源ラインからそれぞれ駆動部を介して負荷へ電力を供給する少なくとも２つの駆動部系統回路と、上記電源ラインから制御部を介して上記駆動部を制御する少なくとも１つの制御部系統回路とから構成され、前記電源ラインの最上流位置に系統回路毎にそれぞれ電源供給を遮断するリレー手段を備えたことを特徴とする多系統回路を有する電子制御装置。
2. 前記駆動部系統回路および制御部系統回路のそれぞれに配置された前記リレー手段は、前記リレー手段をオン、オフするための制御信号を独立に有し、前記系統回路に応じて前記制御信号の出力元が異なることを特徴とする請求項１に記載の多系統回路を有する電子制御装置。
3. 前記制御部はＣＰＵを含み、前記駆動部系統回路のリレー手段の制御信号は前記ＣＰＵ、又は前記ＣＰＵ以外の手段を介して出力されることを特徴とする請求項１または２に記載の多系統回路を有する電子制御装置。
4. 前記制御部はＣＰＵを含み、前記制御部系統回路のリレー手段の制御信号は前記ＣＰＵ以外の手段から出力されることを特徴とする請求項１または２に記載の多系統回路を有する電子制御装置。
5. 前記制御部は上記電源ラインと直列に挿入されたスイッチング素子からなる電源回路を含み、前記制御部系統回路のリレー手段として、前記電源回路のスイッチング素子を用いることを特徴とする請求項１から４のいずれか１項に記載の多系統回路を有する電子制御装置。
6. 前記電源回路の入力側で、前記電源ラインとグランド間にコンデンサを備え、このコンデンサは少なくとも２個以上直列接続されたことを特徴とする請求項５に記載の多系統回路を有する電子制御装置。
7. 前記制御部は互いに直列接続された複数個の電源回路からなり、前記複数個の電源回路のうち少なくとも最も電源に近い電源回路に上記電源ラインからの電源供給を遮断するリレー手段を挿入したことを特徴とする請求項２に記載の多系統回路を有する電子制御装置。

Images