JPWO2017081935A1 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017081935A1
JPWO2017081935A1 JP2017550017A JP2017550017A JPWO2017081935A1 JP WO2017081935 A1 JPWO2017081935 A1 JP WO2017081935A1 JP 2017550017 A JP2017550017 A JP 2017550017A JP 2017550017 A JP2017550017 A JP 2017550017A JP WO2017081935 A1 JPWO2017081935 A1 JP WO2017081935A1
Authority
JP
Japan
Prior art keywords
silicon carbide
well region
region
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017550017A
Other languages
English (en)
Other versions
JP6477912B2 (ja
Inventor
貴亮 富永
貴亮 富永
史郎 日野
史郎 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017081935A1 publication Critical patent/JPWO2017081935A1/ja
Application granted granted Critical
Publication of JP6477912B2 publication Critical patent/JP6477912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

炭化珪素半導体装置は、炭化珪素ドリフト層（２０）の表層部に距離Ｗ１離れて設けられ、ｐ型不純物濃度が炭化珪素ドリフト層（２０）のｎ型不純物濃度より高い一対の第１ウェル領域（３０）と、第１ウェル領域（３０）の底部に隣接して、距離Ｗ１より０．８μｍ以上大きな距離Ｗ２離れて設けられ、ｐ型不純物濃度が炭化珪素ドリフト層（２０）のｎ型不純物濃度より高く、第１ウェル領域（３０）の１．１倍以上４．２倍以下の一対の第２ウェル領域（３１）と、一対の第１ウェル領域（３０）および一対の第２ウェル領域（３１）のそれぞれの間に設けられ、ｎ型不純物濃度が炭化珪素ドリフト層（２０）より高く、第２ウェル領域（３１）のｐ型不純物濃度より低い高濃度ＪＦＥＴ領域（２２）と、を備える。オン電圧の上昇を抑制しつつリーク電流を低減することができる。

Description

本発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
炭化珪素などのワイドバンドギャップ半導体材料は、シリコンに比べ絶縁破壊耐量が高いので、シリコン材料を用いる場合よりも基板の不純物濃度を高めて、基板の抵抗を低減することが可能である。この基板の低抵抗化によって、パワー素子のスイッチング動作における損失を低減することができる。また、ワイドギャップ半導体材料は、シリコンに比べ熱伝導度が高く、機械的強度も優れているので、小型で低損失、且つ高効率のパワーデバイスを実現可能な材料として期待されている。
炭化珪素を用いたパワー半導体装置（炭化珪素パワー半導体装置）には、例えば、金属／絶縁体／半導体接合の電界効果型トランジスタであるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が広く用いられている。
従来の炭化珪素半導体装置では、ｎ型の炭化珪素基板上にエピタキシャル成長させたｎ型炭化珪素ドリフト層内に、ｎ型のソース領域と、ソース領域の下側にｐ型不純物濃度を約１０１９ｃｍ−３にして形成した第１のｐウェル領域と、ソース領域の横方向のゲート接点側にｐ型不純物濃度を第１のウェル領域より２桁以上低い約１０１６〜約１０１７ｃｍ−３にして形成した第２のｐウェル領域と、ソース接点側にｐ型不純物濃度を約５×１０１８〜約１×１０２１ｃｍ−３にして形成し、ソース接点に接続されたウェルコンタクト領域であるｐ＋プラグ領域と、ソース領域の上側にｎ型不純物濃度を約１０１５〜１０１９ｃｍ−３にして形成した閾値調整領域を備えていた（例えば、特許文献１参照）。
また、他の従来の炭化珪素半導体装置では、ｎ型の炭化珪素基板上にエピタキシャル成長させたｎ型の炭化珪素ドリフト層内に、ｎ型のソース領域と、ソース領域の下側にｐ型不純物濃度が１×１０１７〜５×１０１８ｃｍ−３の第１のｐウェル領域である第２ベース領域と、ソース領域の横方向のゲート電極側に、第２ベース領域よりｐ型不純物濃度が低く５×１０１５〜５×１０１８ｃｍ−１の第２のｐウェル領域である第１ベース領域と、第１ベース領域の底部に、炭化珪素ドリフト層よりもｎ型不純物濃度が高いｎ型の高濃度層とを備えていた（例えば、特許文献２参照）。
特開２０１１−１９３０２０号公報 特開２０１１−４９２６７号公報
ところで、パワー半導体装置は一般に縦型構造をしており、ドリフト層で耐圧が保持される。炭化珪素半導体装置がＭＯＳＦＥＴである場合、オフ状態でドレイン電極に印加された高い電圧により、炭化珪素半導体装置内部のｐｎ接合面に大きなＰＮ接合電界が生じる。ＰＮ接合電界強度が大きい場合、ｐｎ接合の信頼性低下やリーク電流の増大といった問題点が生じる。従来の設計手法によりＰＮ接合電界強度を低減するには、隣接するウェル領域間の離間距離を短くする、ウェル領域を浅く形成する、隣接するウェル領域間の不純物濃度を低減するなどの方法が用いられてきた。これらの方法を用いてＰＮ接合電界強度を低減すると、オン状態のオン電圧が上昇するといった問題点が生じるため、炭化珪素半導体装置を設計する際には、ＰＮ接合電界強度とオン電圧とのトレードオフの関係から用途に適した条件を選択して設計しなければならず、オン電圧の上昇を抑制しつつＰＮ接合電界強度を低減することはできなかった。
特許文献１に記された従来の炭化珪素半導体装置にあっては、ｐ型不純物の濃度が異なる２つのウェル領域をソース領域の下側と横方向のゲート電極側に設けていたが、特許文献１には、構造と製造方法が記述されているのみで、オン電圧の上昇を抑制しつつオフ状態のＰＮ接合電界強度を低減する具体的手法についての記述が無く、どのようにすればよいか不明であるといった問題点があった。
また、特許文献２に記された従来の炭化珪素半導体装置にあっては、ｐ型不純物の濃度が異なる２つのウェル領域をソース領域の下側と横方向のゲート電極側に設け、ソース領域の下側のウェル領域の底部に、炭化珪素ドリフト層よりもｎ型不純物濃度が高いｎ型の高濃度層を形成して、炭化珪素ドリフト層のうち離間したウェル領域で挟まれた領域であるＪＦＥＴ領域の抵抗を低減していたが、特許文献２には、オン電圧の上昇を抑制しつつオフ状態のＰＮ接合電界強度を低減する具体的手法について記述が無く、どのようにすればよいか不明であるといった問題点があった。
本発明は、上述のような問題を解決するためになされたもので、オン電圧の上昇を抑制しつつＰＮ接合電界強度を低減させてオフ時のリーク電流を低減することができる炭化珪素半導体装置を提供することを目的とする。
本発明に係る炭化珪素半導体装置は、炭化珪素半導体基板と、炭化珪素基板上に設けられた第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表層部に距離Ｗ１離れて設けられ、第２電型の不純物濃度ｐ１が、炭化珪素ドリフト層の第１導電型の不純物濃度ｎ１に対してｐ１＞ｎ１の関係を有する第２導電型の一対の第１ウェル領域と、第１ウェル領域の底部に隣接して、距離Ｗ１より０．８μｍ以上大きな距離Ｗ２離れて設けられ、第２導電型の不純物濃度ｐ２が、炭化珪素ドリフト層の第１導電型の不純物濃度ｎ１に対してｐ２＞ｎ１の関係を有し、前記ｐ１に対して１．１×ｐ２≦ｐ１≦４．２×ｐ２の関係を有する第２導電型の一対の第２ウェル領域と、一対の第１ウェル領域のそれぞれの表層部に設けられた一対の第１導電型のソース領域と、一対の第１ウェル領域間および一対の第２ウェル領域間に設けられ、第１導電型の不純物濃度ｎ２が、ｎ１に対してｎ２＞ｎ１の関係を有し、ｐ２に対してｎ２＜ｐ２の関係を有する第１導電型の高濃度ＪＦＥＴ領域と、を備える。
また、本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に第１導電型の炭化珪素ドリフト層を成長させる第１工程と、炭化珪素ドリフト層上に第１の注入マスクを形成し、炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、炭化珪素ドリフト層の表層部に第２導電型の第１ウェル領域を形成する第２工程と、炭化珪素ドリフト層上に第１の注入マスクより幅が大きい第２の注入マスクを形成し、炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、第１ウェル領域の底部に隣接する領域に第２導電型の第２ウェル領域を形成する第３工程と、第１ウェル領域の表層部に、第１導電型の不純物イオンを注入して第１導電型のソース領域を形成する第４工程と、炭化珪素ドリフト層の表面から第１ウェル領域の深さを超える領域に第１導電型の不純物イオンを注入して第１導電型の高濃度ＪＦＥＴ領域を形成する第５工程と、を備える。
本発明に係る炭化珪素半導体装置によれば、オン電圧の上昇を抑制しつつＰＮ接合電界強度を低減させてオフ時のリーク電流を低減することができる炭化珪素半導体装置を提供できる。
また、本発明に係る炭化珪素半導体装置の製造方法によれば、オン電圧の上昇を抑制しつつＰＮ接合電界強度を低減させてオフ時のリーク電流を低減することができる炭化珪素半導体装置の製造方法を提供できる。
本発明の実施の形態１における炭化珪素半導体装置の構造を示す模式断面図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法を示す図である。 従来の炭化珪素半導体装置の構造を示す模式断面図である。 従来の炭化珪素半導体装置および本発明の炭化珪素半導体装置のＰＮ接合電界強度とオン電圧との関係を示す図である。 炭化珪素半導体装置のオフ状態でのＰＮ接合電界強度に対するリーク電流の測定結果を示す図である。 従来の炭化珪素半導体装置および本発明の炭化珪素半導体装置の断面の電界強度分布を示す等値線図である。 高濃度ＪＦＥＴ領域の深さの割合とＰＮ接合電界強度との関係を示す図である。 高濃度ＪＦＥＴ領域の深さの割合とオン電圧との関係を示す図である。 高濃度ＪＦＥＴ領域の深さの割合とＰＮ接合およびオン電圧のトレードオフ改善指標との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置の第１ウェル領域の端部と第２ウェル領域の端部との間の距離ｄ１−２とＰＮ接合電界強度との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置の第１ウェル領域の端部と第２ウェル領域の端部との間の距離ｄ１−２とオン状態でのオン電圧の関係を示す図である。 本発明の炭化珪素半導体装置および従来の炭化珪素半導体装置のＰＮ接合電界強度とオン電圧との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置の第２ウェル領域のｐ型不純物濃度に対する第１ウェル領域のｐ型不純物濃度の比γとＰＮ接合電界強度との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置の第２ウェル領域のｐ型不純物濃度に対する第１ウェル領域のｐ型不純物濃度の比γとオン電圧との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置および従来の炭化ケイ素半導体装置の耐圧とオン電圧との関係を示す図である。 本発明の実施の形態１における炭化珪素半導体装置および従来の炭化珪素半導体装置の耐圧とリーク電流との関係を示す図である。 本発明の実施の形態２における炭化珪素半導体装置の構造を示す模式断面図である。 本発明の実施の形態３における炭化珪素半導体装置の構造を示す模式断面図である。 本発明の実施の形態４における炭化珪素半導体装置の構造を示す模式断面図である。 本発明の実施の形態４における炭化珪素半導体装置の製造方法を示す図である。 本発明の実施の形態５における炭化珪素半導体装置の製造方法を示す図である。
実施の形態１．
まず、本発明の実施の形態１における炭化珪素半導体装置の構成を説明する。なお、本発明においては、第１導電型をｎ型、第２導電型をｐ型として説明する。図１は、本発明の実施の形態１における炭化珪素半導体装置の構造を示す模式断面図である。本実施の形態１では炭化珪素半導体装置がＭＯＳＦＥＴである場合について説明する。なお、図１は炭化珪素半導体装置のユニットセルの構成であり、炭化珪素半導体装置は図１のユニットセルが横方向に複数並んで構成される。
本発明において、縦方向と言う場合には、炭化珪素半導体装置の炭化珪素基板１０の法線方向を指し、例えば図１においては紙面上下方向を言う。また、横方向と言う場合には炭化珪素基板１０の面方向を言い、例えば図１においては紙面左右方向を言う。さらに、深さおよび厚さは縦方向の距離を言い、幅は横方向の距離を言う。また、表面側とは例えば図１において紙面上側を指し、裏面側とは紙面下側を指す。また、平面視とは、縦方向から横方向に平行な面を見た場合を言う。
図１において、４Ｈのポリタイプを有するｎ型で低抵抗の炭化珪素基板１０の第１の主面上に、ｎ型の炭化珪素ドリフト層２０がエピタキシャル成長により形成されている。炭化珪素基板１０は、第１の主面の面方位が（０００１）面でｃ軸方向に対して４°傾斜されている。
炭化珪素ドリフト層２０の表面側には、第１不純物であるアルミニウム（Ａｌ）をｐ型不純物として含有するｐ型の第１ウェル領域３０が形成され、第１ウェル領域３０より炭化珪素基板１０側に、第１ウェル領域３０に接してｐ型の第２ウェル領域３１が形成されている。第２ウェル領域は、第１ウェル領域３１と電気的に接続されている。第２ウェル領域３１は、第１ウェル領域３０よりもｐ型不純物濃度を低くして形成されている。図１に示すように第１ウェル領域３０と第２ウェル領域３１とは、炭化珪素半導体装置のユニットセル内において横方向に距離Ｗ１および距離Ｗ２離間して形成されており、離間した間隔は、第２ウェル領域３１の方が第１ウェル領域３０よりも大きくなっている。すなわち、距離Ｗ２＞距離Ｗ１である。なお、以下では、図１に示すように第１ウェル領域３０および第２ウェル領域３１の横方向に離間した間隔を離間距離と呼ぶ。また、ソース領域４０やウェルコンタクト領域３５についても同様に横方向に離間した間隔を離間距離と呼ぶ。
ＭＯＳＦＥＴでは炭化珪素ドリフト層２０のうち、ユニットセル内で離間したウェル領域の間の領域はＪＦＥＴ領域と呼ばれる。ＪＦＥＴ領域２１は表面側に、炭化珪素ドリフト層２０よりｎ型不純物濃度を高くして形成した高濃度ＪＦＥＴ領域２２を有している。従って、高濃度ＪＦＥＴ領域２２はＪＦＥＴ領域２１に含まれるものであり、ＪＦＥＴ領域２１の全てが高濃度ＪＦＥＴ領域２２であってもよい。高濃度ＪＦＥＴ領域２２は、少なくとも第１ウェル領域３０の離間距離Ｗ１と同等の幅で、第１ウェル領域３０の底部と同等の深さまで形成される。図１では、高濃度ＪＦＥＴ領域２２が第１ウェル領域３０の離間距離Ｗ１と同等の幅で、第２ウェル領域３１の底部を超えた一点鎖線で示した深さまで形成されているが、高濃度ＪＦＥＴ領域２２の幅は第２ウェル領域３１の離間距離Ｗ２と同等の幅である方がさらに好ましい。以下では、高濃度ＪＦＥＴ領域２２をＪＦＥＴ領域２１と区別する必要がない場合は、単にＪＦＥＴ領域２１と呼ぶことがある。
第１ウェル領域３０の表層部には、第２不純物である窒素（Ｎ）をｎ型不純物として含有するｎ型のソース領域４０が、第１ウェル領域３０より浅く形成されている。さらに、第１ウェル領域３０の表層部には、ソース領域４０に接してソース領域４０より深く、ｐ型のウェルコンタクト領域３５が形成されている。ウェルコンタクト領域３５は、第１ウェル領域３０と電気的に接続されている。
高濃度ＪＦＥＴ領域２２の表面、高濃度ＪＦＥＴ領域２２とソース領域４０とに挟まれた部分の第１ウェル領域３０の表面、およびソース領域４０の一部の表面に亘って酸化物絶縁体で構成されるゲート絶縁膜５０が形成されている。さらに、ゲート絶縁膜５０上には、高濃度ＪＦＥＴ領域２２および高濃度ＪＦＥＴ領域２２とソース領域４０とに挟まれた部分の第１ウェル領域３０に対向してゲート電極６０が形成されている。なお、第１ウェル領域３０のうちゲート絶縁膜５０を介してゲート電極６０と対向し、炭化珪素半導体装置がオン状態の場合に反転層が形成される領域をチャネル領域という。
ゲート電極６０上には、ゲート絶縁膜５０が存在する範囲に亘って、酸化物絶縁体で構成される層間絶縁膜５５が形成されている。ソース領域４０のうちゲート絶縁膜５０で覆われていない領域と、ウェルコンタクト領域３５のうちソース領域４０と接する側の一部とには、ソース電極８０と炭化珪素との接触抵抗を低減するための表面側オーミック電極７０が形成されている。表面側オーミック電極７０上と層間絶縁膜５５上とには、ソース電極８０が形成されている。また、炭化珪素基板１０の第１の主面と反対側の第２の主面、すなわち、裏面側には、裏面側オーミック電極７１が形成されており、裏面側オーミック電極７１上にドレイン電極８１が形成されている。
さらに、炭化珪素半導体装置のユニットセルが存在しない領域の一部において、ゲート電極６０は層間絶縁膜５５に開けられたゲートコンタクトホールを介して、ゲートパッドおよびゲート配線と電気的に短絡している（図示せず）。
以上のように、炭化珪素半導体装置は構成される。
次に、炭化珪素半導体装置の製造方法について説明する。図２は本発明の実施の形態１における炭化珪素半導体装置の製造方法を示す図である。
まず、図２（ａ）に示すように、第１の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗の炭化珪素基板１０の表面上に、化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法によりｎ型の炭化珪素ドリフト層２０をエピタキシャル成長させる。炭化珪素ドリフト層２０のｎ型不純物濃度は、例えば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であり、炭化珪素ドリフト層２０の厚さは、例えば、５μｍ〜５０μｍである。
次に、図２（ｂ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９０ａを形成し、ｐ型の第１不純物であるＡｌをイオン注入してｐ型の第１ウェル領域３０を形成する。Ａｌのイオン注入の深さは、炭化珪素ドリフト層２０の厚さを超えない深さとし、例えば、０．５μｍ〜３μｍとする。また、イオン注入されたＡｌの不純物濃度は、例えば、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３であって、炭化珪素ドリフト層２０のｎ型不純物濃度より高くする。Ａｌをイオン注入した後、注入マスク９０ａを除去する。
次に、図２（ｃ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９０ｂを形成し、ｐ型の第１不純物であるＡｌをイオン注入してｐ型の第２ウェル領域３１を形成する。注入マスク９０ｂの幅は、第１ウェル領域３０を形成した場合の注入マスク９０ａの幅より広くしておく。Ａｌのイオン注入の深さは、炭化珪素ドリフト層２０の厚さを超えない深さであって、第１ウェル領域３０の厚さよりも深い深さとし、例えば、０．６μｍ〜４μｍ程度をピークとする深さであってよい。また、イオン注入されたＡｌの不純物濃度は、炭化珪素ドリフト層２０のｎ型不純物濃度より高く、第１ウェル領域３０の不純物濃度未満とし、例えば、第１ウェル領域３０の不純物濃度の０．１倍以上１倍未満とする。Ａｌをイオン注入した後、注入マスク９０ｂを除去する。
次に、図２（ｄ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９０ｃを形成し、ｎ型の第２不純物であるＮをイオン注入してｎ型のソース領域４０を形成する。Ｎのイオン注入深さは、第１ウェル領域３０の厚さより浅くする。また、イオン注入したＮの不純物濃度は、例えば、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３であって、第１ウェル領域３０のｐ型不純物濃度より高くする。Ｎをイオン注入した後、注入マスク９０ｃを除去する。
次に、図２（ｅ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９０ｄを形成し、ｐ型の第１不純物であるＡｌをイオン注入してｐ型のウェルコンタクト領域３５を形成する。図１に示すようにウェルコンタクト領域３５は、ソース領域４０の表層部から第１ウェル領域３０の内部に達する深さで形成される。ウェルコンタクト領域３５は、第１ウェル領域３０と、ソース電極８０に電気的に接続された表面側オーミック電極７０との良好な電気的接触を得るために設けるものである。ウェルコンタクト領域３５のｐ型不純物濃度は、第１ウェル領域３０のｐ型不純物濃度より高いことが好ましい。Ａｌをイオン注入する際には、ウェルコンタクト領域３５を低抵抗化するために、炭化珪素ドリフト層２０を形成した炭化珪素基板１０を１５０℃以上に加熱することが好ましい。Ａｌをイオン注入した後、注入マスク９０ｄを除去する。
次に、図２（ｆ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９０ｅを形成し、ｎ型の第２不純物であるＮをイオン注入し、ＪＦＥＴ領域２１のｎ型不純物濃度を炭化珪素ドリフト層２０のｎ型不純物濃度より高くして、ｎ型のＪＦＥＴ領域２１内にｎ型不純物の濃度が高い高濃度ＪＦＥＴ領域２２を形成する。図２（ｆ）では、高濃度ＪＦＥＴ領域２２の幅を第１ウェル領域３０の離間距離と同等に示したが、高濃度ＪＦＥＴ領域２２は第２ウェル領域３１の離間距離と同等の幅で形成する、あるいはＪＦＥＴ領域２１を包含するように形成するのがさらに好ましい。また、高濃度ＪＦＥＴ領域を形成する深さは、図１中および図２（ｆ）中に示した一点鎖線まで、すなわち第２ウェル領域３１の底部を超える深さまで形成するのが好ましい。イオン注入されるＮのｎ型不純物濃度は、第１ウェル領域３０および第２ウェル領域３１のｐ型不純物濃度より低くするのが好ましく、例えば、５×１０１５ｃｍ−３〜１×１０１８ｃｍ−３であってよい。この理由は、第１ウェル領域３０および第２ウェル領域３１に対して高濃度ＪＦＥＴ領域２２の不純物濃度を相対的に低くすることで、第１ウェル領域３０および第２ウェル領域３１と高濃度ＪＦＥＴ領域２２との間に形成されるｐｎ接合に逆バイアスが印加された際に、高濃度ＪＦＥＴ領域２２側に空乏層が伸びるようにするためである。Ｎをイオン注入した後、注入マスク９０ｅを除去する。
次に、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００℃〜１９００℃、３０秒〜１時間のアニールを行い、イオン注入されたＮおよびＡｌを活性化させる。
次に、第１ウェル領域３０、ソース領域４０、ウェルコンタクト領域３５を含む炭化珪素ドリフト層２０の表面を熱酸化して、所望の厚みのゲート絶縁膜５０を形成する。続いて、ゲート絶縁膜５０上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターンニングすることによりゲート電極６０を形成する。
次に、層間絶縁膜５５を減圧ＣＶＤ法により形成する。続いて、層間絶縁膜５５とゲート絶縁膜５０を貫き、ウェルコンタクト領域３５とソース領域４０とに到達するコンタクトホールを形成する。
次に、スパッタ法などによりニッケル（Ｎｉ）を主成分とする金属膜を形成し、６００℃〜１１００℃の温度で熱処理を行い、Ｎｉを主成分とする金属膜と炭化珪素とを反応させて炭化珪素層と金属膜との間にシリサイドを形成する。続いて、層間絶縁膜５５上に残留したシリサイド以外の金属膜を硫酸、硝酸、塩酸のいずれか、またはこれらと過酸化水素水との混合液などによるウェットエッチングにより除去する。この処理により、表面側オーミック電極７０が形成される。
次に、炭化珪素基板１０の第２の主面である裏面に、Ｎｉを主成分とする金属膜を形成し、熱処理することにより、炭化珪素基板１０の裏面に裏面側オーミック電極７１を形成する。
その後、炭化珪素基板１０の表面側にスパッタ法または蒸着法によりＡｌ等の金属配線を形成し、フォトリソグラフィー技術により所定の形状に加工することで、表面側オーミック電極７０に接触するソース電極８０と、ゲート電極６０に接触するゲートパッドおよびゲート配線を形成する。さらに、炭化珪素基板１０の裏面の裏面側オーミック電極７１の表面上に金属膜を形成することによりドレイン電極８１を形成し、図２（ｇ）に示すように炭化珪素半導体装置が完成する。
以上に述べた工程により、炭化珪素半導体装置は製造される。
次に、本発明の実施の形態１の構成による炭化珪素半導体装置の効果について説明する。
本実施の形態１の炭化珪素半導体装置は、上述のように第１ウェル領域３０の下部に、第１ウェル領域３０よりｐ型不純物の濃度が低く、離間距離が大きい、すなわち幅が狭い第２ウェル領域３１を形成し、ＪＦＥＴ領域２１内にｎ型不純物の濃度を高くした高濃度ＪＦＥＴ領域２２を有している。このような第２ウェル領域３１と高濃度ＪＦＥＴ領域２２を有しない従来の炭化珪素半導体装置との比較により、本発明の実施の形態１の構成による炭化珪素半導体装置の効果について説明する。
図３は、従来の炭化珪素半導体装置の構造を示す模式断面図である。図３の炭化珪素半導体装置は、図１の本発明の炭化珪素半導体装置と同様、ＭＯＳＦＥＴである。図３の従来の炭化珪素半導体装置は、図１の本発明の炭化珪素半導体装置と比較して、第２ウェル領域が無い。
図３に示す従来の炭化珪素半導体装置では、ＭＯＳＦＥＴのオフ状態で、炭化珪素ドリフト層２０と第１ウェル領域３０とのＰＮ接合電界強度を低減するには、以下の３つの手段を用いるのが一般的な設計手法である。第１に、隣接する第１ウェル領域３０間の離間距離を小さくする。第２に、第１ウェル領域３０を浅く形成する。第３に、隣接する第１ウェル領域３０間の高濃度ＪＦＥＴ領域２２の不純物濃度を低下させる。しかし、上記いずれの場合もオフ状態でＰＮ接合電界強度を低下させるように設計すると、オン状態でのオン電圧が上昇してしまい、ＰＮ接合電界強度の低減とオン電圧の低減とはトレードオフの関係にあった。
ＪＦＥＴ領域２１におけるオン状態でのオン電圧による電圧降下は、特に６００Ｖ耐圧や１２００Ｖ耐圧などの低耐圧デバイスでは、全体の電圧降下に対する寄与が大きく損失増加の原因となる。また、３３００Ｖ耐圧以上の高耐圧デバイスではドリフト層の不純物濃度が低いため、ＪＦＥＴ領域における空乏層の広がりが大きくなり、電流経路が狭窄される影響で、電圧降下量の絶対値が大きくなる。
一方、本発明の実施の形態１に係る炭化珪素半導体装置では、ＪＦＥＴ領域２１にｎ型不純物濃度を炭化珪素ドリフト層２０より高くした高濃度ＪＦＥＴ領域２２を設け、第２ウェル領域３１を第１ウェル領域３０の下部に設けることにより、ゲート絶縁膜５０に印加される電界強度の上昇を抑制しながら、同じオン電圧あたりのオフ状態でのＰＮ接合電界強度を低減することができる。
本発明の効果についてデバイスシミュレーションを用いて定量的に検証した。デバイスシミュレーションに用いた本発明の炭化珪素半導体装置は図１に示した通りである。従来の炭化珪素半導体装置は図３に示した構造であるが、ＪＦＥＴ領域２１のｎ型不純物の濃度を増減でき、ＪＦＥＴ領域２１内に高濃度ＪＦＥＴ領域２２を有する場合があるものとした。デバイスシミュレーションでは、本発明の炭化珪素半導体装置および従来の炭化珪素半導体装置のゲート絶縁膜５０に印加される電界強度がともに等しく、一定値になるようにＪＦＥＴ領域２１のｎ型不純物濃度や第１あるいは第２ウェル領域の離間距離などのパラメータを調整した。以下の説明では、図３に示す従来の炭化珪素半導体装置を構造Ａ、図１に示す本発明の炭化珪素半導体装置を構造Ｂと呼ぶ。
まず、オフ状態でのＰＮ接合電界強度とオン状態でのオン電圧との関係について検証した。
構造Ａの従来の炭化珪素半導体装置では、ＰＮ接合電界強度を低減させるには上記のように第１ウェル領域３０を浅く形成するが、ゲート絶縁膜５０に印加される電界を一定に保つために、第１ウェル領域を形成する深さを低減させることに伴ってＪＦＥＴ領域２１のｎ型不純物の濃度を低減させた。すなわち、ゲート絶縁膜５０に印加される電界強度を一定に保った場合のＰＮ接合電界強度とオン電圧との関係を調べた。一方、構造Ｂの本発明の炭化珪素半導体装置では、第２ウェル領域３１を形成し、高濃度ＪＦＥＴ領域２２のｎ型不純物の濃度を炭化珪素ドリフト層２０より高くして、ゲート絶縁膜５０に印加される電界強度を一定に保った場合のＰＮ接合電界強度とオン電圧との関係を調べた。
構造Ａの従来の炭化珪素半導体装置、および構造Ｂの本発明の炭化珪素半導体装置ともに第１ウェル領域３０の離間距離を１．４μｍとし、ゲート絶縁膜５０に印加される電界強度がドレイン電圧６００Ｖの場合に２ＭＶ／ｃｍで一定となるようにした。また、構造Ｂの本発明の炭化珪素半導体装置では、第２ウェル領域３１の幅は第１ウェル領域３０の幅より狭く、すなわち離間距離は第２ウェル領域３１の方が大きく、第２ウェル領域３１を形成するための注入マスクの幅を、第１ウェル領域３０を形成するための注入マスクの幅より片側０．４μｍ〜０．７μｍ大きくした。すなわち、第２ウェル領域３１の離間距離を２．２μｍ〜２．８μｍの範囲で変化させた。
図４はデバイスシミュレーションにより計算した従来の炭化珪素半導体装置および本発明の炭化珪素半導体装置のＰＮ接合電界強度とオン電圧との関係を示す図である。図４では、構造Ａの従来の炭化珪素半導体装置の計算結果を三角形印で、構造Ｂの本発明の炭化珪素半導体装置の計算結果を四角形印で示した。図４から、構造Ａの従来の炭化珪素半導体装置では、第１ウェル領域３０を形成する深さを浅くしてＰＮ接合電界強度が低減するに従い、オン電圧が急激に上昇しているが、構造Ｂの本発明の炭化珪素半導体装置では、第２ウェル領域３１の離間距離を小さくしてＰＮ接合電界強度が低減するのに伴うオン電圧の上昇が、構造Ａの従来の炭化珪素半導体装置に比べ、緩やかであることが分かる。また、構造Ｂの本発明の炭化珪素半導体装置では、構造Ａの従来の炭化珪素半導体装置と同等のオン電圧を得る場合のＰＮ接合電界強度が０．３ＭＶ／ｃｍ程度低く抑えられていることが分かる。
図５は、炭化珪素半導体装置のオフ状態でのＰＮ接合電界強度に対するリーク電流の測定結果を示す図である。図５は、実際に試作した炭化珪素半導体装置を用いて測定した結果であり、横軸は設計に基づき計算したオフ状態でのＰＮ接合電界強度であり、縦軸は対数表示したオフ状態でのリーク電流の実測値である。図５から分かるように、ＰＮ接合電界強度の増加に対してリーク電流は対数的に増加し、０．３ＭＶ／ｃｍのＰＮ接合電界強度を低減すると、オフ状態でのリーク電流を約１桁低減することができる。すなわち、本発明の炭化珪素半導体装置は、オン電圧を従来の炭化珪素半導体装置と同等にした場合に、ＰＮ接合電界強度を０．３ＭＶ／ｃｍ程度低減することができるから、リーク電流を約１桁低減することができ、炭化珪素半導体装置の信頼性を大幅に向上させることができるといった効果が得られる。
図６は、従来の炭化珪素半導体装置および本発明の炭化珪素半導体装置の断面の電界強度分布を示す図である。図６（ａ）は構造Ａの従来の炭化珪素半導体装置、図６（ｂ）は構造Ｂの本発明の炭化珪素半導体装置であり、それぞれ構造Ａおよび構造Ｂのオフ状態のＭＯＳＦＥＴに１２００Ｖのドレイン電圧を印加した場合の電界強度分布をデバイスシミュレーションで計算した等値線図である。図６（ａ）と図６（ｂ）との比較から分かるように、図６（ａ）に示す従来の炭化珪素半導体装置では、電界強度が大きい領域が第１ウェル領域３０の端部に集中しているのに対し、図６（ｂ）に示す本発明の炭化珪素半導体装置では、第２ウェル領域３１を有しているので、電界強度が大きい領域が第１ウェル領域３０および第２ウェル領域３１の各々の端部に集中している。この結果、本発明の炭化珪素半導体装置では、ドレイン電圧が印加された場合のＰＮ接合電界強度の値が低減され、オフ状態でのリーク電流が低減される。
次に、ＪＦＥＴ領域２１中の高濃度ＪＦＥＴ領域２２の厚みがＰＮ接合電界強度およびオン電圧に与える影響について、デバイスシミュレーションを用いて計算した。図７は、高濃度ＪＦＥＴ領域の深さの割合とＰＮ接合電界強度の関係を示す計算結果であり、図８は高濃度ＪＦＥＴ領域の深さの割合とオン電圧の関係を示す計算結果である。図７および図８において、横軸は高濃度ＪＦＥＴ領域の深さの割合であり、高濃度ＪＦＥＴ領域２２の厚さを、第１ウェル領域３０の深さで除したものである。すなわち、第１ウェル領域３０の深さに対する高濃度ＪＦＥＴ領域２２の厚さを、高濃度ＪＦＥＴ領域２２の深さの割合と定義する。従って、図７および図８では、横軸が１より大きく２より小さい範囲についての計算結果を記しているので、高濃度ＪＦＥＴ領域２２の厚さが第１ウェル領域３０の深さの１倍より大きく２倍より小さい範囲の計算結果を記している。
なお、本検討では構造Ａの従来の炭化珪素半導体装置においても、ＪＦＥＴ領域２１のｎ型不純物濃度を高め高濃度ＪＦＥＴ領域２２としている。
また、図７および図８には、構造Ｂの本発明の炭化珪素半導体装置について、第１ウェル領域３０の深さに対する第２ウェル領域３１の深さの割合を、２通りに変化させた場合の計算結果も記した。図７および図８の凡例中の括弧内にその割合を示しており、具体的には、第２ウェル領域３１の深さを第１ウェル領域３０の深さで除した値が２．０の場合と、１．５の場合とについて計算した。
なお、ここで言う第１ウェル領域３０および第２ウェル領域３１の深さは、炭化珪素ドリフト層２０の表面からの深さである。第１ウェル領域３０の深さに対する第２ウェル領域３１の深さの割合が２．０の場合は、第１ウェル領域３０と第２ウェル領域３１とが同じ厚さであることを意味する。さらに、第１ウェル領域３０の深さに対する第２ウェル領域３１の深さの割合が２．０であって、図７および図８の横軸である高濃度ＪＦＥＴ領域２２の深さの割合が２の場合には、第１ウェル領域３０と第２ウェル領域３１とを合わせたウェル領域の厚さと高濃度ＪＦＥＴ領域２２の厚さとが同じであることを意味する。
また、図７および図８の結果を計算したデバイスシミュレーションでは、図１に示すように、第２ウェル領域３１の幅を第１ウェル領域３０の幅より小さくしており、すなわち第２ウェル領域３１の離間距離Ｗ２は、第１ウェル領域３０の離間距離Ｗ１より大きく、第２ウェル領域３１を形成するための注入マスクの幅を、第１ウェル領域３０を形成するための注入マスクの幅より片側０．５μｍ大きくした。
さらに、構造Ａの従来の炭化珪素半導体装置および構造Ｂの２通りの本発明の炭化珪素半導体装置の合計３つの炭化珪素半導体装置のそれぞれについて、オフ状態で６００Ｖのドレイン電圧を印加した場合のゲート絶縁膜５０にかかる電界強度が２ＭＶ／ｃｍで一定値となるように高濃度ＪＦＥＴ領域２２のｎ型不純物濃度を調整した。
図７に示すように、ＰＮ接合電界強度は、高濃度ＪＦＥＴ領域２２の深さの割合が大きくなるに伴い大きくなるが、構造Ｂの本発明の炭化珪素半導体装置は、構造Ａの従来の炭化珪素半導体装置に比べ、ＰＮ接合電界強度が小さく、特に第１ウェル領域３０の深さに対する第２ウェル領域３１の深さの割合が２．０の方が、１．５の場合よりもＰＮ接合電界強度を低減できている。すなわち、第１ウェル領域３０の深さに対する第２ウェル領域３１の深さの割合は大きい方が好適であることが分かる。
一方、図８に示すように、オン電圧は、高濃度ＪＦＥＴ領域２２の深さの割合が大きくなるに伴い小さくなっているが、構造Ａの従来の炭化珪素半導体装置と構造Ｂの本発明の炭化珪素半導体装置との差は小さく、ほとんど同じである。つまり、図７および図８の結果から、構造Ｂの本発明の炭化珪素半導体装置は、構造Ａの従来の半導体装置と比較して、オン電圧を増加させずにＰＮ接合電界強度を低減することができることが分かる。
図９は、高濃度ＪＦＥＴ領域の深さの割合とＰＮ接合電界およびオン電圧のトレードオフ改善指標との関係を示す図である。図９の縦軸のトレードオフ改善指標は、図７の縦軸のＰＮ接合電界強度と、図８の縦軸のオン電圧との積である。すなわち、図９においては、縦軸の値が小さいほどＰＮ接合電界強度およびオン電圧の低減効果が大きいことを示しており、炭化珪素半導体装置を設計する上での指標とすることができる。つまり、トレードオフ改善指標が低い構造を選択すれば、オン電圧を同じにする場合にはＰＮ接合電界強度をより低減でき、ＰＮ接合電界強度を同じにする場合にはオン電圧をより低減できる。
図９に示すように、トレードオフ改善指標は、菱形印で示した本発明の炭化珪素半導体装置の構造Ｂ（２．０）が最も小さく、ＰＮ接合電界強度およびオン電圧の低減効果が最も大きいことが分かる。次いで、四角形印で示した本発明の炭化珪素半導体装置の構造Ｂ（１．５）が小さく、三角形印で示した従来の炭化珪素半導体装置の構造Ａが最も大きくなっている。すなわち、構造Ｂの本発明の炭化珪素半導体装置は、第１ウェル領域３０の深さに対する高濃度ＪＦＥＴ領域２２の厚さが、１倍より大きく２倍より小さい範囲において、構造Ａの従来の炭化珪素半導体装置より、ＰＮ接合電界強度およびオン電圧の低減効果が大きく好適であることが分かる。また、第１ウェル領域３０の深さに対する第２ウェル領域３１の深さを大きくした方が、ＰＮ接合電界強度およびオン電圧の低減効果が大きく好適であることが分かる。
次に、第１ウェル領域３０の端部と第２ウェル領域３１の端部との間の距離ｄ１−２と、オフ状態のＰＮ接合電界強度およびオン状態のオン電圧との関係についてデバイスシミュレーションにより検討した。デバイスシミュレーションでは、図６に示したように、炭化珪素半導体装置は線対称の形状を呈するとして半分の領域について計算した。従って、第１ウェル領域３０の端部と第２ウェル領域３１の端部との間の距離ｄ１−２は、線対称の対称軸の両側で同じである。第１ウェル領域３０の端部と第２ウェル領域３１の端部との間の距離ｄ１−２として、第１ウェル領域３０を形成する場合の注入マスクの幅２ｄ１と、第２ウェル領域３１を形成する場合の注入マスクの幅２ｄ２との差の半分を距離ｄ１−２として用いた。すなわち、ｄ１−２＝ｄ１−ｄ２である。なお、ｄ１、ｄ２はそれぞれの注入マスクの幅の半分である。注入マスクの幅は、それぞれ隣接する第１ウェル領域３０および第２ウェル領域３１の離間距離にほぼ等しく、距離ｄ１−２は、第１ウェル領域３０および第２ウェル領域３１のそれぞれの離間距離の差の半分にほぼ等しい。
また、炭化珪素半導体装置は、図１および図３の断面構造が横方向に複数並んだ構造をしているので、第１ウェル領域３０を形成する場合の注入マスクの幅２ｄ１と、第２ウェル領域３１を形成する場合の注入マスクの幅２ｄ２との差の半分は、第１ウェル領域３０の幅と第２ウェル領域３１の幅の差に−１／２を乗じた値にほぼ等しい。従って、それぞれの注入マスクの幅の差２ｄ１−２ｄ２に−２を乗じた値を第１ウェル領域３０の端部と第２ウェル領域３１の端部との間の距離と定義してよい。
以下において、距離ｄ１−２が０の場合は、第１ウェル領域３０を形成するマスクの幅２ｄ１と第２ウェル領域３１を形成するマスクの幅２ｄ２とが等しいことを意味する。また、距離ｄ１−２が負の数値の場合は、第１ウェル領域３０を形成するマスクの幅２ｄ１が第２ウェル領域３１を形成するマスクの幅２ｄ２より小さいことを意味し、第１ウェル領域３０の離間距離Ｗ１が第２ウェル領域３１の離間距離Ｗ２より小さく、第１ウェル領域３０の幅が第２ウェル領域３１の幅より大きいことを意味する。
本検討では、オフ状態でドレイン電圧を６００Ｖとした場合に、ゲート絶縁膜５０に印加される電界強度が２ＭＶ／ｃｍで一定となるように、高濃度ＪＦＥＴ領域２２のｎ型不純物の濃度を調整した。
図１０は、構造Ｂの本発明の炭化珪素半導体装置における第１ウェル領域の端部と第２ウェル領域の端部との間の距離ｄ１−２とＰＮ接合電界強度との関係を示す図である。図１０において、横軸は第１ウェル領域３０を形成する場合の注入マスクの幅２ｄ１と、第２ウェル領域３１を形成する場合の注入マスクの幅２ｄ２との差の半分から求めた距離ｄ１−２であり、距離ｄ１−２は第１ウェル領域３０の離間距離Ｗ１と第２ウェル領域３１の離間距離Ｗ２との差の半分にほぼ等しいので離間距離の差とも言え、横軸の値に−２を乗じた値は、第１ウェル領域３０の幅と第２ウェル領域３１の幅との差とも言える。また、図１０の縦軸はオフ状態のＰＮ接合電界強度である。
図１０から分かるように、距離ｄ１−２が−０．４μｍ以上、すなわち−０．４μｍ〜０μｍでは、距離ｄ１−２の変化によるＰＮ接合電界強度の変化は小さく、第１ウェル領域３０の幅と第２ウェル領域３１の幅との差を変化させてＰＮ接合電界強度を調整する設計を行おうとしても、ＰＮ接合電界強度を大きく変化させることができず、設計自由度が小さいことが分かる。
一方、距離ｄ１−２が−０．４μｍ以下では、距離ｄ１−２が小さくなるに従い、すなわち第１ウェル領域３０の幅と第２ウェル領域３１の幅との差の絶対値が大きくなるに従い、ＰＮ接合電界強度が大きくなっているのが分かる。これはＰＮ接合電界強度を、第１ウェル領域３０の幅と第２ウェル領域３１の幅との差で調整可能なことを示しており、設計自由度が高まるので好ましい。
図１１は、構造Ｂの本発明の炭化珪素半導体装置における第１ウェル領域の端部と第２ウェル領域の端部との間の距離ｄ１−２とオン状態でのオン電圧の関係を示す図である。図１１の横軸は図１０と同じであり、同じ意味を有する。図１１から分かるように、距離ｄ１−２が小さいほど、すなわち距離ｄ１−２の絶対値が大きいほど、オン電圧は小さくなることが分かる。
図１２は、図１０および図１１の計算結果から得た、ＰＮ接合電界強度とオン電圧との関係を示す図である。図１２の横軸は、図１０の縦軸で示したＰＮ接合電界強度であり、図１２の縦軸は、図１１の縦軸で示したオン電圧である。図１２では、構造Ｂの本発明の炭化珪素半導体装置の計算結果を破線で示し、構造Ａの従来の炭化珪素半導体装置の計算結果を菱形印で示した。構造Ａの従来の炭化珪素半導体装置は、第２ウェル領域が無いため、第１ウェル領域の幅と第２ウェル領域の幅の差は０であり、計算ポイントは差が０の１点のみであるので、図１２においても１点しか示されていない。
図１２中に破線で示した構造Ｂの本発明の炭化珪素半導体装置の計算結果には、距離ｄ１−２がそれぞれ−０．３μｍ、−０．４μｍ、−０．５μｍの場合のポイントを指し示した。距離ｄ１−２が−０．３μｍより大きく、すなわち距離ｄ１−２の絶対値が小さくなるに従い、破線で示した計算結果は図１２の左上に向かい、距離ｄ１−２が−０．５μｍより小さく、すなわち距離ｄ１−２の絶対値が大きくなるに従い、破線で示した計算結果は図１２の右下に向かう。
図１２中の破線の計算結果が示すように、構造Ｂの本発明の炭化珪素半導体装置では、距離ｄ１−２が−０．４μｍの前後で特性が大きく変化していることが分かる。すなわち、距離ｄ１−２の絶対値が０．４μｍより小さい場合には、ＰＮ接合電界強度はほとんど変化しないにも関わらず、距離ｄ１−２の絶対値が小さくなるに従いオン電圧が大きくなっており、ＰＮ接合電界強度とオン電圧とのトレードオフの関係は無くなっていると言える。一方、距離ｄ１−２の絶対値が０．４μｍより大きい場合には、距離ｄ１−２の絶対値が大きくなるに従い、ＰＮ接合電界強度は大きくなるがオン電圧は小さくなっており、ＰＮ接合電界強度とオン電圧とのトレードオフの関係が維持されていることが分かる。
上述したように図４および図７〜図９の検討結果から、本発明の炭化珪素半導体装置は、ＰＮ接合電界強度とオン電圧とのトレードオフの関係を維持したまま、従来の炭化珪素半導体装置に比較して同じオン電圧に対するＰＮ接合電界強度を低減することができた。これは、図４および図７〜図９の検討では、本発明の炭化珪素半導体装置の第２ウェル領域３１の離間距離Ｗ２が第１ウェル領域３０の離間距離Ｗ１より０．８μｍ以上大きかったためである。
しかし、図１０〜図１２の検討結果が示すように、本発明の炭化珪素半導体装置では、第２ウェル領域３１の離間距離Ｗ２と第１ウェル領域３０の離間距離Ｗ１との差が０．８μｍ未満、すなわち距離ｄ１−２の絶対値が０．４μｍ未満になると、ＰＮ接合電界強度とオン電圧とのトレードオフの関係が無くなるので、例えば、オン電圧を所望の値以下に低減した設計ができないといった問題が生じる場合がある。すなわち、第１ウェル領域３０の離間距離Ｗ２を第２ウェル領域３１の離間距離Ｗ１よりも０．８μｍ以上小さくする、言い換えれば、第１ウェル領域３０の幅を第２ウェル領域３１の幅よりも０．８μｍ以上大きくすることにより、ＰＮ接合電界強度とオン電圧とのトレードオフの関係を維持したまま、ＰＮ接合電界強度とオン電圧との積で表されるトレードオフ改善指標を低く抑制した炭化珪素半導体装置の設計自由度を高くすることができる。
また、図１２中に示した構造Ａの従来の炭化珪素半導体装置の計算結果と、構造Ｂの本発明の炭化珪素半導体装置の計算結果を比較すると、同じオン電圧でも構造Ｂの本発明の炭化珪素半導体装置の方がＰＮ接合電界を約０．２３ＭＶ／ｃｍ低減することができており、図５で示したようにリーク電流を低減できることが分かる。
次に、第１ウェル領域３０のｐ型不純物の濃度と第２ウェル領域３１のｐ型不純物の濃度との関係、言い換えると、第１ウェル領域３０を形成する際のｐ型不純物の注入ドーズ量と第２ウェル領域３１を形成する際のｐ型不純物の注入ドーズ量との関係について検討を行った。第１ウェル領域３０のｐ型不純物の濃度を第２ウェル領域３１のｐ型不純物の濃度で除した値、すなわち第２ウェル領域３１のｐ型不純物の濃度に対する第１ウェル領域３０のｐ型不純物の濃度の比をγとして、γを変化させた場合のオフ状態のＰＮ接合電界およびオン状態のオン電圧をデバイスシミュレーションにより計算した。
図１３は、第２ウェル領域のｐ型不純物濃度に対する第１ウェル領域のｐ型不純物濃度の比γとＰＮ接合電界強度との関係を示す図である。また、図１４は、第２ウェル領域のｐ型不純物濃度に対する第１ウェル領域のｐ型不純物濃度の比γとオン電圧の関係を示す図である。
図１３に示すように、ＰＮ接合電界強度はγ＝３の付近で最小となっており、γ＝１．１〜４．２の範囲で２．５ＭＶ／ｃｍ以下となっている。一方、図１４に示すように、オン電圧はγ＝１．８付近で最小となっており、γ＝１．１〜５．３の範囲で小さくなっている。さらに、γ＝１．３〜４．２の範囲で十分に小さくなっている。
オン電圧が最小となるγ＝１．８のＰＮ接合電界強度は、図１３から２．４６ＭＶ／ｃｍであり、図１３からＰＮ接合電界が２．４６ＭＶ／ｃｍ以下となるγは、γ＝１．８〜３．６の範囲である。図１４に戻って、γ＝１．８〜３．６の範囲のオン電圧を見ると十分に小さいので好ましいことが分かる。
ＰＮ接合電界強度とオン電圧とは両方とも小さいことが好ましいので、上記のように、第２ウェル領域３１のｐ型不純物濃度に対する第１ウェル領域３０のｐ型不純物濃度の比γは、１．１≦γ≦４．２の範囲が好ましく、１．８≦γ≦３．６の範囲がさらに好ましい。第１ウェル領域３０に対して言い換えると、第１ウェル領域３０のｐ型不純物濃度に対する第２ウェル領域３１のｐ型不純物濃度の比１／γは、０．２３≦１／γ≦０．９１の範囲が好ましく、０．２７≦１／γ≦０．５６の範囲がさらに好ましい。すなわち、第２ウェル領域３１にイオン注入されるＡｌの不純物濃度は、第１ウェル領域３０の不純物濃度の０．２３倍以上０．９１倍以下の範囲が好ましく、０．２７倍以上０．５６倍以下の範囲がさらに好ましい。上記はデバイスシミュレーションの結果から求めた１／γの適切な範囲であるが、実際の炭化珪素半導体装置では製造誤差の影響を考慮して、第２ウェル領域３１にイオン注入されるＡｌの不純物濃度は、第１ウェル領域３０の不純物濃度の０．２倍以上０．９５倍以下の範囲が好ましく、０．２５倍以上０．６倍以下の範囲がさらに好ましい。
図１５は、本発明の実施の形態１における炭化珪素半導体装置および従来の炭化ケイ素半導体装置の耐圧とオン電圧との関係を示す図である。図１５において、三角形印で示した構造Ａは、作製した従来の炭化珪素半導体装置における測定結果であり、四角形印で示した構造Ｂは、作製した本発明の炭化珪素半導体装置における測定結果である。図１５に示すように、構造Ａの従来の炭化珪素半導体装置と、構造Ｂの本発明の炭化珪素半導体装置とは、耐圧およびオン電圧が同等になることが分かる。
図１６は、本発明の実施の形態１における炭化珪素半導体装置および従来の炭化珪素半導体装置の耐圧とリーク電流との関係を示す図である。図１６において、三角形印で示した構造Ａは、作製した従来の炭化珪素半導体装置における測定結果であり、四角形印で示した構造Ｂは、作製した本発明の炭化珪素半導体装置における測定結果である。図１６に示すように、構造Ｂの本発明の炭化珪素半導体装置は、構造Ａの従来の炭化珪素半導体装置に対して、同程度の耐圧を保持しつつ、リーク電流を低減できることが分かる。
すなわち、図１５および図１６の測定結果が示すように、本発明の炭化珪素半導体装置では、従来の炭化珪素半導体装置に比較して、同じオン電圧、同じ耐圧に対するＰＮ接合電界強度を低減し、リーク電流を低減することができる。
以上のように本発明の実施の形態１によれば、オフ状態のＰＮ接合電界強度とオン状態のオン電圧との積であるトレードオフ改善指標を低減できるので、ＰＮ接合電界強度およびオン電圧の一方あるいは両方を低減でき、リーク電流の低減や炭化珪素半導体素子の損失を低減できるといった効果を奏する。
また、第１ウェル領域３０の底部に隣接して第２ウェル領域３１を設けても、オフ状態のＰＮ接合電界強度とオン状態のオン電圧とのトレードオフの関係を維持できる条件を示したので、ＰＮ接合電界強度とオン電圧とのトレードオフの関係を利用して設計自由度の高い炭化珪素半導体装置を得ることができるといった効果を奏する。
実施の形態２．
図１７は、本発明の実施の形態２における炭化珪素半導体装置の構造を示す模式断面図である。図１７において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、ｐ型の第３ウェル領域をさらに備えた構成が相違している。
第３ウェル領域３２は、第２ウェル領域３１の下側に、第２ウェル領域３１と電気的に接続されて形成される。また、互いに隣接する第３ウェル領域３２の離間距離Ｗ３は、第２ウェル領域３１の離間距離Ｗ２よりも大きく、すなわち第３ウェル領域３２の幅は第２ウェル領域３１の幅より小さく形成される。さらに、第３ウェル領域のｐ型不純物濃度は、炭化珪素ドリフト層２０のｎ型不純物濃度より高く、第２ウェル領域３１のｐ型不純物濃度より低い。
以上のように、本実施の形態２に示すように、第３ウェル領域３２をさらに備えることによって、実施の形態１の炭化珪素半導体装置と同様に、オフ状態のＰＮ接合電界強度とオン状態でのオン電圧との積で表されるトレードオフ改善指標を低くすることができるといった効果が得られる。また、第３ウェル領域３２の下側に、さらに複数のウェル領域を設ける場合も同様である。
実施の形態３．
図１８は、本発明の実施の形態３における炭化珪素半導体装置の構造を示す模式断面図である。図１８において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、製造方法が異なり、第２ウェル領域を形成した後に第１ウェル領域を形成し、第２ウェル領域と同時に素子終端部の耐圧保持領域を形成する点が相違している。
まず、第１の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗の炭化珪素基板１０の表面上に、化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法によりｎ型の炭化珪素ドリフト層２０をエピタキシャル成長させる。炭化珪素ドリフト層２０のｎ型不純物濃度は、例えば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であり、炭化珪素ドリフト層２０の厚さは、例えば、５μｍ〜５０μｍである。
次に、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスクを形成し、ｐ型の第１不純物であるＡｌをイオン注入する。注入マスクには、図１８に示す第２ウェル領域３１と素子終端部の耐圧保持領域３３との両方を形成できるようにパターンニングされた注入マスクを形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．６μｍ〜４μｍとし、イオン注入されるＡｌの不純物濃度は、第１ウェル領域３０の不純物濃度の０．１倍以上１倍未満の範囲で、炭化珪素ドリフト層２０のｎ型不純物の濃度より高くする。これにより、図１８に示すように第２ウェル領域３１と耐圧保持領域３３とが同じ注入マスクで同時に形成される。耐圧保持領域３３は素子終端部に形成される。その後、注入マスクを除去する。
次に、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスクを形成し、ｐ型の第１不純物であるＡｌをイオン注入することで、第１ウェル領域３０を形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５μｍ〜３μｍとし、第２ウェル領域３１の深さより浅く形成し、第１ウェル領域３０と第２ウェル領域３１とは電気接続される。イオン注入するＡｌの不純物濃度は、炭化珪素ドリフト層のｎ型不純物濃度より高くし、第２ウェル領域３１のｐ型不純物濃度より高くする。第１ウェル領域３０のｐ型不純物濃度は、例えば、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３であってよい。第１ウェル領域３０を形成した後、注入マスクを除去する。
その後は、実施の形態１で説明した工程と同じ工程により炭化珪素半導体装置が製造される。
以上のように、本実施の形態３に示した炭化珪素半導体装置の製造方法によれば、第２ウェル領域３１と素子終端部の耐圧保持領域３３とを同時に形成することで、写真製版工程を１回減らすことが可能となり、炭化珪素半導体装置の製造コストを低減することができるといった効果が得られる。
実施の形態４．
図１９は、本発明の実施の形態４における炭化珪素半導体装置の構造を示す模式断面図である。また、図２０は、本実施の形態４における炭化珪素半導体装置の製造方法を示す図である。図１９および図２０において、図１および図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、製造方法が異なり、第２ウェル領域３１を形成するための注入マスクを用いてソース領域を形成する点が相違している。
まず、実施の形態１に記した方法により、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長させる。炭化珪素ドリフト層２０のｎ型不純物濃度は、実施の形態１と同様、例えば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であり、炭化珪素ドリフト層２０の厚さは、例えば、５μｍ〜５０μｍである。
次に、実施の形態１に記した方法により、炭化珪素ドリフト層２０の表面に第１ウェル領域３０を形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５μｍ〜３μｍとし、イオン注入するＡｌの不純物濃度は、実施の形態１と同様、例えば、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３とする。
次に、実施の形態１に記した方法により、図２０（ａ）に示すように、炭化珪素ドリフト層２０の表面に注入マスク９１を形成し、Ａｌをイオン注入して第２ウェル領域３１を離間距離Ｗ２で形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．６μｍ〜４μｍとし、イオン注入するＡｌの不純物濃度は、実施の形態１と同様、例えば、第１ウェル領域３０の不純物濃度の０．１倍以上１倍未満とする。本実施の形態３の製造方法では、Ａｌをイオン注入した後の工程が実施の形態１とは異なり、第２ウェル領域３１を形成するために用いた注入マスク９１を、第２ウェル領域３１を形成した後に除去せず、同じ注入マスク９１を用いてソース領域４０を形成する。
次に、図２０（ｂ）に示すように、第２ウェル領域３１を形成した際に用いた注入マスク９１を用いて、ｎ型の第２不純物であるＮをイオン注入してソース領域４０を形成する。Ｎのイオン注入の深さは第１ウェル領域３０の深さより浅くする。また、イオン注入するＮの不純物濃度は、第１ウェル領域３０のｐ型不純物濃度を超えるものとし、例えば、実施の形態１と同様、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３とする。ソース領域４０を形成した後、注入マスク９１を除去する。
その後は、実施の形態１で説明した工程と同じ工程により炭化珪素半導体装置が製造される。この結果、図１９に示すように、ソース領域４０の端部と第２ウェル領域３１の端部とが、横方向のほぼ同じ位置に形成された炭化珪素半導体装置が製造される。すなわち、製造誤差により±１０％程度の差が生じるものの、ソース領域４０の離間距離は第２ウェル領域３１の離間距離Ｗ２の０．９倍以上１．１倍以下で形成される。
以上のように、本実施の形態４に示した炭化珪素半導体装置の製造方法によれば、第２ウェル領域３１とソース領域４０とを同じ注入マスク９１で形成することで、写真製版工程を１回減らすことが可能となり、炭化珪素半導体装置の製造コストを低減することができるといった効果が得られる。
実施の形態５．
図２１は本実施の形態５の炭化珪素半導体装置の製造方法を示す図である。本実施の形態５で説明する炭化珪素半導体装置は、実施の形態１で示した炭化珪素半導体装置と同様の構成である。本発明の実施の形態１とは、製造方法が異なり、第２ウェル領域を第１ウェル領域よりも先に形成し、第１ウェル領域３０の形成には第２ウェル領域３１の形成に用いた注入マスクを加工して利用する点が相違している。
まず、実施の形態１に記した方法により、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長させる。炭化珪素ドリフト層２０のｎ型不純物濃度は、実施の形態１と同様、例えば、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であり、炭化珪素ドリフト層２０の厚さは、例えば、５μｍ〜５０μｍである。
次に、図２１（ａ）に示すように、炭化珪素ドリフト層２０の表面にフォトレジストなどにより注入マスク９２を形成し、ｐ型の第１不純物であるＡｌをイオン注入し、第２ウェル領域３１を形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．６μｍ〜４μｍとし、イオン注入されるＡｌの不純物濃度は、第１ウェル領域３０の不純物濃度の０．１倍以上１倍未満の範囲で、炭化珪素ドリフト層２０のｎ型不純物の濃度より高くする。
次に、第２ウェル領域３１の形成に用いた注入マスク９２を、エッチング、キュア、あるいはアッシングなどの方法により加工して、注入マスク９２の幅を所定量削減し、図２１（ｂ）に示すように、第１ウェル領域３０を形成するための注入マスク９２ａを形成する。その後、ｐ型不純物であるＡｌをイオン注入することで、第１ウェル領域３０を形成する。Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５μｍ〜３μｍとし、第２ウェル領域３１の深さより浅く形成し、第１ウェル領域３０と第２ウェル領域３１とを電気接続する。イオン注入するＡｌの不純物濃度は、炭化珪素ドリフト層のｎ型不純物濃度より高くし、第２ウェル領域３１のｐ型不純物濃度より高くする。第１ウェル領域３０のｐ型不純物濃度は、例えば、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３であってよい。第１ウェル領域３０を形成した後、注入マスク９２ａを除去する。
その後は、実施の形態１で説明した工程と同じ工程により炭化珪素半導体装置が製造される。
以上のように、本実施の形態５に示した炭化珪素半導体装置の製造方法によれば、第１ウェル領域３０と第２ウェル領域３１との写真製版ずれが回避され、同一の特性を持った炭化珪素半導体装置を再現性良く作製することが可能となり、炭化珪素半導体装置の製造歩留りを改善することができるといった効果が得られる。
１０ 炭化珪素基板
２０ 炭化珪素ドリフト層、２１ ＪＦＥＴ領域、２２ 高濃度ＪＦＥＴ領域
３０ 第１ウェル領域、３１ 第２ウェル領域、３５ コンタクト領域
４０ ソース領域
５０ ゲート絶縁膜、５５ 層間絶縁膜
６０ ゲート電極
７０ 表面側オーミック電極、７１ 裏面側オーミック電極
８０ ソース電極、８１ ドレイン電極
本発明に係る炭化珪素半導体装置は、炭化珪素半導体基板と、炭化珪素半導体基板上に設けられた第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表層部に複数設けられた第２導電型の第１ウェル領域と、複数の第１ウェル領域のそれぞれの底部に隣接して設けられた第２導電型の第２ウェル領域と、複数の第１ウェル領域のそれぞれの表層部に設けられた第１導電型のソース領域と、複数の第１ウェル領域間および複数の第２ウェル領域間に、第２ウェル領域よりも深く形成され、第１導電型の不純物濃度が炭化珪素ドリフト層よりも大きい第１導電型の高濃度ＪＦＥＴ領域と、高濃度ＪＦＥＴ領域の表面、第１ウェル領域の表面、およびソース領域の表面に、高濃度ＪＦＥＴ領域、第１ウェル領域、およびソース領域に接して設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート絶縁膜に接して設けられたゲート電極と、を備え、複数の第２ウェル領域の間隔Ｗ２は、複数の第１ウェル領域の間隔Ｗ１よりも０．８μｍ以上大きく、第１ウェル領域の第２導電型の不純物濃度は、第２ウェル領域の第２導電型の不純物濃度の１．１倍以上４．２倍以下である。
また、本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基板上に第１導電型の炭化珪素ドリフト層を成長させる第１工程と、炭化珪素ドリフト層上に第１の注入マスクを形成し、炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、炭化珪素ドリフト層の表層部に第２導電型の第１ウェル領域を形成する第２工程と、炭化珪素ドリフト層上に第１の注入マスクより幅が大きい第２の注入マスクを形成し、炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、第１ウェル領域の底部に隣接する領域に第２導電型の第２ウェル領域を形成する第３工程と、第１ウェル領域の表層部に、第１導電型の不純物イオンを注入して第１導電型のソース領域を形成する第４工程と、炭化珪素ドリフト層の表面から第１ウェル領域の深さを超える領域に第１導電型の不純物イオンを注入して第１導電型の高濃度ＪＦＥＴ領域を形成する第５工程と、第１ウェル領域の表面、ソース領域の表面、および高濃度ＪＦＥＴ領域の表面にゲート絶縁膜を形成する第６工程と、ゲート絶縁膜の表面にゲート電極を形成する第７工程と、を備える。

Claims (9)

  1. 炭化珪素半導体基板と、
    前記炭化珪素基板上に設けられた第１導電型の炭化珪素ドリフト層と、
    前記炭化珪素ドリフト層の表層部に距離Ｗ１離れて設けられ、第２電型の不純物濃度ｐ１が、前記炭化珪素ドリフト層の第１導電型の不純物濃度ｎ１に対してｐ１＞ｎ１の関係を有する第２導電型の一対の第１ウェル領域と、
    前記第１ウェル領域の底部に隣接して、前記距離Ｗ１より０．８μｍ以上大きな距離Ｗ２離れて設けられ、第２導電型の不純物濃度ｐ２が、前記炭化珪素ドリフト層の第１導電型の不純物濃度ｎ１に対してｐ２＞ｎ１の関係を有し、前記ｐ１に対して１．１×ｐ２≦ｐ１≦４．２×ｐ２の関係を有する第２導電型の一対の第２ウェル領域と、
    前記一対の第１ウェル領域のそれぞれの表層部に設けられた一対の第１導電型のソース領域と、
    前記一対の第１ウェル領域間および前記一対の第２ウェル領域間に設けられ、第１導電型の不純物濃度ｎ２が、前記ｎ１に対してｎ２＞ｎ１の関係を有し、前記ｐ２に対してｎ２＜ｐ２の関係を有し、前記第２ウェル領域よりも深く形成された第１導電型の高濃度ＪＦＥＴ領域と、
    を備えた炭化珪素半導体装置。
  2. 前記ｐ２が、前記ｐ１に対して１．８×ｐ２≦ｐ１≦３．６×ｐ２の関係を有する請求項１に記載の炭化珪素半導体装置。
  3. 素子終端部に第２導電型の耐圧保持領域をさらに備え、前記耐圧保持領域の第２導電型の不純物濃度ｐ５は、前記ｐ２と等しい請求項１または２に記載の炭化珪素半導体装置。
  4. 平面視で、前記ソース領域の幅が、前記第２ウェル領域の幅の０．９倍以上１．１倍以下である請求項１から３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第２ウェル領域の底部に隣接して、前記距離Ｗ２より大きな距離Ｗ３離れて設けられ、第２導電型の不純物濃度ｐ４が、前記ｎ１に対してｐ４＞ｎ１の関係を有し、前記ｐ２に対してｐ４＞ｐ２の関係を有する第２導電型の一対の第３ウェル領域をさらに備えた請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
  6. 炭化珪素基板上に第１導電型の炭化珪素ドリフト層を結晶成長させる第１工程と、
    前記炭化珪素ドリフト層上に第１の注入マスクを形成し、前記炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、前記炭化珪素ドリフト層の表層部に第２導電型の第１ウェル領域を形成する第２工程と、
    前記炭化珪素ドリフト層上に前記第１の注入マスクより幅が大きい第２の注入マスクを形成し、前記炭化珪素ドリフト層内に第２導電型の不純物イオンを注入して、前記第１ウェル領域の底部に隣接する領域に第２導電型の第２ウェル領域を形成する第３工程と、
    前記第１ウェル領域の表層部に、第１導電型の不純物イオンを注入して第１導電型のソース領域を形成する第４工程と、
    前記炭化珪素ドリフト層の表面から前記第１ウェル領域の深さを超える領域に第１導電型の不純物イオンを注入して第１導電型の高濃度ＪＦＥＴ領域を形成する第５工程と、
    を備える炭化珪素半導体装置の製造方法。
  7. 前記ソース領域は前記炭化珪素ドリフト層上に前記第２の注入マスクが形成された状態で前記第１導電型の不純物イオンを注入して形成される請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記第１の注入マスクは前記第２の注入マスクの幅を小さく加工して形成される請求項６または７に記載の炭化珪素半導体装置の製造方法。
  9. 前記第３工程は、素子終端部にも第２導電型の不純物イオンを注入して、前記第２ウェル領域とともに前記素子終端部に第２導電型の耐圧保持領域を形成する請求項６から８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2017550017A 2015-11-12 2016-09-13 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6477912B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015221704 2015-11-12
JP2015221704 2015-11-12
PCT/JP2016/076920 WO2017081935A1 (ja) 2015-11-12 2016-09-13 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017081935A1 true JPWO2017081935A1 (ja) 2018-04-26
JP6477912B2 JP6477912B2 (ja) 2019-03-06

Family

ID=58695970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017550017A Active JP6477912B2 (ja) 2015-11-12 2016-09-13 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10374075B2 (ja)
JP (1) JP6477912B2 (ja)
CN (1) CN108352407A (ja)
DE (1) DE112016005210T5 (ja)
WO (1) WO2017081935A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000831T5 (de) * 2015-02-20 2017-11-02 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
US20200279947A1 (en) * 2017-11-13 2020-09-03 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
JP7040354B2 (ja) 2018-08-08 2022-03-23 株式会社デンソー 半導体装置とその製造方法
CN111430449B (zh) * 2020-04-01 2023-06-02 清纯半导体(宁波)有限公司 一种mosfet器件及其制备工艺
JP7421455B2 (ja) 2020-09-18 2024-01-24 株式会社東芝 半導体装置
JP2022163892A (ja) 2021-04-15 2022-10-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
JPWO2023112312A1 (ja) * 2021-12-17 2023-06-22
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法
CN115458604B (zh) * 2022-10-24 2023-06-30 中芯越州集成电路制造(绍兴)有限公司 Mosfet器件及其制造方法
CN116646401B (zh) * 2023-07-19 2024-01-23 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2000183348A (ja) * 1998-12-09 2000-06-30 Stmicroelectronics Srl Ｍｏｓゲ―ト電力装置
WO2012056704A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
WO2014083771A1 (ja) * 2012-11-28 2014-06-05 パナソニック株式会社 半導体素子及びその製造方法
US20150097226A1 (en) * 2013-10-03 2015-04-09 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP2015115373A (ja) * 2013-12-09 2015-06-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP5473397B2 (ja) 2009-05-14 2014-04-16 三菱電機株式会社 半導体装置およびその製造方法
JP5300658B2 (ja) 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
JP2011228643A (ja) * 2010-03-30 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2012243966A (ja) * 2011-05-20 2012-12-10 Sumitomo Electric Ind Ltd 半導体装置
KR101638754B1 (ko) * 2012-09-06 2016-07-11 미쓰비시덴키 가부시키가이샤 반도체 장치
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN104617136A (zh) * 2015-01-08 2015-05-13 山东大学 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2000183348A (ja) * 1998-12-09 2000-06-30 Stmicroelectronics Srl Ｍｏｓゲ―ト電力装置
WO2012056704A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
WO2014083771A1 (ja) * 2012-11-28 2014-06-05 パナソニック株式会社 半導体素子及びその製造方法
US20150097226A1 (en) * 2013-10-03 2015-04-09 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP2015115373A (ja) * 2013-12-09 2015-06-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN108352407A (zh) 2018-07-31
WO2017081935A1 (ja) 2017-05-18
US10374075B2 (en) 2019-08-06
JP6477912B2 (ja) 2019-03-06
DE112016005210T5 (de) 2018-09-27
US20180323299A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
JP6477912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
EP2701201B1 (en) Semiconductor device
WO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
WO2014112204A1 (ja) 炭化珪素半導体装置
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
EP2242107A1 (en) Semiconductor device
US20120193643A1 (en) Semiconductor device
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
JP2009182271A (ja) 炭化珪素半導体装置
JP6140823B2 (ja) 炭化珪素半導体装置
JP6337964B2 (ja) 半導体装置および半導体装置の製造方法
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2012059744A (ja) 半導体装置
JPWO2012032735A1 (ja) 半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP2015228496A (ja) 半導体装置
JP2007066959A (ja) 炭化珪素半導体装置の製造方法
WO2015015938A1 (ja) 炭化珪素半導体装置の製造方法
JP6771433B2 (ja) 半導体装置
JP2013138245A (ja) 炭化珪素半導体装置
JP7127315B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2016058661A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R151 Written notification of patent or utility model registration

Ref document number: 6477912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250