JPWO2017047011A1 - Mounting method of light emitting element - Google Patents
Mounting method of light emitting element Download PDFInfo
- Publication number
- JPWO2017047011A1 JPWO2017047011A1 JP2017540470A JP2017540470A JPWO2017047011A1 JP WO2017047011 A1 JPWO2017047011 A1 JP WO2017047011A1 JP 2017540470 A JP2017540470 A JP 2017540470A JP 2017540470 A JP2017540470 A JP 2017540470A JP WO2017047011 A1 JPWO2017047011 A1 JP WO2017047011A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting element
- substrate
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
本発明は、出発基板上に、出発基板と格子整合系の材料で第一半導体層、活性層、第二半導体層、緩衝層とを順次エピタキシャル成長により成長させて形成し、緩衝層の上に出発基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成し、出発基板を除去し、第一半導体層上に第一オーミック電極を形成し、第二半導体層、緩衝層もしくは窓層兼支持基板を露出させた除去部を一部に形成して段差を設け、除去部に第二オーミック電極を形成し、第一及び第二オーミック電極が形成された発光素子を分離して発光素子チップを作製し、発光素子チップの第一及び第二オーミック電極が形成された側が実装基板側となるようにして、実装基板にフリップ実装する発光素子の実装方法である。これにより、第一及び第二オーミック電極の段差が大きい場合であっても容易に発光素子チップの実装を行うことができる発光素子の実装方法が提供される。In the present invention, a first semiconductor layer, an active layer, a second semiconductor layer, and a buffer layer are sequentially grown by epitaxial growth on a starting substrate and a lattice-matching material, and the starting substrate is formed on the starting layer. A window layer and supporting substrate is formed by epitaxial growth with a non-lattice matching material with respect to the substrate, the starting substrate is removed, a first ohmic electrode is formed on the first semiconductor layer, a second semiconductor layer, a buffer layer or A removal portion exposing the window layer and supporting substrate is formed in part to provide a step, a second ohmic electrode is formed in the removal portion, and the light emitting device on which the first and second ohmic electrodes are formed is separated. In this method, a light emitting element chip is manufactured, and the light emitting element chip is flip-mounted on the mounting board so that the side on which the first and second ohmic electrodes are formed becomes the mounting board side. This provides a method for mounting a light emitting element that allows easy mounting of a light emitting element chip even when the step between the first and second ohmic electrodes is large.
Description
本発明は、発光素子の実装方法に関し、特に発光素子チップを実装基板にフリップ実装する発光素子の実装方法に関する。 The present invention relates to a light emitting element mounting method, and more particularly to a light emitting element mounting method in which a light emitting element chip is flip-mounted on a mounting substrate.
チップオンボード(COB)などの製品は、LED素子からの放熱性に優れ、照明等の用途において、採用されるLEDチップ実装方法である。COBなどにLEDを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。LED素子をフリップ実装する場合、超音波によるAu−Au接合、合金による共晶半田などの方法がある。 Products such as chip-on-board (COB) are excellent in heat dissipation from LED elements, and are LED chip mounting methods employed in applications such as lighting. When mounting an LED on a COB or the like, flip mounting in which a chip is directly bonded to a board is essential. When the LED element is flip-mounted, there are methods such as Au-Au bonding using ultrasonic waves and eutectic solder using an alloy.
黄色〜赤色LEDでフリップチップを作製する場合、発光層にはAlGaInP系の材料が用いられる。AlGaInP系材料はバルク結晶が存在せず、エピタキシャル法でLED部は形成されるため、出発基板はAlGaInPとは異なる材料が選択される。出発基板はGaAsやGeが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。 When a flip chip is manufactured using yellow to red LEDs, an AlGaInP-based material is used for the light emitting layer. Since the AlGaInP-based material has no bulk crystal and the LED portion is formed by an epitaxial method, a material different from that of AlGaInP is selected for the starting substrate. In many cases, GaAs or Ge is selected as the starting substrate, and these substrates have a property of absorbing light with respect to visible light. Therefore, when a flip chip is manufactured, the starting substrate is removed.
しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層に発光波長に対して略透明で窓層としての機能を有し、自立させるために十分の厚さを有する支持基板としての機能を有する材料・構成で、出発基板と置換する必要がある。 However, since the epitaxial layer forming the light emitting layer is an extremely thin film, it cannot stand by itself after the starting substrate is removed. Therefore, it is necessary to replace the starting substrate with a material / structure having a function as a support substrate having a thickness sufficient to make the light emitting layer substantially transparent to the emission wavelength and function as a window layer and to be self-supporting. There is.
前述したようにAlGaInP系材料はバルク結晶が存在しないため、前述の窓層兼支持基板の機能を有する材料として、GaP、GaAsP、サファイアなどが選択される。いずれの材料を選択しても、AlGaInP系材料と異なるため、熱膨張係数やヤング率などの機械的特性はAlGaInP系とは異なる。 As described above, since an AlGaInP-based material does not have a bulk crystal, GaP, GaAsP, sapphire, or the like is selected as the material having the function of the window layer / supporting substrate. Whichever material is selected, since it is different from the AlGaInP-based material, mechanical properties such as a thermal expansion coefficient and Young's modulus are different from those of the AlGaInP-based material.
超音波によるAu−Au接合は非特許文献1に記載されるように、チップを傾きなく保持することが難しいこと、チップに効率よく超音波が伝播できないこと、超音波伝播時にチップが破損すること、などの問題がある。
As described in
以上の問題を解決するため、AuSn共晶バンプを形成し、熱溶融(リフロー温度211〜280℃)によって基板との接合を行う技術が開示されている。共晶方式は超音波方式と比べて、超音波伝播に伴う物理的な破壊は起こりにくい。しかし、共晶半田が溶融し、固化する過程で、共晶金属自体が熱収縮する。その結果、共晶金属とLEDを接合している半導体側界面付近で応力が生じ、この応力でチップ破壊が引き起こされることが問題となっている。 In order to solve the above problems, a technique is disclosed in which AuSn eutectic bumps are formed and bonded to a substrate by thermal melting (reflow temperature 211 to 280 ° C.). The eutectic method is less susceptible to physical destruction due to ultrasonic propagation than the ultrasonic method. However, the eutectic metal itself undergoes thermal shrinkage in the process of eutectic solder melting and solidifying. As a result, there is a problem that stress is generated in the vicinity of the interface on the semiconductor side where the eutectic metal and the LED are bonded, and this stress causes chip destruction.
また、窓層兼支持基板の材料とAlGaInP発光層との材料差異に起因する熱膨張係数の差異も、上記の熱溶融工程で生じる問題を大きくする。すなわち、AlGaInP系材料の線膨脹係数5.4E−6[/k]に対して、GaPの線膨脹係数は4.5E−6[/k]、サファイアの線膨脹係数は7.0E−6[/k]である。したがって、熱溶融プロセスで実装した場合、窓層兼支持基板がGaPの場合はAlGaInP発光層には圧縮応力が、窓層兼支持基板には引っ張り応力が生じる。AlGaInP発光層にサファイアの場合、AlGaInP発光層には引っ張り応力が、窓層兼支持基板には圧縮応力が生じる。この応力によってもチップ破壊が引き起こされる。 Further, the difference in thermal expansion coefficient caused by the material difference between the material of the window layer / supporting substrate and the AlGaInP light emitting layer also increases the problem that occurs in the thermal melting step. That is, the linear expansion coefficient of GaP is 4.5E-6 [/ k] and the linear expansion coefficient of sapphire is 7.0E-6 [/ k], whereas the linear expansion coefficient of AlGaInP-based material is 5.4E-6 [/ k]. / K]. Therefore, when mounted by a thermal melting process, when the window layer / support substrate is GaP, compressive stress is generated in the AlGaInP light emitting layer, and tensile stress is generated in the window layer / support substrate. In the case of sapphire in the AlGaInP light emitting layer, tensile stress is generated in the AlGaInP light emitting layer, and compressive stress is generated in the window layer / support substrate. This stress also causes chip breakage.
フリップ実装時は、発光素子チップに形成された第一及び第二オーミック電極側の面を実装基板側に圧迫する。このとき、発光素子チップの圧迫によって、実装面側の金属部が変形するため、発光素子チップは実装面側に沈み込むが、この変形は大きなものではない。そのため、実装面に設けられる発光素子チップ上の第一オーミック電極と第二オーミック電極の段差が大きい場合、実装面の第一オーミック電極に接する金属の変形量が足りず、第一オーミック電極表面は実装面に十分に接触するが、第二オーミック電極が実装面に接触しない現象が生じる。この結果、短絡してしまい、このままでは実装ができないという問題がある。そのため、電極での変形量が大きくなるように第一オーミック電極及び第二オーミック電極上にバンプを設けるのが一般的である。しかし、バンプは鍍金法なども用いてAu(金)などを厚く形成する必要があり、材料費が非常に高価になってしまう。 At the time of flip mounting, the first and second ohmic electrode side surfaces formed on the light emitting element chip are pressed against the mounting substrate side. At this time, since the metal portion on the mounting surface side is deformed by the pressure of the light emitting element chip, the light emitting element chip sinks to the mounting surface side, but this deformation is not significant. Therefore, when the step between the first ohmic electrode and the second ohmic electrode on the light emitting element chip provided on the mounting surface is large, the amount of deformation of the metal in contact with the first ohmic electrode on the mounting surface is insufficient, and the surface of the first ohmic electrode is A phenomenon occurs in which the second ohmic electrode does not contact the mounting surface, although the mounting surface is sufficiently in contact. As a result, there is a problem that the circuit is short-circuited and cannot be mounted as it is. Therefore, it is common to provide bumps on the first ohmic electrode and the second ohmic electrode so that the amount of deformation at the electrode increases. However, it is necessary to form a thick Au (gold) by using a plating method or the like, and the material cost becomes very expensive.
本発明は前述のような問題に鑑みてなされたもので、超音波を用いたフリップ実装に伴う破損、及び、共晶半田を用いたフリップ実装における熱収縮による応力破壊を抑制することができ、さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても容易に発光素子チップの実装を行うことができる発光素子の実装方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and can prevent damage associated with flip mounting using ultrasonic waves, and stress breakdown due to thermal shrinkage in flip mounting using eutectic solder, Furthermore, it aims at providing the mounting method of the light emitting element which can mount a light emitting element chip | tip easily even if the level | step difference of a 1st ohmic electrode and a 2nd ohmic electrode is large.
上記目的を達成するために、本発明によれば、出発基板上に、該出発基板と格子整合系の材料で第一半導体層、活性層、第二半導体層、緩衝層とを順次エピタキシャル成長により成長させて形成する工程と、前記緩衝層の上に前記出発基板に対して非格子整合系の材料で窓層兼支持基板をエピタキシャル成長により形成する工程と、前記出発基板を除去する工程と、前記第一半導体層上に第一オーミック電極を形成する工程と、前記第二半導体層、前記緩衝層もしくは前記窓層兼支持基板を露出させた除去部を一部に形成して段差を設ける工程と、前記除去部に第二オーミック電極を形成する工程と、前記第一及び第二オーミック電極が形成された発光素子を分離して発光素子チップを作製する工程と、前記発光素子チップの前記第一及び第二オーミック電極が形成された側が実装基板側となるようにして、該実装基板にフリップ実装する工程とを有することを特徴とする発光素子の実装方法を提供する。 To achieve the above object, according to the present invention, a first semiconductor layer, an active layer, a second semiconductor layer, and a buffer layer are sequentially grown on a starting substrate by epitaxial growth using a lattice-matched material with the starting substrate. Forming a window layer and supporting substrate by epitaxial growth on the buffer layer with a non-lattice matching material with respect to the starting substrate, removing the starting substrate, A step of forming a first ohmic electrode on one semiconductor layer, a step of forming a removed portion in which the second semiconductor layer, the buffer layer or the window layer / supporting substrate is exposed in part and providing a step, Forming a second ohmic electrode in the removal portion, separating the light emitting element on which the first and second ohmic electrodes are formed to produce a light emitting element chip, and the first and second of the light emitting element chip First Side ohmic electrode is formed is made to be a mounting board side, to provide a method of mounting the light emitting element characterized by a step of flip-chip mounted on the mounting substrate.
このようにすれば、窓層兼支持基板をエピタキシャル成長により形成することで窓層兼支持基板には多くの転位が挿入されるので、超音波実装時においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの応力破壊を抑制することができる。また、共晶金属を利用したフリップ実装においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの応力破壊を抑制することができる。さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。 In this way, since the window layer / support substrate is formed by epitaxial growth and many dislocations are inserted into the window layer / support substrate, stress due to pressure applied to the chip during ultrasonic mounting can be obtained. When received, the window layer / support substrate is deformed along the dislocation surface, so that stress breakage of the chip can be suppressed. Also, in flip mounting using eutectic metal, the window layer / support substrate is deformed along the dislocation surface in the expansion due to heating and the contraction when returning to room temperature, thereby suppressing the stress breakdown of the chip. it can. Furthermore, even when the step between the first ohmic electrode and the second ohmic electrode is large, the light emitting element chip can be easily mounted while preventing the light emitting element from being damaged during flip mounting.
このとき、前記第一半導体層、前記活性層及び前記第二半導体層を、AlGaInPまたはAlGaAsとすることが好ましい。 At this time, the first semiconductor layer, the active layer, and the second semiconductor layer are preferably made of AlGaInP or AlGaAs.
このように、第一半導体層、活性層及び第二半導体層として、上記のような材料を好適に用いることができる。 Thus, the above materials can be suitably used for the first semiconductor layer, the active layer, and the second semiconductor layer.
またこのとき、前記窓層兼支持基板をGaPまたはGaAsPとすることが好ましい。 At this time, the window layer / support substrate is preferably made of GaP or GaAsP.
このように、窓層兼支持基板として、上記のような材料を用いれば、窓層として好適であるとともに、確実にフリップ実装時にチップの応力破壊を抑制することができる。 Thus, if the above materials are used as the window layer / supporting substrate, it is suitable as the window layer, and stress fracture of the chip can be reliably suppressed during flip mounting.
またこのとき、前記第一オーミック電極と前記第二オーミック電極の段差を3μm以上11μm以下とすることができる。 At this time, the step between the first ohmic electrode and the second ohmic electrode can be 3 μm or more and 11 μm or less.
このように、第一オーミック電極と第二オーミック電極の段差が上記のように大きくても、十分に効果を発揮することができる。 Thus, even if the step between the first ohmic electrode and the second ohmic electrode is large as described above, the effect can be sufficiently exerted.
本発明の発光素子の実装方法であれば、窓層兼支持基板をエピタキシャル成長により形成することで窓層兼支持基板には多くの転位が挿入されるので、超音波実装時においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの応力破壊を抑制することができ、共晶金属を利用したフリップ実装においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの応力破壊を抑制することができる。さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。 In the light emitting device mounting method of the present invention, since many dislocations are inserted into the window layer / support substrate by forming the window layer / support substrate by epitaxial growth, pressure is applied to the chip during ultrasonic mounting. When the window layer / support substrate is deformed along the dislocation surface when subjected to stress due to application of stress, the stress breakdown of the chip can be suppressed, and in flip mounting using a eutectic metal, by heating In expansion and contraction when returning to room temperature, the window layer / supporting substrate is deformed along the dislocation surface, so that stress breakdown of the chip can be suppressed. Furthermore, even when the step between the first ohmic electrode and the second ohmic electrode is large, the light emitting element chip can be easily mounted while preventing the light emitting element from being damaged during flip mounting.
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上述したように、フリップ実装の際に発光素子チップの破壊が引き起こされるという問題があった。そこで、本発明者らはこのような問題を解決すべく鋭意検討を重ねた。その結果、窓層兼支持基板を出発基板に対して非格子整合系の材料でエピタキシャル成長することで、窓層兼支持基板には多くの転位が挿入されることを発見した。これにより、超音波実装時及び共晶金属を利用したフリップ実装において、チップの破壊を抑制することができ、さらに、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができることを見出した。Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to this.
As described above, there has been a problem that the light emitting element chip is destroyed during flip mounting. Therefore, the present inventors have intensively studied to solve such problems. As a result, it has been found that many dislocations are inserted into the window layer / support substrate by epitaxially growing the window layer / support substrate with a non-lattice-matched material with respect to the starting substrate. As a result, chip breakage can be suppressed during ultrasonic mounting and flip mounting using eutectic metal, and even if the step between the first ohmic electrode and the second ohmic electrode is large, the flip It was found that the light emitting element chip can be easily mounted while preventing the light emitting element from being damaged during the mounting.
以下、本発明の発光素子の実装方法について、図1〜図8を参照して説明する。 Hereinafter, the mounting method of the light emitting element of this invention is demonstrated with reference to FIGS.
まず、図2に示すように出発基板101を用意する(図1のSP1)。
出発基板101として、結晶軸が[001]方向より[110]方向に傾斜した出発基板101を用いることが好ましい。また、出発基板101としては、GaAsまたはGeを好適に用いることができる。このようにすれば、後述する活性層104の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層104の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。First, a starting
As the starting
次に、出発基板101の上に選択エッチング層102を形成してもよい(図1のSP2)。
選択エッチング層102は、出発基板101の上に、例えばMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)により形成することができる。Next, a
The
選択エッチング層102は、二層以上の層構造から成り、出発基板101に接する第二選択エッチング層102Aと、後述する第一半導体層103に接する第一選択エッチング層102Bを少なくとも有することが好ましい。第二選択エッチング層102Aと第一選択エッチング層102Bは異なる材料あるいは組成から構成しても良い。
The
次に、出発基板101と格子整合系の第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105から成る発光部108及び緩衝層106を順次エピタキシャル成長により成長させて形成する(図1のSP3)。
Next, a light-emitting
第一半導体層103、活性層104及び第二半導体層105を、AlGaInPまたはAlGaAsとすることが好ましい。
このように、第一半導体層、活性層及び第二半導体層として、上記のような材料を好適に用いることができる。The
Thus, the above materials can be suitably used for the first semiconductor layer, the active layer, and the second semiconductor layer.
また、緩衝層106はInGaPで形成することが好ましい。
The
第一半導体層103あるいは第二半導体層105は特性向上のため、各層内には複数層が含まれるのが一般的であり、第一半導体層103あるいは第二半導体層105が単一層であることに限定されないことは言うまでもない。
The
このとき、第一半導体層103は二層以上の構造からなるものとすることができる。第一半導体層103の後述する粗面化処理が施される側の低Al組成層103Aが、活性層側の高Al組成層103Bに比べ、Al組成が少ない材料からなるもので形成することができる。
At this time, the
このようにすれば、クラッド層のキャリア閉じ込め効果を維持しつつ、過度のエッチングによる、パッド電極部の機械強度が低下し、ワイヤーボンディング時にチップ割れが生じることを抑制し、求める凹凸の大きさの粗面を得る発光素子を製造することができる。 In this way, while maintaining the carrier confinement effect of the clad layer, the mechanical strength of the pad electrode part due to excessive etching is reduced, and chip cracks are prevented from occurring during wire bonding, and the size of the unevenness required A light-emitting element that obtains a rough surface can be manufactured.
次に、緩衝層106の上に出発基板101に対して非格子整合系の材料で窓層兼支持基板107をエピタキシャル成長により形成して、エピタキシャル基板109を作製する(図1のSP4)。
窓層兼支持基板107としては、GaPまたはGaAsPとすることが好ましい。Next, a window layer /
The window layer /
次に、エピタキシャル基板109から出発基板101及び第二選択エッチング層102Aを除去して、図3に示すように発光素子基板110の第一半導体層103の表面に第一選択エッチング層102Bのみを残留させる(図1のSP5)。
具体的には、エピタキシャル基板109から第二選択エッチング層102Aを用いてウェットエッチング法により出発基板101を除去することで、第一半導体層103の表面に第一選択エッチング層102Bのみを残留させることができる。Next, the starting
Specifically, only the first
次に、図4に示すように、第一半導体層103上の第一選択エッチング層102Bの表面に、発光素子へ電位を供給するための第一オーミック電極121を形成する(図1のSP6)。
Next, as shown in FIG. 4, a first
次に、図4に示すように、第一オーミック電極121の下部以外の領域の第一選択エッチング層102Bを除去する(図1のSP7)。
具体的には、第一オーミック電極121をエッチングマスクとし、第一オーミック電極121の下部以外の領域の第一選択エッチング層102Bを、エッチングにより除去することができる。Next, as shown in FIG. 4, the first
Specifically, using the first
次に、図5に示すように第一半導体層103の表面上の第一オーミック電極121の形成部以外の少なくとも一部を粗面化する第一粗面化処理工程を行うことができる(図1のSP8)。
Next, as shown in FIG. 5, a first roughening treatment step of roughening at least a portion other than the formation portion of the first
具体的には、例えば、無機酸と有機酸の混合液からなる第一粗面液にて、第一半導体層103の表面上の第一オーミック電極121の形成部を除いた部分に第一粗面化処理を行うことができる。
Specifically, for example, in the first rough surface liquid composed of a mixed liquid of an inorganic acid and an organic acid, the first rough surface liquid is removed from the portion of the
次に、図6に示すように、第二半導体層、緩衝層もしくは窓層兼支持基板を露出させた除去部170を一部に形成して段差を設ける工程(除去部・段差形成工程)を行う(図1のSP9)。図6に示すように、除去部170と、それ以外の非除去部180との間に段差が設けられる。
Next, as shown in FIG. 6, a step (removal portion / step formation step) of forming a step by partially forming the
具体的には、例えば、材料選択性の低いICPドライエッチング法にて領域140の第一半導体層から窓層兼支持基板の一部までエッチングすることができる。このようにして、図6に示すような窓層兼支持基板107を露出させた部分(除去部170)を形成することができる。除去部170は第一粗面化処理工程で形成した粗面パターンを踏襲するため、粗面パターンを有する。
Specifically, for example, etching can be performed from the first semiconductor layer in the
次に、図7に示すように、除去部170の窓層兼支持基板107の表面上に第二オーミック電極122を形成する(図1のSP10)。
このように、第一オーミック電極121と第二オーミック電極122の間は段差を持って形成される。本発明では、例えば、第一オーミック電極121と第二オーミック電極122の段差を3μm以上11μm以下とすることができる。このように、第一オーミック電極と第二オーミック電極の段差が大きくても、後述するように、フリップ実装の際の発光素子の破損を防止しつつ、容易に発光素子チップの実装を行うことができる。Next, as shown in FIG. 7, the second
Thus, the first
次に、図7に示すように、第一半導体層103の表面及び発光部108の側面の少なくとも一部を絶縁保護膜150で被覆することができる(図1のSP11)。
絶縁保護膜150は透明で絶縁性を有する材料であれば、どのような材料でも可能である。絶縁保護膜150としては、例えばSiO2もしくはSiNxを用いることが好適である。このようなものであれば、フォトリソグラフィー法と弗酸を含有したエッチング液によって、第一オーミック電極121及び第二オーミック電極122の上部を開口する加工を容易に行うことができる。Next, as shown in FIG. 7, at least a part of the surface of the
The insulating
次に、第一及び第二オーミック電極121、122が形成された発光素子を分離して発光素子チップを作製する工程を行う(図1のSP12)。
具体的には、スクライブ領域142(図7参照)に沿ってスクライブ線をけがき、ブレーキングを行うことで発光素子を分離して、発光素子チップ1(ダイス)を作製することができる。Next, the process of separating the light emitting element in which the 1st and 2nd
Specifically, the light-emitting element chip 1 (die) can be manufactured by separating the light-emitting elements by scribing and braking along the scribe region 142 (see FIG. 7).
次に、図8に示すように、窓層兼支持基板107の側面及び裏面を第二粗面液にて粗面化する第二粗面化処理工程を行うことができる(図1のSP13)。
なお、第二粗面化処理を行うことで配光角が広がるため、配光角を広げたくない場合は処理を行わなくてもよい。Next, as shown in FIG. 8, a second roughening treatment step of roughening the side and back surfaces of the window layer / supporting
In addition, since a light distribution angle spreads by performing a 2nd surface roughening process, when it is not desired to widen a light distribution angle, it is not necessary to perform a process.
次に、発光素子チップ1の第一及び第二オーミック電極が形成された側が実装基板(不図示)側となるようにして、該実装基板にフリップ実装する工程(図1のSP14)を行う。
Next, the step (SP14 in FIG. 1) of flip mounting on the mounting substrate is performed so that the side on which the first and second ohmic electrodes of the light emitting
(第一の実施の形態)
上記のフリップ実装する工程(SP14)において、第一の実施の形態では、実装基板(実装ボード)へのダイアタッチ後、超音波接合によりフリップ実装を行うことができる。この際、第一オーミック電極の実装接合部はチップ端部に設けられる。(First embodiment)
In the above-described flip mounting process (SP14), in the first embodiment, after die attachment to the mounting substrate (mounting board), flip mounting can be performed by ultrasonic bonding. At this time, the mounting joint of the first ohmic electrode is provided at the end of the chip.
第一の実施形態において、超音波実装の際、超音波伝播は滑り面(貫通転位面)以外の単結晶部を伝播するため、効率よく行われる一方、チップを上部より押しつける際、窓層兼支持基板部が滑り面に沿って変形しやすいため、破損しにくい。 In the first embodiment, at the time of ultrasonic mounting, since ultrasonic propagation propagates through a single crystal part other than a sliding surface (threading dislocation surface), it is efficiently performed. Since the support substrate portion is easily deformed along the sliding surface, it is not easily damaged.
(第二の実施の形態)
上記のフリップ実装する工程(SP14)において、第二の実施の形態では、第一オーミック電極上及び第二オーミック電極上に共晶金属を更に積層した構造として、ダイボンド後、加熱・冷却プロセスを経ることでフリップ実装を行うことができる。(Second embodiment)
In the flip mounting step (SP14) described above, in the second embodiment, a structure in which a eutectic metal is further laminated on the first ohmic electrode and the second ohmic electrode is used, and a heating / cooling process is performed after die bonding. Thus, flip mounting can be performed.
第一オーミック電極上及び第二オーミック電極上には低融点のAuSnなどの共晶半田層を有し、窓層兼支持基板は高密度の貫通転位を有するフリップチップ構造とする。第二の実施形態において、共晶半田の熱収縮の際、窓層兼支持基板には引張応力がかかるが、滑り面(貫通転位面)を有するため、単結晶と比べて大きく変形するため、応力が集中せず、チップ破損を回避できる。 The first ohmic electrode and the second ohmic electrode have a eutectic solder layer such as AuSn having a low melting point, and the window layer / support substrate has a flip chip structure having high-density threading dislocations. In the second embodiment, during the thermal shrinkage of the eutectic solder, a tensile stress is applied to the window layer / support substrate, but since it has a sliding surface (threading dislocation surface), it is greatly deformed compared to a single crystal, Stress is not concentrated and chip breakage can be avoided.
このように、窓層兼支持基板を出発基板に対して非格子整合系の材料でエピタキシャル成長することで、窓層兼支持基板には多くの転位(転位密度10個/cm2以上)が挿入されている。窓層兼支持基板が高密度の転位を有することで、超音波を利用したフリップ実装時(第一の実施形態)においては、チップに圧力を加えることによるストレスを受けた際、窓層兼支持基板が転位面に沿って変形することで、チップの破損を抑制することができる。また、共晶金属を利用したフリップ実装(第二の実施形態)においては、加熱による膨張、室温に戻す時の収縮において、転位面に沿って窓層兼支持基板が変形することで、チップの破損を抑制することができる。As described above, the window layer / support substrate is epitaxially grown with a non-lattice matching material with respect to the starting substrate, so that many dislocations (dislocation density of 10 / cm 2 or more) are inserted into the window layer / support substrate. ing. Since the window layer / support substrate has high-density dislocations, when flip mounting is performed using ultrasonic waves (first embodiment), the window layer / support substrate is supported when stress is applied by applying pressure to the chip. Since the substrate is deformed along the dislocation surface, breakage of the chip can be suppressed. In flip mounting using a eutectic metal (second embodiment), the window layer / support substrate is deformed along the dislocation surface during expansion due to heating and contraction when returning to room temperature. Damage can be suppressed.
さらに、本発明のように除去部を形成して段差を設けるため、第一オーミック電極と第二オーミック電極の段差が大きい場合であっても、フリップ実装時の発光素子チップ圧迫時に、発光素子チップが変形するため、フリップ実装の際の発光素子の破損を防止することができる。特に、窓層兼支持基板が滑り面を有するため、発光素子チップ圧迫に対して容易に変形し、第一オーミック電極121が実装面に接触すると共に、第二オーミック電極122も実装面に接触するので、フリップ実装においてバンプを必ずしも必要としない。これにより、容易に発光素子チップの実装を行うことができる。
Furthermore, since the removal portion is formed and the step is provided as in the present invention, even when the step between the first ohmic electrode and the second ohmic electrode is large, the light emitting device chip is pressed when the light emitting device chip is pressed during flip mounting. Therefore, the light emitting element can be prevented from being damaged during flip mounting. In particular, since the window layer / support substrate has a sliding surface, it easily deforms due to the light emitting element chip compression, and the first
具体的には、第一オーミック電極と第二オーミック電極の段差を上記したように、3μm以上11μm以下とすることができる。このように、第一オーミック電極と第二オーミック電極の段差が大きくても、本発明は十分に効果を発揮することができる。 Specifically, as described above, the step between the first ohmic electrode and the second ohmic electrode can be 3 μm or more and 11 μm or less. Thus, even if the level | step difference of a 1st ohmic electrode and a 2nd ohmic electrode is large, this invention can fully exhibit an effect.
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples of the present invention, but the present invention is not limited to these.
(実施例)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのn型GaAsからなる出発基板101上にMOVPE法(有機金属気相成長法)によりn型GaAsバッファ層(不図示)を0.5μm、n型AlInP層からなる第二選択エッチング層102Aを1μm、n型GaAs層から成る第一選択エッチング層102Bを1μm成長させた後、AlGaInPから成るn型クラッド層(第一半導体層103)、活性層104、p型クラッド層(第二半導体層105)で構成される発光部108を5.5μm形成し、その上に、p型GaInPからなる緩衝層106を0.3μm形成し、p型GaPからなる窓層兼支持基板107の一部を1.0μm成長させた。次に、HVPE炉に移してp型GaPからなる窓層兼支持基板107を120μm成長させ、エピタキシャル基板109を得た(図2参照)。(Example)
An n-type GaAs buffer layer (not shown) is formed on the starting
次に、エピタキシャル基板109から、出発基板101、GaAsバッファ層および第二選択エッチング層102Aをエッチング除去して、第一選択エッチング層102Bのみを残留させた発光素子基板110を作製した(図3参照)。具体的には、エピタキシャル基板109から、第二選択エッチング層102Aを選択エッチング層としてウェットエッチング法を用いて出発基板101を除去し、発光素子基板110とした。
Next, the starting
次に、発光素子への電位供給用電極である第一オーミック電極121を形成した。具体的には、図4に示すように、発光素子基板110の第一選択エッチング層102B上へ第一オーミック電極121を形成した。そして、第一オーミック電極121をマスクとし、第一オーミック電極121以外の領域の第一選択エッチング層102Bを、エッチングにより除去した。
Next, the first
次に、図9に示すようにフォトリソグラフィー法により、第二オーミック電極形成予定領域122aにレジストマスク123を設け、第一粗面液にて、第一粗面化処理を行った。第一粗面液は、酢酸と塩酸の混合液を作製し、常温で1分エッチングすることで粗面化を行った。
Next, as shown in FIG. 9, a resist
次に、フォトリソグラフィー法により、領域140(図9参照)を開口させたパターンを形成し、塩酸ガス含有のICPプラズマエッチング法にて除去部・段差形成工程を実施し、発光部108及び緩衝層106を除去して窓層兼支持基板107が露出した除去部170と、それ以外の非除去部180を形成した(図10参照)。このとき、除去部170は第一粗面化処理工程で形成した粗面パターンを踏襲するが、第二オーミック電極の形成部141の部分は、第一粗面化処理工程で粗面を形成しておらず、粗面パターンと成らずに平坦な面が形成される。
Next, a pattern in which the region 140 (see FIG. 9) is opened is formed by photolithography, and a removal portion / step formation step is performed by an ICP plasma etching method containing hydrochloric acid gas. 106 is removed to form a removed
次に、図10の第二オーミック電極の形成部141に第二オーミック電極122を形成した(図11参照)。次に、SiO2からなる絶縁保護膜150を積層し、第一半導体層103表面及び発光部108の側面を被覆するSiO2からなる絶縁保護膜150を形成した。Next, the second
次に、スクライブ領域142に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、発光素子チップ11を形成した。
Next, the scribe line was scribed along the
発光素子チップ11形成後、第一オーミック電極121が設けられている面がテープ面側になるように保持テープに発光素子チップ11を転写し、その後、窓層兼支持基板107の側面及び裏面を第二粗面液で粗面化する第二粗面化処理工程を実施した(図12参照)。第二粗面液として、酢酸と弗酸、沃素の混合液を作製した。そして、常温で1分エッチングすることで第二粗面化処理を行った。
After the light emitting
(比較例)
結晶軸が[001]方向より[110]方向に15°傾斜した厚さ280μmのn型GaAsからなる出発基板301上にMOVPE法によりn型GaAsバッファ層(不図示)を0.5μm、n型AlInP層からなる第二選択エッチング層302Aを1μm、n型GaAs層から成る第一選択エッチング層302Bを1μm成長させた後、この第二選択エッチング層302A及び第一選択エッチング層302Bを有する選択エッチング層302上に、AlGaInPから成るn型クラッド層(第一半導体層303)、活性層304、p型クラッド層(第二半導体層305)で構成される発光部308を5.5μm形成し、その上に、p型GaInPからなる緩衝層306を0.3μm形成し、電流拡散層307を1.0μmエピタキシャル成長することでエピタキシャル基板309を作製した(図13参照)。(Comparative example)
An n-type GaAs buffer layer (not shown) of 0.5 μm and n-type is formed on a starting
次に、図14に示すように、エピタキシャル基板309に、厚さ300μmのGaP単結晶基板310を接合した。エピタキシャル基板309とGaP単結晶基板310との接合には、エピタキシャル基板309とGaP単結晶基板310の両者をアルカリ系の溶液で洗浄し、BCB接着剤を用いて接合した。
Next, as shown in FIG. 14, a 300 μm-thick GaP
次に、エピタキシャル基板309から、出発基板301、GaAsバッファ層および第二選択エッチング層302Aをエッチング除去して、第一選択エッチング層302Bのみを残留させた接合基板311を作製した(図15参照)。具体的には、エピタキシャル基板309から、第二選択エッチング層302Aを選択エッチング層としてウェットエッチング法を用いて出発基板301を除去し、接合基板311とした。
Next, the starting
次に、発光素子への電位供給用電極である第一オーミック電極321を形成した。具体的には、図16に示すように、接合基板311の第一選択エッチング層302B上へ第一オーミック電極321を形成した。そして、第一オーミック電極321をマスクとし、第一オーミック電極321以外の領域の第一選択エッチング層302Bを、エッチングにより除去した。
Next, a first
次に、図17に示すように第一粗面液にて、第一粗面化処理を行った。第一粗面液は、酢酸と塩酸の混合液を作製し、常温で1分エッチングすることで粗面化を行った。 Next, as shown in FIG. 17, the first roughening treatment was performed with the first roughening solution. The first rough surface solution was roughened by preparing a mixed solution of acetic acid and hydrochloric acid and etching at room temperature for 1 minute.
次に、フォトリソグラフィー法により、領域340(図17参照)を開口させたパターンを形成し、塩酸ガス含有のICPプラズマエッチング法にて除去部・段差形成工程を実施し、領域340の層をエッチングし、電流拡散層307が露出した除去部370と、それ以外の非除去部380を形成した(図18参照)。
Next, a pattern having an opening in the region 340 (see FIG. 17) is formed by a photolithography method, and a removal portion / step formation process is performed by an ICP plasma etching method containing hydrochloric acid gas to etch the layer in the
次に、図18に示すように第二オーミック電極322を形成した。次に、図19に示すように、SiO2からなる絶縁保護膜350を積層し、第一半導体層303表面及び発光部308の側面を被覆するSiO2からなる絶縁保護膜350を形成した。Next, a second
次に、スクライブ領域342(図19参照)に沿ってスクライブ線をけがき、スクライブ線に沿ってクラック線を伸ばし、その後、ブレーキングを行うことで素子を分離し、図20に示すように発光素子チップ201を形成した。
Next, the scribe line is scribed along the scribe region 342 (see FIG. 19), the crack line is extended along the scribe line, and then the device is separated by braking to emit light as shown in FIG. An
発光素子チップ201形成後、第一オーミック電極321が設けられている面がテープ面側になるように保持テープに発光素子チップ201を転写し、その後、GaP単結晶基板310の側面及び裏面を第二粗面液で粗面化する第二粗面化処理工程を実施した(図20参照)。第二粗面液として、酢酸と弗酸、沃素の混合液を作製した。そして、常温で1分エッチングすることで第二粗面化処理を行った。
After the light emitting
実施例及び比較例で製造した発光素子チップを、それぞれ100個ずつAu−Au超音波実装を行って比較を行った結果を図21に示した。比較例において、チップ圧着、あるいは超音波印加時の振動が原因と考えられる破損が発生し、不良率が上昇した。一方、実施例において、比較例に比べて同様の原因に起因するチップ破損の発生率は少なくなっている。 FIG. 21 shows a result of comparison between 100 light-emitting element chips manufactured in Examples and Comparative Examples by Au—Au ultrasonic mounting. In the comparative example, damage caused by chip crimping or vibration during application of ultrasonic waves occurred, and the defect rate increased. On the other hand, in the example, the incidence of chip breakage due to the same cause is smaller than in the comparative example.
次に、実施例及び比較例で製造した発光素子チップそれぞれ100個ずつの電極上及び実装基板上にAuSn層を設け、熱溶融(220℃以上)を行って実装を行い、比較した結果を図22に示した。比較例及び実施例において、熱溶融後のAuSnの熱収縮に起因すると思われる破損が発生しているが、図22に示すように、実施例における破損率は、比較例に比べて少なくなっている。 Next, AuSn layers are provided on 100 electrodes and mounting substrates for each of the light emitting element chips manufactured in the examples and comparative examples, mounted by thermal melting (220 ° C. or higher), and the comparison results are shown in FIG. 22 shows. In the comparative example and the example, the damage that seems to be caused by the thermal shrinkage of AuSn after heat melting occurs, but as shown in FIG. 22, the damage rate in the example is smaller than that in the comparative example. Yes.
実施例において、窓層兼支持基板107はエピタキシャル成長で形成されるため、600〜800℃程度の温度域で形成される。線膨張係数は、GaPよりAlGaInPの方が大きく、成長後、室温に降温した際には、膨張係数差異により基板除去面に対して凹形状の反りが発生する。またAlGaInP/GaP間には格子定数差が3.7%存在し、この格子定数差も反りを大きくする。一方、格子定数差により窓層兼支持基板には高密度の転位が存在する。このように、実施例の窓層兼支持基板には高密度の貫通転位を有している。転位面は結晶に力が加わった際に滑りを発生させる特性を有しているため、振動や圧着時のストレスが結晶に加わった際に、結晶を破壊する前に滑り面に沿って結晶が滑ることで実装時のストレスを逃がしており、その結果、チップ破損率が低下したと考えられる。
In the embodiment, since the window layer /
一方、比較例においては、線膨張差異により実施例と同様な反りは発生するものの、接合温度は350℃と実施例の場合と比べて比較的低温であるため、実施例に比べて反りは1/10以下であった。 On the other hand, in the comparative example, warping similar to that of the example occurs due to the difference in linear expansion, but the bonding temperature is 350 ° C., which is relatively low compared to the case of the example, so that warping is 1 in comparison with the example. / 10 or less.
次に、実施例及び比較例において、第一オーミック電極と第二オーミック電極の段差を変化させて発光素子チップを製造し、製造した発光素子チップをバンプを設けずに、フリップ実装した際の歩留の測定を行った。このときの結果を図23に示した。図23において、横軸に実施例及び比較例における第一オーミック電極と第二オーミック電極の段差をとり、縦軸に実装時に実装できたチップ数の歩留を示した。 Next, in the example and the comparative example, a light emitting element chip is manufactured by changing a step between the first ohmic electrode and the second ohmic electrode, and the manufactured light emitting element chip is flipped without providing bumps. Measurement of distillation was performed. The results at this time are shown in FIG. In FIG. 23, the horizontal axis indicates the step between the first ohmic electrode and the second ohmic electrode in the example and the comparative example, and the vertical axis indicates the yield of the number of chips that can be mounted at the time of mounting.
フリップ実装時、発光素子チップを実装面に圧迫する。発光素子チップの圧迫によって、実装面側の金属部が変形するため、発光素子チップは実装面側に沈み込むが、この変形は大きなものではない。そのため、比較例では、図23に示したように、実装面に設けられる発光素子チップ上の第一オーミック電極321と第二オーミック電極322の段差が3μm以上あると、実装面の第一オーミック電極321に接する金属の変形量が足りず、第一オーミック電極321表面は実装面に十分に接触するが、第二オーミック電極322が実装面に接触しない現象が生じる。この結果、短絡してしまい、実装ができない。そのため、電極での変形量が大きくなるように第一オーミック電極321及び第二オーミック電極322上にバンプを設けるのが一般的である。しかし、バンプは鍍金法なども用いてAu(金)などを厚く形成する必要があり、材料費が非常に高価になる。
During flip mounting, the light emitting element chip is pressed against the mounting surface. Since the metal part on the mounting surface side is deformed by the pressure of the light emitting element chip, the light emitting element chip sinks to the mounting surface side, but this deformation is not significant. Therefore, in the comparative example, as shown in FIG. 23, when the step between the first
一方、実施例では、窓層兼支持基板が滑り面を有し、その結果として形状が可変であることは別の効果を発揮する。具体的には、フリップ実装時の発光素子チップ圧迫時に、発光素子チップが変形するため、フリップ実装においてバンプを必ずしも必要としない。すなわち、窓層兼支持基板が滑り面を有するため、発光素子チップ圧迫に対して容易に変形し、第一オーミック電極121が実装面に接触すると共に、第二オーミック電極122も実装面に接触するからである。第一オーミック電極121及び第二オーミック電極122両者が実装面に接触するため、超音波接合法等により、実装面と電極間で強固な接合を形成しうる。そのため、図23に示したように、実施例では第一オーミック電極と第二オーミック電極の段差が3μm以上11μm以下の領域においても、高価なバンプを用いずに、歩留まり良くフリップ実装を行うことができた。
On the other hand, in the embodiment, the window layer / supporting substrate has a sliding surface, and as a result, the shape is variable. Specifically, since the light emitting element chip is deformed when the light emitting element chip is pressed during the flip mounting, the bump is not necessarily required in the flip mounting. That is, since the window layer / support substrate has a sliding surface, it easily deforms against the light emitting element chip compression, and the first
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
Claims (4)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015182133 | 2015-09-15 | ||
JP2015182133 | 2015-09-15 | ||
PCT/JP2016/003914 WO2017047011A1 (en) | 2015-09-15 | 2016-08-29 | Method of mounting light-emitting element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017047011A1 true JPWO2017047011A1 (en) | 2018-04-26 |
JP6575603B2 JP6575603B2 (en) | 2019-09-18 |
Family
ID=58288455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017540470A Active JP6575603B2 (en) | 2015-09-15 | 2016-08-29 | Mounting method of light emitting element |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6575603B2 (en) |
CN (1) | CN107851699B (en) |
TW (1) | TWI702733B (en) |
WO (1) | WO2017047011A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112993138B (en) * | 2020-10-22 | 2022-02-25 | 重庆康佳光电技术研究院有限公司 | Chip substrate and manufacturing method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015803A (en) * | 1999-06-29 | 2001-01-19 | Showa Denko Kk | AlGaInP LIGHT EMITTING DIODE |
US6274399B1 (en) * | 1998-06-05 | 2001-08-14 | Lumileds Lighting, U.S. Llc | Method of strain engineering and impurity control in III-V nitride semiconductor films and optoelectronic devices |
JP2006352089A (en) * | 2005-04-05 | 2006-12-28 | Philips Lumileds Lightng Co Llc | LED OF AlInGaP WITH ALLEVIATED TEMPERATURE DEPENDENCY |
JP2007335462A (en) * | 2006-06-12 | 2007-12-27 | Stanley Electric Co Ltd | Semiconductor compound element, and its fabrication process |
JP2010171272A (en) * | 2009-01-23 | 2010-08-05 | Shin Etsu Handotai Co Ltd | Light-emitting element |
JP2011091443A (en) * | 2006-03-17 | 2011-05-06 | Shogen Koden Kofun Yugenkoshi | Method for manufacturing light-emitting diode |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI251357B (en) * | 2005-06-21 | 2006-03-11 | Epitech Technology Corp | Light-emitting diode and method for manufacturing the same |
-
2016
- 2016-08-29 CN CN201680042450.4A patent/CN107851699B/en active Active
- 2016-08-29 JP JP2017540470A patent/JP6575603B2/en active Active
- 2016-08-29 WO PCT/JP2016/003914 patent/WO2017047011A1/en active Application Filing
- 2016-09-01 TW TW105128175A patent/TWI702733B/en active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274399B1 (en) * | 1998-06-05 | 2001-08-14 | Lumileds Lighting, U.S. Llc | Method of strain engineering and impurity control in III-V nitride semiconductor films and optoelectronic devices |
JP2001015803A (en) * | 1999-06-29 | 2001-01-19 | Showa Denko Kk | AlGaInP LIGHT EMITTING DIODE |
JP2006352089A (en) * | 2005-04-05 | 2006-12-28 | Philips Lumileds Lightng Co Llc | LED OF AlInGaP WITH ALLEVIATED TEMPERATURE DEPENDENCY |
JP2011091443A (en) * | 2006-03-17 | 2011-05-06 | Shogen Koden Kofun Yugenkoshi | Method for manufacturing light-emitting diode |
JP2007335462A (en) * | 2006-06-12 | 2007-12-27 | Stanley Electric Co Ltd | Semiconductor compound element, and its fabrication process |
JP2010171272A (en) * | 2009-01-23 | 2010-08-05 | Shin Etsu Handotai Co Ltd | Light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
TWI702733B (en) | 2020-08-21 |
WO2017047011A1 (en) | 2017-03-23 |
CN107851699A (en) | 2018-03-27 |
CN107851699B (en) | 2019-06-04 |
TW201724551A (en) | 2017-07-01 |
JP6575603B2 (en) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091233B2 (en) | Vertical light emitting device and manufacturing method thereof | |
KR100912448B1 (en) | Light emitting diode by use of metal diffusion bonding technology and method of producing such light emitting diode | |
JP2010056458A (en) | Method of manufacturing light emitting element | |
JP2005108863A (en) | Vertical gallium nitride light emitting diode and its manufacturing method | |
JP2009141093A (en) | Light emitting element and method of manufacturing the same | |
JP6068165B2 (en) | Semiconductor optical device and method of manufacturing semiconductor optical device | |
JP2008306021A (en) | Manufacturing method for led chip | |
KR100774198B1 (en) | LED having vertical structure | |
JP6519593B2 (en) | Light emitting element and method of manufacturing light emitting element | |
JP2006303034A (en) | Method of manufacturing nitride-based semiconductor device | |
JP4825003B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
CN103943741A (en) | Semiconductor light emitting device preparation method based on laser stripping | |
JP6067982B2 (en) | Manufacturing method of semiconductor device | |
JP6575603B2 (en) | Mounting method of light emitting element | |
JP2007173369A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
JP2006229153A (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2010267813A (en) | Light emitting device, and method for manufacturing the same | |
KR100684537B1 (en) | Light emitting diode and method of fabricating the same | |
KR100990635B1 (en) | Method for forming vertically structured Light Emitting Diode device | |
EP2642515B1 (en) | Semiconductor element and method of manufacturing the same | |
JP4594708B2 (en) | LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE LAMP | |
JP2004297056A (en) | Semiconductor light emitting device, its manufacturing method and light emitting diode | |
KR101574267B1 (en) | Supporting substrate for light eimming device and method of manufacturing a light emitting device using the same | |
WO2023021972A1 (en) | Provisionally bonded wafer and method for producing same | |
JP2011187631A (en) | Manufacturing method of semiconductor light emitting element, and the semiconductor light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190613 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6575603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |