JPWO2017014127A1 - Led搭載基板 - Google Patents

Led搭載基板 Download PDF

Info

Publication number
JPWO2017014127A1
JPWO2017014127A1 JP2017529572A JP2017529572A JPWO2017014127A1 JP WO2017014127 A1 JPWO2017014127 A1 JP WO2017014127A1 JP 2017529572 A JP2017529572 A JP 2017529572A JP 2017529572 A JP2017529572 A JP 2017529572A JP WO2017014127 A1 JPWO2017014127 A1 JP WO2017014127A1
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
main surface
led
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017529572A
Other languages
English (en)
Other versions
JP6589985B2 (ja
Inventor
喜人 大坪
喜人 大坪
番場 真一郎
真一郎 番場
中居 俊博
俊博 中居
菊池 宏
宏 菊池
西出 充良
充良 西出
酒井 範夫
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017014127A1 publication Critical patent/JPWO2017014127A1/ja
Application granted granted Critical
Publication of JP6589985B2 publication Critical patent/JP6589985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate

Abstract

配置の自由度が向上するLED搭載基板を提供する。LED搭載基板2は、低弾性樹脂で形成され、上面にLED素子が実装される絶縁層4と、上端が絶縁層4の上面4aに露出するとともに、下端が絶縁層4の下面4bに露出した状態で絶縁層4内に配設され、LED素子に電気的に接続される配線導体7a,7bとを備える。この場合、絶縁層4が低弾性樹脂で形成されるため、絶縁層4がガラスエポキシ樹脂やセラミックで形成される場合と比較して、LED搭載基板2の柔軟性を高めることができる。

Description

本発明は、一方主面にLED素子が実装されるLED搭載基板に関する。
電子部品が実装される配線基板として、例えば、図6に示すような多層配線基板100が知られている。この多層配線基板100は、上下面101a,101bに導電層102a,102bが形成されたコア基板101を備え、両導電層102a,102bがスルーホール導体103aで電気的に接続される。スルーホール導体103aは、耐熱衝撃性を向上させるために金属ピン104で穴埋めされている。また、コア基板101の上面101aには、エポキシ樹脂を主成分とする絶縁層105が積層され、コア基板101と絶縁層105の両方を貫通するスルーホール導体103bが設けられる。スルーホール導体103bは、絶縁層105に形成された導電層102cと、コア基板101の下面側の導電層102bとを電気的に接続する。なお、コア基板101は、ガラスエポキシ樹脂やセラミックなどで形成されている(特許文献1参照)。
特開平8−321683号公報(段落0019〜0021、図1等参照)
ところで、この種の配線基板にLED素子を実装してLEDパッケージを構成するものがあるが、近年の電子機器の小型化に伴い、これに搭載されるLEDパッケージを配置する自由度の向上が要求されている。しかしながら、従来の多層配線基板100は、ガラスエポキシ樹脂やセラミックなどの柔軟性の低い材料で形成されているため、例えば、実装基板に凹凸があるような場合には、実装が困難になる。
本発明は、上記した課題に鑑みてなされたものであり、従来よりも配置の自由度が向上するLED搭載基板を提供することを目的とする。
上記した目的を達成するために、本発明のLED搭載基板は、低弾性樹脂で形成され、一方主面にLED素子が実装される絶縁層と、一端が前記絶縁層の前記一方主面に露出するとともに、他端が前記絶縁層の他方主面に露出した状態で前記絶縁層内に配設され、前記LED素子に電気的に接続される第1配線導体とを備えることを特徴としている。
この構成によると、絶縁層が低弾性樹脂で形成されるため、絶縁層がガラスエポキシ樹脂やセラミックで形成される場合と比較して、LED搭載基板の柔軟性を高めることができる。この場合、例えば、電子機器の実装基板に凹凸がある場合であっても、LED搭載基板を当該凹凸に追従させて実装することができるため、LED搭載基板の配置の自由度を向上できる。また、LED搭載基板を、集合基板で形成した後に個片化するような場合は、個片化時の基板割れを防止することができる。
また、前記第1配線導体の前記絶縁層に接する側面が粗面化されていてもよい。絶縁層が低弾性樹脂で形成されていると、絶縁層に作用した応力が、第1配線導体と絶縁層の接合面に及びやすく、第1配線導体と絶縁層の接合性が問題になる。ここで、第1配線導体の側面を粗面化すると、第1配線導体と絶縁層の接合性が向上するため、絶縁層が低弾性樹脂であっても、第1配線導体が絶縁層から外れにくくなる。
また、前記第1配線導体が、放熱用の導体に兼用されていてもよい。LED搭載基板は通電時に発熱するため、その輻射熱が他の部品の性能を劣化させるおそれがある。したがって、第1配線導体を配線用のみならず放熱用の導体に兼用することで、LED搭載基板の放熱性が向上するため、通電時の輻射熱を低減することができる。
また、前記絶縁層の前記一方主面に設けられた電極と、前記絶縁層の前記一方主面に設けられ、前記電極の少なくとも一部を覆う絶縁被覆膜とをさらに備え、前記絶縁被覆膜の曲げ弾性率は前記絶縁層の曲げ弾性率よりも高くてもよい。このようにすると、LED搭載基板の曲げ性を維持しながら、絶縁被覆膜を絶縁層および絶縁層表面に形成された配線層に作用する曲げ応力に対する保護膜として機能させることができる。
また、前記絶縁層の前記一方主面または前記他方主面に形成されたグランド電極と、一端が前記絶縁層の前記一方主面に露出するとともに、他端が前記絶縁層の前記他方主面に露出した状態で前記絶縁層内に配設された複数の第2配線導体とをさらに備え、前記複数の第2配線導体それぞれの一端または他端が、前記グランド電極に接続されていてもよい。この場合、複数の第2配線導体により、LED搭載基板の放熱特性をさらに向上することができる。
また、前記絶縁層の前記一方主面には、前記グランド電極と、前記第1配線導体の前記一端が接続される前記LED素子の実装電極と、これらと異なる他の電極とが設けられ、
前記実装電極、前記グランド電極および前記他の電極が、前記絶縁層の前記一方主面の略全面に渡って形成されていてもよい。この構成によると、絶縁層の一方主面の略全面が導体で被覆されることになるため、LED搭載基板の放熱特性を向上できる。
前記絶縁層の前記一方主面に積層され、前記実装電極の一部を露出させるための開口と、前記グランド電極の一部を露出させるための開口とが設けられた絶縁被覆膜をさらに備え、前記実装電極および前記グランド電極では、いずれも前記絶縁被覆膜に覆われた部分の面積が前記開口から露出した部分の面積よりも大きくてもよい。この構成によると、LED搭載基板の放熱特性を向上しつつ、LED素子との最適な接続面積を確保することができる。
また、前記第1配線導体および/または前記第2配線導体が、いずれも金属ピンで形成されていてもよい。金属ピンは、ビア導体やめっきで形成された導体と比較して不純物が少なく、欠陥もなく熱伝導率が高い。したがって、第1配線導体をビア導体やめっき導体で形成された場合と比較して、LED搭載基板の放熱特性を向上することができる。
また、前記低弾性樹脂の曲げ弾性率は1GPa以下であるのが好ましい。この場合、電子機器の実装基板の凹凸に追従させる基板として好適である。
本発明によれば、絶縁層が低弾性樹脂で形成されるため、絶縁層がガラスエポキシ樹脂やセラミックで形成される場合と比較して、LED搭載基板の柔軟性を高めることができる。この場合、例えば、電子機器の実装基板に凹凸がある場合であっても、LED搭載基板を当該凹凸に追従させて実装することができるため、LED搭載基板の配置の自由度を向上することができる。また、LED搭載基板を、集合基板で形成した後に個片化するような場合は、個片化時の基板割れを防止することができる。
本発明の一実施形態にかかるLEDパッケージの断面図である。 図1のLED搭載基板の平面図および底面図である。 図1のLEDパッケージの製造方法を示す図である。 図1のLEDパッケージの製造方法を示す図であって、図3に続く各工程を示す図である。 配線導体の変形例を示す図である。 従来の配線基板の断面図である。
<実施形態>
本発明の一実施形態にかかるLEDパッケージについて、図1および図2を参照して説明する。なお、図1(a)は図2(a)のA−A矢視断面図、図1(b)は図2(a)のB−B矢視断面図を示す。また、図2(a)はLED搭載基板の平面図、図2(b)は絶縁被覆膜を除いた状態のLED搭載基板の平面図、図2(c)はLEDパッケージの底面図を示す。
この実施形態にかかるLEDパッケージ1は、図1に示すように、LED搭載基板2にLED素子を含む複数の部品3が実装されてなり、例えば、携帯端末装置のマザー基板に実装されてカメラ照明用の光源に使用される。
LED搭載基板2は、絶縁層4と、絶縁層4の上面4aに形成された複数の実装電極5a,5bと、絶縁層4の下面4bに形成された外部接続用の複数の外部電極6と、絶縁層4に配設された複数の配線導体7a,7bと、絶縁層4の両面4a,4bに積層された絶縁被覆膜8a,8bとを有する。このとき、絶縁層4は、例えば、ガラスフィラの含有量が少ないエポキシ樹脂などの低弾性樹脂で形成される。低弾性樹脂としては、例えば、ゴム変性エポキシ樹脂、低Tgエポキシ樹脂、エラストマー入りエポキシ樹脂が挙げられる。ガラスフィラ含有量が少ないエポキシ樹脂であっても、可撓性があれば、低弾性樹脂として使用することができる。また熱可塑性樹脂では低弾性樹脂としてエラストマー入りポリイミド樹脂、エラストマー入りポリプロピレン樹脂、エラストマー入りポリスチレン樹脂が挙げられる。低弾性樹脂の曲げ弾性率は、例えば、1GPa以下である。
また、絶縁層4を構成する低弾性樹脂の曲げ弾性率は、絶縁被覆膜8a, 8bの曲げ弾性率よりも低いことが好ましい。絶縁層4の曲げ弾性率が低いことにより、LEDパッケージを容易に変形することができる。
部品3は、例えば、LED素子、チップサーミスタ、チップコンデンサなどで構成されており、絶縁層4の上面4aに周知の表面実装技術で実装される。
絶縁層4の上面4aには、図2(b)に示すように、複数の実装電極5a,5bと、ダミー電極5cとが形成される。これらの電極5a〜5cは、例えば、Cu、Al、Ag等、配線電極の材料として一般的に使用される金属で形成されている。
また、この実施形態では、各実装電極5a,5bおよびダミー電極5cが、絶縁層4の上面4aの略全面に渡って形成される。具体的には、各実装電極5a,5bは、予め設定された部品3との接続面の面積よりも大きい面積で形成されて、周端が隣の電極5a〜5cに近接配置される。すなわち、この実施形態では、絶縁層4の上面4aが、できるだけ熱伝導率が高い金属で被覆されるように構成されている。なお、図2(b)の中央に配置された実装電極5aは、接地用のグランド電極として形成されている。また、ダミー電極5cは、LED搭載基板2内の他の電極に電気的に接続されない電極を意味する。
絶縁層4の下面4bには、複数の外部電極6が形成されて、LEDパッケージ1が外部と接続可能になっている。この実施形態では、絶縁層4の下面4bの周縁部を除いて、略全面に渡って各外部電極6が形成される。ここで、絶縁層4の上面4aと同様に、当該周縁部にダミー電極を設けてもよいし、各外部電極6を絶縁層4の下面4bの周縁側に延出形成して、面積を広げてもよい。
絶縁被覆膜8a,8bは、例えば、エポキシ樹脂やポリイミドなどで形成される(この実施形態では白色レジスト)。ここで、絶縁層4の上面4aに積層された絶縁被覆膜8aには、各実装電極5a,5bの一部を露出させるための複数の開口9aが設けられる(図2(a)参照)。各開口9aは、大きい面積で形成された各実装電極5a,5bが最適な接続面積で部品3と接続できるように、開口面積が調整されている。その結果、この実施形態では、各実装電極5a,5bは、いずれも絶縁被覆膜8aに覆われた部分の面積が開口9aから露出した部分の面積よりも大きくなっている。
また、この実施形態では、絶縁被覆膜8aには、絶縁層4の上面4aの周縁部に配置された電極を露出させるための開口9bがさらに設けられる。これは、金属部分をできるだけ露出させて放熱特性を向上されるために設けられているが、当該開口9bは必ずしも設けなくてもよい。
絶縁層4の下面4bに積層された絶縁被覆膜8bは、各外部電極6の全面を露出させる開口9cが設けられる。ここで、絶縁被覆膜8bは、各外部電極6の周縁部を被覆するように開口9cの面積を調整してもよい。
各配線導体7a,7bは、いずれも上端が絶縁層4の上面4a(本発明の「絶縁層の一方主面」に相当)に露出するとともに、下端が絶縁層4の下面4b(本発明の「絶縁層の他方主面」に相当)に露出した状態で、絶縁層4に立設される。ここで、各配線導体7a,7bは、それぞれ上端が所定の実装電極5a,5bに接続されるとともに、下端が所定の外部電極6に接続され、対応する実装電極5a,5bと外部電極6とを電気的に接続する。また、この実施形態では、各配線導体7a,7bの絶縁層4に接する周側面が、粗面化さている。
各配線導体7a,7bは、例えば、Cu、Al、Agなどの金属線材をせん断加工するなどして得られる金属ピンで形成される。また、Cu、Al、Agなどの金属板をエッチングすることにより各配線導体7a,7bを形成することもできる。また、各配線導体7a,7bの周側面を粗面化する方法は、例えば、各配線導体7a,7bを酸性溶液に浸すなどが挙げられる。なお、各配線導体7a,7bは、上述の円柱状に限らず、例えば各柱状であってもよい。
また、この実施形態では、各配線導体7a,7bは、配線導体としての機能に加えて、放熱用の導体としても機能するように構成されている。具体的には、各配線導体7a,7bは、いずれも円柱状に形成されており、上下端に接続される実装電極5a,5bおよび外部電極6の面積に応じて径の大きさが異なるように構成されている。
ここで、面積が大きい実装電極5a,5bと外部電極6とを接続する配線導体7aは、径が大きく形成され、面積が小さい実装電極5a,5bと外部電極7とを接続する配線導体7bは、径が小さく形成される。また、この実施形態では、面積の大きい中央部の実装電極5a(グランド電極)と、これに対応する外部電極6とを接続する配線導体7aが複数(この実施形態では2つ)設けられている。このように、各配線導体7a,7bの径をできるたけ大きくすることで、絶縁層4内の金属部分を増やして放熱特性の向上が図られている。なお、各部品3のうちのLED素子の実装電極5aに接続される配線導体7aが本発明の「第1配線導体」に相当し、実装電極5a(グランド電極)に接続される複数の配線導体7aそれぞれが本発明の「第2配線導体」に相当する。
(LEDパッケージの製造方法)
次に、LEDパッケージの製造方法について、図3および図4を参照して説明する。なお、図3(a)〜(f)はLEDパッケージの製造方法の各工程を示し、図4(a)〜(e)は図3(f)に続く各工程を示す。
まず、図3(a)に示すように、連結板10の一方主面10aに、各配線導体7a,7b(金属ピン)の一端を固定して、連結板10に各配線導体7a,7bを立設する。
次に、図3(b)に示すように、離型層付きフィルム11を準備した後、各配線導体7a,7bの他端が離型層付きフィルム11に接触するように、連結板10を配置し、離型層の樹脂を硬化させる。このとき、各配線導体7a,7b付きの連結板10が、離型層付きフィルムに固定される。
次に、図3(c)に示すように、連結板10を除去した後、低弾性樹脂(ガラスフィラの含有量の少ないエポキシ樹脂)で各配線導体7a,7bをモールドし、当該樹脂を硬化させて絶縁層4を形成する(図3(d))。
次に、離型層付きフィルムを剥離した後、図3(e)に示すように、絶縁層4の上下面4a,4bを研磨または研削し、各配線導体7a,7bの上端を絶縁層4の上面4aに露出させるとともに、下端を絶縁層4の下面4bに露出させる。
次に、図3(f)に示すように、無電解または電解めっきにより、絶縁層4の上下面4a,4bにCu膜12を形成する。
次に、フォトレジスト技術により、各実装電極5a,5b、ダミー電極5cおよび各外部電極6を形成する。すなわち、図4(a)に示すように、絶縁層4の上下面4a,4b上のCu膜12にエッチングレジスト13を形成し、エッチングにより各実装電極5a,5b、ダミー電極5cおよび各外部電極6のパターン形成を行い、エッチングレジスト13を剥離する(図4(b))。
次に、図4(c)に示すように、スクリーン印刷により、絶縁層4の上下面4a,4bそれぞれに絶縁被覆膜8a,8bを形成する。このとき、各開口部9a〜9cを形成する。
次に、図4(d)に示すように、各実装電極5a〜5b、ダミー電極5c、外部電極6のうち、各開口部9a〜9cから露出した部分に、無電解または電解めっきでめっき膜14を形成する。めっき膜14は、Ni/Auめっき、またはNi/Pd/Auめっきなどで形成することができる。
最後に、図4(e)に示すように、絶縁層4の上面4aに、各部品3を周知の表面実装技術を用いて実装し、LEDパッケージ1が完成する。なお、この実施形態では、LEDパッケージ1を単体で製造する場合を例として説明したが、例えば、複数のLED搭載基板2がマトリクス状に配列された集合基板を製造した後、ダイシング等で個片化して一度に複数のLEDパッケージ1を製造するようにしてもよい。
上記した実施形態によれば、絶縁層4が低弾性樹脂で形成されるため、絶縁層4がガラスエポキシ樹脂やセラミックで形成される場合と比較して、LED搭載基板2の柔軟性を高めることができる。この場合、例えば、電子機器の実装基板に凹凸がある場合であっても、LEDパッケージ1を当該凹凸に追従させて実装することができるため、LEDパッケージ1の配置の自由度を向上することができる。特に、LEDパッケージを携帯端末装置のカメラ照明用の光源として用いる場合には、カメラの周囲の、凹凸が多く限られたスペースにLEDパッケージを収納させる必要がある。本発明のLEDパッケージ1は柔軟に変形することができるため、凹凸の多い領域にも配置させることができる。また、LED搭載基板2を、集合基板で形成した後に個片化するような場合は、個片化時の基板割れを防止することができる。
また、各配線導体7a,7bの側面を粗面化すると、各配線導体7a,7bと絶縁層4の接合性が向上するため、絶縁層4が低弾性樹脂であっても、LEDパッケージ1に衝撃などの外部応力が作用したときに、各配線導体7a,7bが絶縁層4から外れにくくなる。
また、面積が大きい実装電極5a,5bに接続される配線導体7aは、他の配線導体7bよりも径が大きく形成されて放熱用の導体に兼用される。このように構成することで、LEDパッケージ1の放熱特性が向上するため、通電時にLEDパッケージ1から発生する輻射熱が減少し、これにより、LEDパッケージ1の周囲に実装される他の部品の当該輻射熱に起因した性能劣化を低減できる。
また、グランド電極として用いられる実装電極5aには、径大の配線導体7aが複数(この実施形態では、2本)接続されるため、LEDパッケージ1の放熱性をさらに向上することができる。
また、各実装電極5a,5bおよびダミー電極5cは、絶縁層4の上面4aの略全面に渡って形成されるとともに、各外部電極6は絶縁層4の下面4bの周縁部を除く略全面に渡って形成されるため、LEDパッケージ1の放熱特性の向上を図ることができる。
また、実装電極5a,5bの面積が大きすぎると、部品3の実装時に半田が広がりすぎて所望の接続信頼性が得られにくいという問題がある。この実施形態では、絶縁被覆膜8aに開口9aを設けることにより、各実装電極5a,5bの部品3との接続面積が調整されているため、LEDパッケージ1の放熱特性を向上させつつ、部品3との接続信頼性を確保することができる。
(配線導体の変形例)
次に、配電導体の変形例について、図5を参照して説明する。なお、図5は配線導体の変形例を示す図であって、図2(b)に対応する図である。
この場合、図5に示すように、面積の大きい実装電極5a,5bに接続される各配線導体7aは、いずれも絶縁層4の上面4aと平行な方向の断面である横断面の形状が矩形状に形成されるとともに、当該横断面が接続先の実装電極5a,5bと略同じ大きさで形成される。
この構成によると、配線導体7aの横断面積を大きくして、絶縁層4内の金属領域を増やすことができるため、LEDパッケージ1の放熱特性をさらに向上することができる。
また、絶縁層4は低弾性樹脂で形成されるが、部品3との接続部となる各実装電極5a,5b(開口9aから露出した部分)の真下に配線導体7aが配置されるため、LED
搭載基板2における部品3の実装性を確保することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、各配線導体7a,7bの径を接続先の実装電極5a,5bまたは外部電極6の面積に応じて異なるように構成する場合について説明したが、各配線導体7a,7bの径が同じであってもよい。この場合、実装電極5a,5bや外部電極6の面積が大きい場合は、複数の配線導体で接続するとよい。この構成によると、配線導体7a,7bを1種類の金属ピンで形成することができるため、LEDパッケージ1の製造コストの削減を図ることができる。
また、本発明は、一方主面にLED素子が実装される種々のLED搭載基板に広く適用することができる。
2 LED搭載基板
3 部品(LED素子)
4 絶縁層
4a 一方主面
4b 他方主面
5a 実装電極(グランド電極)
5b 実装電極
7a,7b 配線導体(第1、第2配線導体)
8a 絶縁被覆膜
9a 開口
各配線導体7a,7bは、いずれも上端が絶縁層4の上面4a(本発明の「絶縁層の一方主面」に相当)に露出するとともに、下端が絶縁層4の下面4b(本発明の「絶縁層の他方主面」に相当)に露出した状態で、絶縁層4に立設される。ここで、各配線導体7a,7bは、それぞれ上端が所定の実装電極5a,5bに接続されるとともに、下端が所定の外部電極6に接続され、対応する実装電極5a,5bと外部電極6とを電気的に接続する。また、この実施形態では、各配線導体7a,7bの絶縁層4に接する周側面が、粗面化さている。

Claims (9)

  1. 低弾性樹脂で形成され、一方主面にLED素子が実装される絶縁層と、
    一端が前記絶縁層の前記一方主面に露出するとともに、他端が前記絶縁層の他方主面に露出した状態で前記絶縁層内に配設され、前記LED素子に電気的に接続される第1配線導体とを備えることを特徴とするLED搭載基板。
  2. 前記第1配線導体の前記絶縁層に接する側面が粗面化されていることを特徴とする請求項1に記載のLED搭載基板。
  3. 前記第1配線導体が、放熱用の導体に兼用されていることを特徴とする請求項1または2に記載のLED搭載基板。
  4. 前記絶縁層の前記一方主面に設けられた電極と、
    前記絶縁層の前記一方主面に設けられ、前記電極の少なくとも一部を覆う絶縁被覆膜とをさらに備え、
    前記絶縁被覆膜の曲げ弾性率は前記絶縁層の曲げ弾性率よりも高いことを特徴とする請求項1なし3のいずれかに記載のLED搭載基板。
  5. 前記絶縁層の前記一方主面または前記他方主面に形成されたグランド電極と、
    一端が前記絶縁層の前記一方主面に露出するとともに、他端が前記絶縁層の前記他方主面に露出した状態で前記絶縁層内に配設された複数の第2配線導体とをさらに備え、
    前記複数の第2配線導体それぞれの一端または他端が、前記グランド電極に接続されていることを特徴とする請求項1ないし3のいずれかに記載のLED搭載基板。
  6. 前記絶縁層の前記一方主面には、前記グランド電極と、前記第1配線導体の前記一端が接続される前記LED素子の実装電極と、これらと異なる他の電極とが設けられ、
    前記実装電極、前記グランド電極および前記他の電極が、前記絶縁層の前記一方主面の略全面に渡って形成されていることを特徴とする請求項5に記載のLED搭載基板。
  7. 前記絶縁層の前記一方主面に積層され、前記実装電極の一部を露出させるための開口と、前記グランド電極の一部を露出させるための開口とが設けられた絶縁被覆膜をさらに備え、 前記実装電極および前記グランド電極では、いずれも前記絶縁被覆膜に覆われた部分の面積が前記開口から露出した部分の面積よりも大きいことを特徴とする請求項6に記載のLED搭載基板。
  8. 前記第1配線導体および/または前記第2配線導体が、いずれも金属ピンで形成されていることを特徴とする請求項1ないし7のいずれかに記載のLED搭載基板。
  9. 前記低弾性樹脂の曲げ弾性率は1GPa以下であることを特徴とする請求項1ないし8のいずれかに記載のLED搭載基板。
JP2017529572A 2015-07-21 2016-07-13 Led搭載基板の製造方法 Active JP6589985B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015143989 2015-07-21
JP2015143989 2015-07-21
PCT/JP2016/070684 WO2017014127A1 (ja) 2015-07-21 2016-07-13 Led搭載基板

Publications (2)

Publication Number Publication Date
JPWO2017014127A1 true JPWO2017014127A1 (ja) 2018-05-24
JP6589985B2 JP6589985B2 (ja) 2019-10-16

Family

ID=57834937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529572A Active JP6589985B2 (ja) 2015-07-21 2016-07-13 Led搭載基板の製造方法

Country Status (2)

Country Link
JP (1) JP6589985B2 (ja)
WO (1) WO2017014127A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018155584A1 (ja) * 2017-02-24 2018-08-30 日本電産エレシス株式会社 回路基板、モータ、制御装置および電動ポンプ
JP7293574B2 (ja) * 2020-06-03 2023-06-20 日亜化学工業株式会社 面状光源及びその製造方法
KR20230019404A (ko) * 2020-06-03 2023-02-08 니치아 카가쿠 고교 가부시키가이샤 면상 광원 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140150A (ja) * 2002-08-20 2004-05-13 Tanaka Kikinzoku Kogyo Kk 発光ダイオードデバイス用の基板
JP2007142479A (ja) * 2003-03-14 2007-06-07 Sumitomo Electric Ind Ltd 半導体装置
US20110075374A1 (en) * 2009-09-25 2011-03-31 Kang Jung Eun Rigid-flexible circuit board and method of manufacturing the same
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP2014165341A (ja) * 2013-02-25 2014-09-08 Seiko Instruments Inc 電子デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140150A (ja) * 2002-08-20 2004-05-13 Tanaka Kikinzoku Kogyo Kk 発光ダイオードデバイス用の基板
JP2007142479A (ja) * 2003-03-14 2007-06-07 Sumitomo Electric Ind Ltd 半導体装置
US20110075374A1 (en) * 2009-09-25 2011-03-31 Kang Jung Eun Rigid-flexible circuit board and method of manufacturing the same
JP2013225643A (ja) * 2012-03-23 2013-10-31 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP2014165341A (ja) * 2013-02-25 2014-09-08 Seiko Instruments Inc 電子デバイス

Also Published As

Publication number Publication date
JP6589985B2 (ja) 2019-10-16
WO2017014127A1 (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
US10004143B2 (en) Printed wiring board and method for manufacturing printed wiring board
US7642563B2 (en) LED package with metal PCB
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
WO2016080333A1 (ja) モジュール
US9935029B2 (en) Printed wiring board for package-on-package
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP6589985B2 (ja) Led搭載基板の製造方法
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US10062649B2 (en) Package substrate
US9699920B2 (en) Printed wiring board
TWM568018U (zh) Circuit board structure for forming a connection terminal by using a solder-proof limited window
US8829361B2 (en) Wiring board and mounting structure using the same
US9426887B2 (en) Wiring board and electronic device using the same
EP3345464B1 (en) Method of making an led device
US9824964B2 (en) Package substrate, package structure including the same, and their fabrication methods
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
TWI682695B (zh) 利用防焊限定開窗形成連接端子之電路板結構
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
JP2004289017A (ja) 樹脂封止型半導体装置
JP2014146846A (ja) チップ型発光素子
JP2013165157A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R150 Certificate of patent or registration of utility model

Ref document number: 6589985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150