JPWO2016171261A1 - Multilayer ceramic capacitor and mounting structure - Google Patents

Multilayer ceramic capacitor and mounting structure Download PDF

Info

Publication number
JPWO2016171261A1
JPWO2016171261A1 JP2017514216A JP2017514216A JPWO2016171261A1 JP WO2016171261 A1 JPWO2016171261 A1 JP WO2016171261A1 JP 2017514216 A JP2017514216 A JP 2017514216A JP 2017514216 A JP2017514216 A JP 2017514216A JP WO2016171261 A1 JPWO2016171261 A1 JP WO2016171261A1
Authority
JP
Japan
Prior art keywords
pair
external electrode
long side
multilayer ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017514216A
Other languages
Japanese (ja)
Inventor
西村　道明
道明 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016171261A1 publication Critical patent/JPWO2016171261A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

コンデンサ１は、誘電体層４と内部電極５とが交互に積層された直方体状の積層体２と、積層体２の対向する側面２ｂに設けられ、互いに異なる内部電極５にそれぞれ電気的に接続された一対の外部電極３と、を備えている。一対の外部電極３は、対向する側面２ｂの中央部に位置している。内部電極５は、内部電極本体５ａと、内部電極本体５ａから側面２ｂのいずれかに延び、外部電極３に接続するネック部５ｂとを有し、かつ外部電極３と、ネック部５ｂ周囲における内部電極本体５ａとが、誘電体層４の一部を介して対向している。外部電極３に対向する部分の内部電極本体５ａには、外部電極３の側に突出し、ネック部５ｂに接続する導体部７が設けられている。【選択図】 図２Capacitor 1 is provided on rectangular parallelepiped laminate 2 in which dielectric layers 4 and internal electrodes 5 are alternately laminated, and on opposite side surface 2b of laminate 2, and is electrically connected to different internal electrodes 5 respectively. A pair of external electrodes 3. The pair of external electrodes 3 is located at the center of the opposing side surface 2b. The internal electrode 5 has an internal electrode main body 5a, a neck portion 5b extending from the internal electrode main body 5a to any one of the side surfaces 2b and connected to the external electrode 3, and the external electrode 3 and the inner portion around the neck portion 5b. The electrode body 5a is opposed to a part of the dielectric layer 4. A portion of the internal electrode body 5a facing the external electrode 3 is provided with a conductor portion 7 that protrudes toward the external electrode 3 and is connected to the neck portion 5b. [Selection] Figure 2

Description

本開示は、誘電体層と内部電極とが交互に積層された積層体に外部電極を形成した積層セラミックコンデンサおよび実装構造体に関するものである。   The present disclosure relates to a multilayer ceramic capacitor and a mounting structure in which external electrodes are formed on a multilayer body in which dielectric layers and internal electrodes are alternately stacked.

従来から、誘電体層と内部電極とが交互に積層された積層体と、この積層体の対向する側面にそれぞれ外部電極を設けて構成された積層セラミックコンデンサ（以下単にコンデンサということがある）が知られている。   Conventionally, a multilayer body in which dielectric layers and internal electrodes are alternately stacked, and a multilayer ceramic capacitor (hereinafter sometimes simply referred to as a capacitor) configured by providing external electrodes on opposite side surfaces of the multilayer body, respectively. Are known.

このコンデンサの内部電極は、一般に、内部電極本体と、この内部電極本体に設けられたネック部とを有しており、ネック部端が積層体の側面に露出し、この露出したネック部端には、積層体の側面に設けられた外部電極が接続されている。   The internal electrode of this capacitor generally has an internal electrode main body and a neck portion provided on the internal electrode main body, and the neck portion end is exposed on the side surface of the laminated body, and the exposed neck portion end is Are connected to external electrodes provided on the side surface of the laminate.

コンデンサは、はんだ等を介して基板に実装されており、コンデンサの振動は、基板に伝播し、基板に伝播した振動により、基板が共鳴して振動が増幅され、基板において振動音が発生する。   The capacitor is mounted on the substrate via solder or the like. The vibration of the capacitor propagates to the substrate, and the vibration propagated to the substrate causes the substrate to resonate and amplify the vibration, thereby generating vibration sound in the substrate.

このような「音鳴き」を低減するため、積層体の長手方向に沿った両側面の中央部に一対の外部電極を設けたコンデンサが知られている（例えば、特許文献１参照）。この特許文献１には、積層体の長手方向における外部電極の長さＬＤと、積層体の長手方向に沿った長さＬＣとの比（ＬＤ／ＬＣ）を０．２〜０．５とすることが記載されている。   In order to reduce such “sounding”, a capacitor is known in which a pair of external electrodes is provided at the center of both side surfaces along the longitudinal direction of the laminate (see, for example, Patent Document 1). In Patent Document 1, the ratio (LD / LC) of the length LD of the external electrode in the longitudinal direction of the laminated body to the length LC along the longitudinal direction of the laminated body is set to 0.2 to 0.5. It is described.

特開２０１４−３６１６９号公報JP 2014-36169 A

本開示の積層セラミックコンデンサは、誘電体層と内部電極とが交互に積層された直方体状の積層体と、該積層体の外表面に設けられ、互いに異なる前記内部電極にそれぞれ電気的に接続された一対の外部電極と、を備え、前記積層体は、前記誘電体層と前記内部電極の積層方向に位置する一対の主面と、該一対の主面間に位置する４つの側面とを有し、前記一対の外部電極は、対向する前記側面の中央部に位置するとともに、前記内部電極は、内部電極本体と、該内部電極本体から前記側面に延び、前記外部電極に接続するネック部とを有し、前記外部電極と、前記ネック部周囲における前記内部電極本体とが、前記誘電体層の一部を介して対向しており、前記外部電極に対向する部分の前記内部電極本体に、前記外部電極の側に突出するとともに前記ネック部に接続する導体部が設けられている。   The multilayer ceramic capacitor of the present disclosure includes a rectangular parallelepiped laminate in which dielectric layers and internal electrodes are alternately laminated, and is provided on the outer surface of the laminate and is electrically connected to the different internal electrodes. A pair of external electrodes, and the stacked body has a pair of main surfaces positioned in the stacking direction of the dielectric layer and the internal electrodes, and four side surfaces positioned between the pair of main surfaces. The pair of external electrodes are located at the center of the side surfaces facing each other, and the internal electrode has an internal electrode body, a neck portion extending from the internal electrode body to the side surface and connected to the external electrode; The external electrode and the internal electrode body around the neck portion are opposed to each other through a part of the dielectric layer, and the internal electrode body in a portion facing the external electrode, Projecting to the external electrode side Conductor section is provided which together connect to the neck portion.

本開示の実装構造体は、上記の積層セラミックコンデンサの外部電極と基板の実装面とがはんだを介して接合されている。   In the mounting structure of the present disclosure, the external electrode of the multilayer ceramic capacitor and the mounting surface of the substrate are joined via solder.

（ａ）は、コンデンサの一実施形態を示す斜視図であり、（ｂ）は、（ａ）に示すコンデンサのＡ−Ａ線で切断した断面図である。(A) is a perspective view which shows one Embodiment of a capacitor | condenser, (b) is sectional drawing cut | disconnected by the AA line | wire of the capacitor | condenser shown to (a). コンデンサの第１実施形態を示すもので、（ａ）、（ｂ）は、導体部およびその近傍を説明するための断面図であり、（ｃ）は、電流の流れを説明するための説明図である。1A and 1B show a first embodiment of a capacitor, wherein (a) and (b) are cross-sectional views for explaining a conductor portion and its vicinity, and (c) is an explanatory diagram for explaining the flow of current. It is. （ａ）は導体部と内部電極とが同一材料で構成されている（第１実施形態の）コンデンサの説明図、（ｂ）はコンデンサの各部の寸法を説明するための説明図である。(A) is explanatory drawing of the capacitor | condenser (1st Embodiment) with which the conductor part and the internal electrode are comprised with the same material, (b) is explanatory drawing for demonstrating the dimension of each part of a capacitor | condenser. （ａ）〜（ｅ）は第１実施形態の変形例に係るコンデンサの導体部およびその近傍を説明するための断面図である。(A)-(e) is sectional drawing for demonstrating the conductor part of the capacitor | condenser which concerns on the modification of 1st Embodiment, and its vicinity. （ａ）〜（ｃ）は第１実施形態のさらなる変形例に係るコンデンサの導体部およびその近傍を説明するもので、（ａ）は断面図、（ｂ）は電流の流れを説明するための説明図、（ｃ）は側面図である。(A)-(c) is a conductor part of the capacitor | condenser which concerns on the further modification of 1st Embodiment, and its vicinity is demonstrated, (a) is sectional drawing, (b) is for demonstrating the flow of an electric current. Explanatory drawing and (c) are side views. コンデンサの第２実施形態を示すものであって、（ａ）は、第１の側面側から平面視した側面図、（ｂ）は主面側から平面視した平面図である。FIGS. 2A and 2B show a second embodiment of the capacitor, in which FIG. 1A is a side view when viewed from the first side surface side, and FIG. 2B is a plan view when viewed from the main surface side. （ａ）は、コンデンサの第３実施形態を主面側から平面視した平面図、（ｂ）、（ｃ）は第３実施形態の変形例を示す平面図である。(A) is the top view which planarly viewed 3rd Embodiment of the capacitor | condenser from the main surface side, (b), (c) is a top view which shows the modification of 3rd Embodiment. 図１に示すコンデンサを基板上に基板実装した実装構造体を示す断面図である。It is sectional drawing which shows the mounting structure which mounted the capacitor | condenser shown in FIG. 1 on the board | substrate. 従来のコンデンサを示すもので、（ａ）は斜視図、（ｂ）はｚ方向からみた平面図、（ｃ）はコンデンサを基板に実装した従来の実装構造体を示す断面図である。1A and 1B show a conventional capacitor, in which FIG. 1A is a perspective view, FIG. 1B is a plan view viewed from the z direction, and FIG. 2C is a cross-sectional view showing a conventional mounting structure in which the capacitor is mounted on a substrate. 音圧レベルの測定装置の概略図である。It is the schematic of the measuring apparatus of a sound pressure level. 従来の実装構造体におけるコンデンサの音鳴きの音圧レベルを示すもので、（ａ）は実測した音圧レベルを示すグラフ、（ｂ）はシミュレーションにより得られた音圧レベルを示すグラフである。FIG. 2 shows a sound pressure level of the sound of a capacitor in a conventional mounting structure, (a) is a graph showing an actually measured sound pressure level, and (b) is a graph showing a sound pressure level obtained by simulation. 従来のコンデンサ単体に４ＶのＤＣバイアスを印加した場合のインピーダンス測定結果を示すグラフである。It is a graph which shows the impedance measurement result at the time of applying 4V DC bias to the conventional capacitor | condenser single-piece | unit. 従来のコンデンサ単体の、インピーダンスのシミュレーションに使用した有限要素法のモデルの模式図である。It is a schematic diagram of the model of the finite element method used for the impedance simulation of the conventional capacitor | condenser simple substance. 従来のコンデンサ単体の、１０ｋＨｚにおける振動モードの計算結果を示す斜視図であって、（ａ）は対称面側からみた図、（ｂ）は表面側からみた図である。It is a perspective view which shows the calculation result of the vibration mode in 10 kHz of the conventional capacitor | condenser single-piece | unit, Comprising: (a) is the figure seen from the symmetry plane side, (b) is the figure seen from the surface side. 従来のコンデンサ単体における振動モードの節状部を模式的に示す斜視図である。It is a perspective view which shows typically the node-like part of the vibration mode in the conventional capacitor | condenser single-piece | unit. （ａ）〜（ｄ）は、第２実施形態のコンデンサの他の例に係る外部電極形状を示し、第１の側面側から平面視した側面図である。(A)-(d) is the side view which showed the external electrode shape which concerns on the other example of the capacitor | condenser of 2nd Embodiment, and planarly viewed from the 1st side surface side. （ａ）および（ｂ）は、それぞれ図１６（ｂ）および図１６（ｄ）に示した外部電極における溶融はんだの這い上がりを模式的に示した側面図である。(A) And (b) is the side view which showed typically the ascending of the molten solder in the external electrode shown in FIG.16 (b) and FIG.16 (d), respectively. コンデンサの実装構造体の変形例を示す斜視図である。It is a perspective view which shows the modification of the mounting structure of a capacitor | condenser.

コンデンサおよびその実装構造体について、図面を参照しつつ詳細に説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を用い、重複する説明は省略する。図面によっては、一部の符号を省略したものもある。また、各図面には、説明を容易にするためにｘｙｚの座標軸を付し、ｚ方向の正側を上方として、上面もしくは下面の用語を用いるものとする。   The capacitor and its mounting structure will be described in detail with reference to the drawings. In addition, in each drawing, the same code | symbol is used about the same member and part, The overlapping description is abbreviate | omitted. In some drawings, some symbols are omitted. In addition, for ease of explanation, each drawing is given an xyz coordinate axis, and the term “upper surface” or “lower surface” is used with the positive side in the z direction as the upper side.

コンデンサ１は、図１に示すように積層体２と、その外表面に設けられた一対の外部電極３とを備えている。   As shown in FIG. 1, the capacitor 1 includes a laminate 2 and a pair of external electrodes 3 provided on the outer surface thereof.

積層体２は、一対の長方形状の主面２ａ、主面２ａの長辺に隣接する一対の第１の側面２ｂ、および主面２ａの短辺に隣接する一対の第２の側面２ｃを有している。   The laminate 2 has a pair of rectangular main surfaces 2a, a pair of first side surfaces 2b adjacent to the long side of the main surface 2a, and a pair of second side surfaces 2c adjacent to the short side of the main surface 2a. doing.

一対の外部電極３は、第１の側面２ｂに設けられた側面部３ｂ（以下、外部電極側面部３ｂという場合もある）と、外部電極側面部３ｂから主面２ａに設けられた延出部３ａ（以下、外部電極延出部３ａまたは単に延出部３ａという場合もある）を有している。   The pair of external electrodes 3 includes a side surface portion 3b provided on the first side surface 2b (hereinafter also referred to as an external electrode side surface portion 3b), and an extended portion provided on the main surface 2a from the external electrode side surface portion 3b. 3a (hereinafter also referred to as external electrode extension 3a or simply extension 3a).

＜第１実施形態＞
コンデンサ１の第１実施形態では、外部電極側面部３ｂは、第１の側面２ｂにおける主面２ａの長辺に沿った方向（ｘ方向、以下、単に長辺方向ともいう）の中央部を含むとともに両端部を含まないように設けられている。なお、第１の側面２ｂの中央部とは、第１の側面２ｂを長辺方向（ｘ方向）に２等分する２等分線２ｂｃ（図３（ｂ）を参照）を含む領域である。また、第２の側面２ｃには外部電極３は設けられていない。<First Embodiment>
In the first embodiment of the capacitor 1, the external electrode side surface portion 3b includes a central portion in the direction along the long side of the main surface 2a in the first side surface 2b (x direction, hereinafter, also simply referred to as the long side direction). And it is provided so that both ends may not be included. The central portion of the first side surface 2b is a region including a bisector 2bc (see FIG. 3B) that bisects the first side surface 2b in the long side direction (x direction). . Further, the external electrode 3 is not provided on the second side surface 2c.

本実施形態では、外部電極３が対向する第１の側面２ｂの中央部に位置する。このようなコンデンサ１を、外部電極３を基板の実装面に接合することにより、基板に固定すると、後述するように基板へのコンデンサ１の圧電振動の伝播が抑制され、音鳴りを低減できる。   In the present embodiment, the external electrode 3 is located at the central portion of the first side surface 2b facing each other. When such a capacitor 1 is fixed to the substrate by bonding the external electrode 3 to the mounting surface of the substrate, the propagation of the piezoelectric vibration of the capacitor 1 to the substrate is suppressed as will be described later, and sounding can be reduced.

図１（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。積層体２は、図１（ｂ）に示すように、誘電体層４と内部電極５とが交互に積層され、最外層には絶縁性のカバー層６を有している。なお、積層体２は、誘電体層４と内部電極５との積層方向（ｚ方向）に主面２ａを有しており、外部電極３は、積層体２の第１の側面２ｂに、積層方向に延びて形成されている。   FIG.1 (b) is the sectional view on the AA line of Fig.1 (a). As shown in FIG. 1B, the laminate 2 has dielectric layers 4 and internal electrodes 5 alternately laminated, and has an insulating cover layer 6 as the outermost layer. The stacked body 2 has a main surface 2a in the stacking direction (z direction) of the dielectric layer 4 and the internal electrode 5, and the external electrode 3 is stacked on the first side surface 2b of the stacked body 2. It extends in the direction.

図２（ａ）、（ｂ）は、図１のｚ方向に垂直な断面図であり、図２（ａ）と図２（ｂ）とは、それぞれ異なる断面を示している。   2A and 2B are cross-sectional views perpendicular to the z direction of FIG. 1, and FIGS. 2A and 2B show different cross sections.

内部電極５は、内部電極本体５ａと、ネック部５ｂとを有している。ネック部５ｂは、内部電極本体５ａから積層体２の第１の側面２ｂにまで延び、外部電極３に接続する。すなわち、ネック部５ｂは一対の第１の側面２ｂのうちいずれか一方に露出し、内部電極５を１層毎に異なる外部電極３に電気的に接続している。   The internal electrode 5 has an internal electrode body 5a and a neck portion 5b. The neck portion 5 b extends from the internal electrode body 5 a to the first side surface 2 b of the multilayer body 2 and is connected to the external electrode 3. That is, the neck portion 5b is exposed to one of the pair of first side surfaces 2b, and the internal electrodes 5 are electrically connected to different external electrodes 3 for each layer.

このように、内部電極５は、１層毎に異なる外部電極３に電気的に接続されており、外部電極３に電圧が印加されることにより、異なる外部電極３に接続した一対の内部電極５に挟まれた誘電体層４において静電容量が発生する。   Thus, the internal electrodes 5 are electrically connected to different external electrodes 3 for each layer, and a pair of internal electrodes 5 connected to different external electrodes 3 by applying a voltage to the external electrodes 3. Capacitance is generated in the dielectric layer 4 sandwiched between the two.

積層体２は、図１（ｂ）に示すように、複数の誘電体層４と複数の内部電極５とが積層されて直方体状に形成されている。直方体状とは、立方体形状または直方体形状のみならず、例えば、直方体の稜線部分に面取りが施され、稜線部分がＲ形状となっているものを含んでいる。   As shown in FIG. 1B, the multilayer body 2 is formed in a rectangular parallelepiped shape by laminating a plurality of dielectric layers 4 and a plurality of internal electrodes 5. The rectangular parallelepiped shape includes not only a cubic shape or a rectangular parallelepiped shape, but also includes, for example, a shape in which a ridge line portion of the rectangular parallelepiped is chamfered and the ridge line portion has an R shape.

また、直方体状とは、主面２ａ、第１の側面２ｂおよび第２の側面２ｃの少なくともいずれかが曲面をなすもの、例えば、主面２ａが、その中央が積層体２の外側に膨らんだ曲面をなし、第１の側面２ｂおよび第２の側面２ｃが、その中央が積層体２の内側にくぼんだ曲面をなすものなどを含む。   The rectangular parallelepiped shape is one in which at least one of the main surface 2a, the first side surface 2b, and the second side surface 2c forms a curved surface, for example, the main surface 2a has its center swelled outside the laminate 2. The first side surface 2 b and the second side surface 2 c are curved surfaces, and the first side surface 2 b and the second side surface 2 c include a curved surface whose center is recessed in the laminated body 2.

積層体２は、誘電体層４の表面に内部電極５が形成されたセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。このように、積層体２は、直方体状に形成されており、誘電体層４および内部電極５の積層方向（ｚ方向）に直交する方向の断面（ｘｙ面）が長方形状となっている。   The laminate 2 is a sintered body obtained by laminating and firing a plurality of ceramic green sheets in which the internal electrodes 5 are formed on the surface of the dielectric layer 4. Thus, the laminated body 2 is formed in a rectangular parallelepiped shape, and a cross section (xy plane) in a direction orthogonal to the laminating direction (z direction) of the dielectric layer 4 and the internal electrode 5 is rectangular.

このような構成のコンデンサ１の寸法は、長辺方向（ｘ方向）の長さが、例えば０．６〜２．２ｍｍ、短辺方向（ｙ方向）の長さが、例えば０．３〜１．５ｍｍ、高さ方向（ｚ方向）の長さが、例えば０．３〜１．２ｍｍである。   The dimension of the capacitor 1 having such a configuration is such that the length in the long side direction (x direction) is, for example, 0.6 to 2.2 mm, and the length in the short side direction (y direction) is, for example, 0.3 to 1. The length in the height direction (z direction) is, for example, 0.3 to 1.2 mm.

誘電体層４は、積層方向（ｚ方向）からの平面視において長方形状であり、図１（ｂ）に示した誘電体層４および内部電極５の構造は模式的なものであり、実際には数層〜数百層の誘電体層４と内部電極５とが積層されたものが多く用いられている。誘電体層４の１層あたりの厚みは、例えば０．５〜３μｍである。積層体２は、例えば１０〜１０００層からなる複数の誘電体層４と複数の内部電極５とがｚ方向に交互に積層されている。積層体２内の内部電極５の積層数は、コンデンサ１の特性等に応じて適宜に設定される。   The dielectric layer 4 has a rectangular shape in plan view from the stacking direction (z direction), and the structure of the dielectric layer 4 and the internal electrode 5 shown in FIG. In many cases, a laminate of several to several hundred dielectric layers 4 and internal electrodes 5 is used. The thickness per layer of the dielectric layer 4 is, for example, 0.5 to 3 μm. In the laminate 2, for example, a plurality of dielectric layers 4 composed of 10 to 1000 layers and a plurality of internal electrodes 5 are alternately laminated in the z direction. The number of stacked internal electrodes 5 in the stacked body 2 is appropriately set according to the characteristics of the capacitor 1 and the like.

誘電体層４は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等である。また、誘電体層４は、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いるのがよい。The dielectric layer 4 is, for example, barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ). The dielectric layer 4 is particularly preferably made of barium titanate as a ferroelectric material having a high dielectric constant from the viewpoint of a high dielectric constant.

内部電極５の導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ａｇ−Ｐｄ合金等の合金材料である。内部電極５の厚みは、例えば、０．２〜２μｍであり、用途に応じて厚みを適宜に設定すればよい。   The conductive material of the internal electrode 5 includes, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au), or one or more of these metal materials. For example, an alloy material such as an Ag—Pd alloy. The thickness of the internal electrode 5 is, for example, 0.2 to 2 μm, and the thickness may be set appropriately depending on the application.

一対の外部電極３は、下地電極と金属層とを含んでおり、下地電極の導電材料は、例えば、Ｃｕ（銅）、ニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ｃｕ−Ｎｉ合金等の合金材料である。   The pair of external electrodes 3 includes a base electrode and a metal layer. The conductive material of the base electrode is, for example, Cu (copper), nickel (Ni), silver (Ag), palladium (Pd), or gold (Au Or an alloy material containing one or more of these metal materials, such as a Cu-Ni alloy.

金属層は、下地電極を覆うように下地電極の表面上に形成されている。金属層は、例えば、第１の金属層および第２の金属層がめっき層で形成される。第１の金属層のめっき層は下地電極を覆うように形成され、第２の金属層のめっき層は第１の金属層のめっき層を覆うように第１の金属層のめっき層の表面上に形成される。   The metal layer is formed on the surface of the base electrode so as to cover the base electrode. As for a metal layer, the 1st metal layer and the 2nd metal layer are formed with a plating layer, for example. The plating layer of the first metal layer is formed so as to cover the base electrode, and the plating layer of the second metal layer is formed on the surface of the plating layer of the first metal layer so as to cover the plating layer of the first metal layer. Formed.

第１の金属層および第２の金属層のめっき層は、例えば、ニッケル（Ｎｉ）めっき層、銅（Ｃｕ）めっき層、金（Ａｕ）めっき層、銀（Ａｇ）めっき層または錫（Ｓｎ）めっき層等で形成される。第１の金属層のめっき層は、厚みが、例えば５〜１０μｍであり、第２の金属層のめっき層は、厚みが、例えば３μｍ〜５μｍである。積層セラミックコンデンサ１は、例えば、第１の金属層がニッケル（Ｎｉ）めっき層であり、第２の金属層が錫（Ｓｎ）めっき層である。   The plating layers of the first metal layer and the second metal layer are, for example, a nickel (Ni) plating layer, a copper (Cu) plating layer, a gold (Au) plating layer, a silver (Ag) plating layer, or tin (Sn). It is formed of a plating layer or the like. The plating layer of the first metal layer has a thickness of, for example, 5 to 10 μm, and the plating layer of the second metal layer has a thickness of, for example, 3 μm to 5 μm. In the multilayer ceramic capacitor 1, for example, the first metal layer is a nickel (Ni) plating layer, and the second metal layer is a tin (Sn) plating layer.

そして、第１実施形態では、図２に示すように、外部電極３と、ネック部５ｂの周囲における内部電極本体５ａとが、誘電体層４の一部を介して対向している。そして、外部電極３に対向する部分の内部電極本体５ａに、外部電極３側に突出し、ネック部５ｂに接続する導体部７が設けられている。   In the first embodiment, as shown in FIG. 2, the external electrode 3 and the internal electrode main body 5 a around the neck portion 5 b are opposed to each other through a part of the dielectric layer 4. A portion of the internal electrode 5a facing the external electrode 3 is provided with a conductor portion 7 that protrudes toward the external electrode 3 and connects to the neck portion 5b.

言い換えると、外部電極３とネック部５ｂとは接続しており、内部電極本体５ａと外部電極３との間は、誘電体層４の一部である介在部４ａが存在している。また、導体部７は、内部電極本体５ａの外部電極３の側に、この外部電極３側に突出するように設けられており、導体部７は、ネック部５ｂの側面に接続している。導体部７と外部電極３との間にも介在部４ａが存在している。図２（ｃ）に示すように、内部電極本体５ａと外部電極３との間隔をＳ０とし、導体部７と外部電極３との間隔Ｓとして、Ｓ０とＳとを比較すると、Ｓ＜Ｓ０を満足している。   In other words, the external electrode 3 and the neck portion 5 b are connected, and the interposition portion 4 a that is a part of the dielectric layer 4 exists between the internal electrode body 5 a and the external electrode 3. The conductor portion 7 is provided on the side of the external electrode 3 of the internal electrode body 5a so as to protrude toward the external electrode 3, and the conductor portion 7 is connected to the side surface of the neck portion 5b. An intervening portion 4 a also exists between the conductor portion 7 and the external electrode 3. As shown in FIG. 2 (c), when the interval between the internal electrode body 5a and the external electrode 3 is S0 and the interval S between the conductor portion 7 and the external electrode 3 is compared with S0 and S, S <S0 is obtained. Is pleased.

このような形態では、電流は、図２（ｃ）の破線で示すように、内部電極本体５ａの端部、導体部７の端部に沿って流れ、ネック部５ｂを介して外部電極３に流れる。電流は、さらに外部電極３の中央部から、外側に広がるように流れる。外部電極３と、内部電極本体５ａおよび導体部７とは、介在部４ａを介して対向しており、外部電極３に流れる電流（電流１）と、内部電極本体５ａおよび導体部７とに流れる電流（電流２）とでは、互いに電流の流れが逆向きとなるため、相互インダクタンスを低減できる。さらに、本実施形態では、導体部７を設け、Ｓ＜Ｓ０を満足する導体部７を電流２が流れる。したがって、互いに逆向きに流れる電流１と電流２との間隔が狭くなり、さらに相互インダクタンスを低減できる。また、導体部７がネック部５ｂの側面に接続しているため、電流の集中を抑制でき、自己インダクタンスを低減できる。これらにより、第１実施形態では、コンデンサ１のインダクタンスを低減できる。   In such a form, the current flows along the end of the internal electrode body 5a and the end of the conductor 7 as shown by the broken line in FIG. 2 (c), and flows to the external electrode 3 via the neck 5b. Flowing. The current further flows from the central portion of the external electrode 3 so as to spread outward. The external electrode 3, the internal electrode body 5a, and the conductor portion 7 are opposed to each other through the interposition portion 4a, and the current that flows through the external electrode 3 (current 1) and the internal electrode body 5a and the conductor portion 7 flow. With current (current 2), the current flows in opposite directions, so the mutual inductance can be reduced. Furthermore, in this embodiment, the conductor part 7 is provided and the electric current 2 flows through the conductor part 7 which satisfies S <S0. Therefore, the interval between the currents 1 and 2 flowing in opposite directions is narrowed, and the mutual inductance can be further reduced. In addition, since the conductor portion 7 is connected to the side surface of the neck portion 5b, current concentration can be suppressed and self-inductance can be reduced. Accordingly, in the first embodiment, the inductance of the capacitor 1 can be reduced.

また、第１実施形態では、導体部７は、内部電極本体５ａの外部電極３に対向する部分の一部にのみ設けられている。言い換えると、導体部７の形成領域は、第１の側面２ｂを平面視したときに、外部電極３の形成領域（図２（ｃ）に一点鎖線で示す）を超えない範囲で形成されている。これにより、上記インダクタンスを低減できるとともに、内部電極５が積層体２の側面に近づくことによる絶縁不良を防止できる。   In the first embodiment, the conductor portion 7 is provided only at a part of the portion of the internal electrode body 5a that faces the external electrode 3. In other words, the formation region of the conductor portion 7 is formed in a range that does not exceed the formation region of the external electrode 3 (indicated by a one-dot chain line in FIG. 2C) when the first side surface 2b is viewed in plan. . Thereby, while being able to reduce the said inductance, the insulation failure by the internal electrode 5 approaching the side surface of the laminated body 2 can be prevented.

また、この形態では、導体部７は矩形状をしており、内部電極５と同じ材料で構成されていてもよい。内部電極５と導体部７とは、例えば、同じ導体ペーストを用いて、誘電体層４を形成するグリーンシートに同時にパターン形成し、作製することができる。内部電極５と導体部７とを同じ材料で構成した場合、導体部７を判別しにくいが、例えば、図３（ａ）に示すように、内部電極本体５ａの外部電極３側の端の延長線（一点鎖線ａで示す）に対して、ネック部５ｂの外部電極３側の端から垂線（一点鎖線ｂで示す）を引き、一点鎖線ａ、ｂよりも外側の部分を導体部７とみなせばよい。なお、導体部７は、内部電極５とは異なる材料を用いて形成してもよい。   Further, in this embodiment, the conductor portion 7 has a rectangular shape and may be made of the same material as the internal electrode 5. The internal electrode 5 and the conductor portion 7 can be produced by, for example, simultaneously patterning the green sheet on which the dielectric layer 4 is formed using the same conductor paste. When the internal electrode 5 and the conductor portion 7 are made of the same material, it is difficult to distinguish the conductor portion 7, but, for example, as shown in FIG. 3A, the extension of the end on the external electrode 3 side of the internal electrode body 5a With respect to the line (indicated by the alternate long and short dash line a), a perpendicular line (indicated by the alternate long and short dash line b) is drawn from the end of the neck portion 5b on the external electrode 3 side, and the portion outside the alternate long and short dashed lines a and b can be regarded as the conductor portion 7. That's fine. The conductor portion 7 may be formed using a material different from that of the internal electrode 5.

＜第１実施形態の変形例＞
図４は、第１実施形態の変形例を示すものである。図４（ａ）に示す形態のように、図２（ｃ）に示す形態と異なり、導体部７の形成領域は、第１の側面２ｂを平面視したときに、外部電極３の形成領域（一点鎖線で示す）を超えて、外部電極３の外側の領域まで形成されていてもよい。このような形態では、インダクタンスをさらに低減できる。<Modification of First Embodiment>
FIG. 4 shows a modification of the first embodiment. Unlike the embodiment shown in FIG. 2C, as shown in FIG. 4A, the formation region of the conductor portion 7 is the formation region of the external electrode 3 (when the first side surface 2b is viewed in plan ( It may be formed up to the outer region of the external electrode 3 exceeding (indicated by a one-dot chain line). In such a form, the inductance can be further reduced.

図４（ｂ）に示す形態のように、図２（ｃ）に示す形態と異なり、導体部７が、第１導体部７ａと第２導体部７ｂとから構成されていてもよい。第１導体部７ａと第２導体部７ｂとは、それぞれ矩形状とされ、第１導体部７ａよりも第２導体部７ｂの方が外部電極３に近づくように構成されている。すなわち、導体部７と外部電極３との間隔Ｓは、ネック部５ｂ側の部分（Ｓ’’）がネック部５ｂと反対側の部分（Ｓ’）よりも狭い。このような形態では、外部電極３と内部電極本体５ａを逆方向に流れる電流を近づけることができる。また、ネック部５ｂにおける電流集中を抑制できる。したがって、このような形態では、インダクタンスをさらに低減できる。   Unlike the form shown in FIG.2 (c) like the form shown in FIG.4 (b), the conductor part 7 may be comprised from the 1st conductor part 7a and the 2nd conductor part 7b. The first conductor portion 7a and the second conductor portion 7b are each rectangular, and the second conductor portion 7b is closer to the external electrode 3 than the first conductor portion 7a. That is, the distance S between the conductor portion 7 and the external electrode 3 is narrower at the neck portion 5b side portion (S ″) than at the neck portion 5b opposite side portion (S ′). In such a form, the current flowing in the opposite direction through the external electrode 3 and the internal electrode body 5a can be brought close to each other. Moreover, current concentration in the neck portion 5b can be suppressed. Therefore, in such a form, the inductance can be further reduced.

図４（ｃ）に示す形態のように、図２（ｃ）に示す形態と異なり、ｚ方向から見たとき、導体部７が、三角形状のパターン形状をなしていてもよい。このような形態では、導体部７と外部電極３との間隔Ｓは、ネック部５ｂ側に向けて次第に狭くなっている。すなわち、部５ｂと反対側の部分（Ｓ’）からネック部５ｂ側の部分（Ｓ’’）にむけて次第に狭くなっている。また、導体部７の形成領域は、第１の側面２ｂを平面視したときに、外部電極３の形成領域（一点鎖線で示す）を超えない範囲で形成されている。このような形態では、互いに逆向きに流れる電流、すなわち外部電極３を流れる電流１と、内部電極本体５ａを流れる電流２との間隔を狭めることができる。また、ネック部５ｂにおける電流集中を抑制できる。したがって、このような形態では、インダクタンスをさらに低減できる。   4C, unlike the form shown in FIG. 2C, the conductor portion 7 may have a triangular pattern shape when viewed from the z direction. In such a form, the space | interval S of the conductor part 7 and the external electrode 3 becomes narrow gradually toward the neck part 5b side. That is, the width gradually decreases from the portion (S ′) opposite to the portion 5 b toward the portion (S ″) on the neck portion 5 b side. In addition, the formation region of the conductor portion 7 is formed in a range not exceeding the formation region of the external electrode 3 (indicated by the alternate long and short dash line) when the first side surface 2b is viewed in plan. In such a form, the distance between the currents flowing in opposite directions, that is, the current 1 flowing through the external electrode 3 and the current 2 flowing through the internal electrode body 5a can be reduced. Moreover, current concentration in the neck portion 5b can be suppressed. Therefore, in such a form, the inductance can be further reduced.

図４（ｄ）に示す形態のように、図４（ｃ）に示す形態と異なり、導体部７の形成領域を、第１の側面２ｂを平面視したときに、外部電極３の形成領域（一点鎖線で示す）を超えて形成してもよい。このような形態では、インダクタンスをさらに低減できる。   Unlike the embodiment shown in FIG. 4C, as shown in FIG. 4D, when the first side surface 2b is viewed in plan, the formation region of the external electrode 3 ( It may be formed exceeding (indicated by a one-dot chain line). In such a form, the inductance can be further reduced.

図４（ｅ）に示す形態のように、図４（ｃ）に示す形態と異なり、導体部７が、ネック部５ｂの片側に形成されていてもよい。このような形態でも、互いに逆向きに流れる電流１と電流２との間隔を狭めることができる。また、ネック部５ｂにおける電流集中を抑制できる。したがって、このような形態では、インダクタンスを低減できる。   Unlike the embodiment shown in FIG. 4C, the conductor portion 7 may be formed on one side of the neck portion 5b as in the embodiment shown in FIG. Even in such a form, the interval between the currents 1 and 2 flowing in opposite directions can be reduced. Moreover, current concentration in the neck portion 5b can be suppressed. Therefore, in such a form, inductance can be reduced.

図５は、第１実施形態のさらなる変形例を示すものである。図５に示す形態のように、ネック部５ｂが位置する部分の外部電極３の表面に、盛り上がり部３ｃを有していてもよい。すなわち、図５に示す形態は、図２に示した形態の外部電極３に盛り上がり部３ｃを有するものである。この盛り上がり部３ｃは、図５（ｃ）に示すように、外部電極３の長辺方向（ｘ方向）中央部（一対の一点鎖線間）に位置し、かつ誘電体層４の積層方向（ｚ方向）に延びている。盛り上がり部３ｃは、外部電極３と同じ材料からなり、そのｘ方向の両側よりも外側に突出している。このような形態では、外部電極３に流れてきた電流が、盛り上がり部３ｃにも拡散する。したがって、外部電極３における電流集中を抑制でき、インダクタンスをさらに低減できる。   FIG. 5 shows a further modification of the first embodiment. Like the form shown in FIG. 5, you may have the swelling part 3c in the surface of the external electrode 3 of the part in which the neck part 5b is located. That is, the form shown in FIG. 5 has a raised portion 3c in the external electrode 3 of the form shown in FIG. As shown in FIG. 5C, the raised portion 3c is located in the central portion (between a pair of alternate long and short dash lines) in the long-side direction (x direction) of the external electrode 3, and in the stacking direction (z Direction). The raised portion 3c is made of the same material as that of the external electrode 3, and protrudes outward from both sides in the x direction. In such a form, the current flowing through the external electrode 3 is also diffused into the swelled portion 3c. Therefore, current concentration in the external electrode 3 can be suppressed, and inductance can be further reduced.

＜第２実施形態＞
図６は、コンデンサ１の第２実施形態を示すものである。図６（ａ）は、第２実施形態のコンデンサ１を第１の側面２ｂ側（ｙ方向）から平面視した側面図である。図６（ｂ）は、コンデンサ１を主面２ａ側（ｙ方向）から平面視した平面図である。Second Embodiment
FIG. 6 shows a second embodiment of the capacitor 1. FIG. 6A is a side view of the capacitor 1 according to the second embodiment viewed in plan from the first side surface 2b side (y direction). FIG. 6B is a plan view of the capacitor 1 viewed from the main surface 2a side (y direction).

第１実施形態では、外部電極側面部３ｂは、第１の側面２ｂにおける主面２ａの長辺方向（ｘ方向）の中央部を含むとともに両端部を含まないように設けられている。なお、第１の側面２ｂの中央部とは、第１の側面２ｂを長辺方向（ｘ方向）に２等分する２等分線２ｂｃを含む領域である。また、第２の側面２ｃには外部電極３は設けられていない。   In the first embodiment, the external electrode side surface portion 3b is provided so as to include a central portion in the long side direction (x direction) of the main surface 2a of the first side surface 2b and not include both end portions. The central portion of the first side surface 2b is a region including a bisector 2bc that bisects the first side surface 2b in the long side direction (x direction). Further, the external electrode 3 is not provided on the second side surface 2c.

ここで、積層体２の長辺方向（ｘ方向）の長さをＬ０、短辺方向（ｙ方向）の長さをＷ０とする。図６（ａ）に示すように、Ｌ１、Ｌ２はいずれも、長辺方向（ｘ方向）に沿った外部電極側面部３ｂの長さ（以下、単に電極幅という場合もある）であり、Ｌ１は積層方向（ｚ方向）の端部の長さ、Ｌ２は、積層方向（ｚ方向）の中央部の長さである。   Here, the length in the long side direction (x direction) of the laminate 2 is L0, and the length in the short side direction (y direction) is W0. As shown in FIG. 6A, both L1 and L2 are the lengths of the external electrode side surface portions 3b along the long side direction (x direction) (hereinafter sometimes simply referred to as electrode width), and L1 Is the length of the end in the stacking direction (z direction), and L2 is the length of the center in the stacking direction (z direction).

Ｈ０は、積層体２の積層方向（ｚ方向）に沿ったコンデンサ１（外部電極３ｂを含む）の高さ、Ｈ１は、外部電極側面部３ｂの積層方向（ｚ方向）に沿った長さである。なお、第２実施形態では、Ｈ１＝Ｈ０であり、外部電極側面部３ｂは、第１の側面２ｂにおいてその上端から下端にわたって（一方の主面２ａ側から他方の主面２ａ側にかけて）設けられている。   H0 is the height of the capacitor 1 (including the external electrode 3b) along the stacking direction (z direction) of the multilayer body 2, and H1 is the length along the stacking direction (z direction) of the external electrode side surface portion 3b. is there. In the second embodiment, H1 = H0, and the external electrode side surface portion 3b is provided from the upper end to the lower end of the first side surface 2b (from one main surface 2a side to the other main surface 2a side). ing.

図６（ｂ）に示すように、Ｐは、主面２ａにおける外部電極延出部３ａの短辺方向（ｙ方向）の長さである。   As shown in FIG. 6B, P is the length in the short side direction (y direction) of the external electrode extension 3a on the main surface 2a.

第２実施形態のコンデンサ１は、積層方向（ｚ方向）の中央部の電極幅Ｌ２が端部の電極幅Ｌ１よりも小さい。換言すれば、外部電極側面部３ｂは、積層方向（ｚ方向）の中央部に電極の幅が狭くなる領域を有している。例えば、図６（ａ）では、一例として、外部電極側面部３ｂの電極幅が、積層方向（ｚ方向）の端部（以下、上端または下端という場合もある）を最大として、中央部に向けて次第に小さくなる形状を示している。   In the capacitor 1 of the second embodiment, the electrode width L2 at the center in the stacking direction (z direction) is smaller than the electrode width L1 at the end. In other words, the external electrode side surface portion 3b has a region where the width of the electrode is narrowed in the central portion in the stacking direction (z direction). For example, in FIG. 6A, as an example, the electrode width of the external electrode side surface portion 3b is maximized at the end in the stacking direction (z direction) (hereinafter sometimes referred to as the upper end or the lower end) and directed toward the center. The shape gradually becomes smaller.

第２実施形態のコンデンサ１は、図３（ｂ）に示すように、積層体２の長辺方向（ｘ方向）の長さをＬ０とし、第１の側面２ｂにおける外部電極３の長辺方向（ｘ方向）の長さをＬ１とした場合に、外部電極３の長辺方向の長さＬ１と、積層体２の長辺方向の長さＬ０との比（Ｌ１／Ｌ０）が０．２〜０．８５、特には０．２〜０．６、さらには０．３〜０．６であってもよい。このような範囲とすることにより、特許文献１に記載されているように、音鳴きを低減することができる。   In the capacitor 1 of the second embodiment, as shown in FIG. 3B, the length in the long side direction (x direction) of the multilayer body 2 is L0, and the long side direction of the external electrode 3 on the first side surface 2b. When the length in the (x direction) is L1, the ratio (L1 / L0) of the length L1 in the long side direction of the external electrode 3 to the length L0 in the long side direction of the laminate 2 is 0.2. It may be -0.85, especially 0.2-0.6, and further 0.3-0.6. By setting it as such a range, as described in Patent Document 1, it is possible to reduce noise.

第２実施形態では、第１実施形態のように導体部７を有していてもよいが、導体部７を有していなくてもよい。第２実施形態において、導体部７を有している場合、コンデンサ１のインダクタンスを低減できる。   In the second embodiment, the conductor portion 7 may be provided as in the first embodiment, but the conductor portion 7 may not be provided. In the second embodiment, when the conductor portion 7 is provided, the inductance of the capacitor 1 can be reduced.

＜第３実施形態＞
図７は、コンデンサ１の第３実施形態を示すものであり、コンデンサ１を積層方向（ｚ方向）から平面視したものである。第３実施形態では、外部電極側面部３ｂは、第１の側面２ｂにおける主面２ａの長辺方向（ｘ方向）の中央部を含むとともに両端部を含まないように設けられている。なお、第１の側面２ｂの中央部とは、第１の側面２ｂを長辺方向（ｘ方向）に２等分する２等分線ｂｃ（図３（ｂ）を参照）を含む領域である。また、第２の側面２ｃには外部電極３は設けられていない。<Third Embodiment>
FIG. 7 shows a third embodiment of the capacitor 1, which is a plan view of the capacitor 1 from the stacking direction (z direction). In the third embodiment, the external electrode side surface portion 3b is provided so as to include the central portion in the long side direction (x direction) of the main surface 2a of the first side surface 2b and not include both end portions. The central portion of the first side surface 2b is a region including a bisector bc (see FIG. 3B) that bisects the first side surface 2b in the long side direction (x direction). . Further, the external electrode 3 is not provided on the second side surface 2c.

第３実施形態では、図７（ａ）に示すように、主面２ａの長辺方向（ｘ方向）において、外部電極延出部３ａの第１の側面２ｂ側、すなわち外部電極側面部３ｂ側の端部（以下、外端部ともいう）の長さをＬ１とし、短辺方向（ｙ方向）の主面２ａ中央側の端部（以下、内端部ともいう）の長さをＬ３としたとき、Ｌ１＞Ｌ３である。   In the third embodiment, as shown in FIG. 7A, in the long side direction (x direction) of the main surface 2a, the first side surface 2b side of the external electrode extension 3a, that is, the external electrode side surface portion 3b side. L1 is the length of the end portion (hereinafter also referred to as the outer end portion), and L3 is the length of the end portion (hereinafter also referred to as the inner end portion) of the main surface 2a in the short side direction (y direction). L1> L3.

換言すれば、主面２ａの長辺方向（ｘ方向）に沿った、延出部３ａの長さは、延出部３ａの外部電極側面部３ｂ側の端部（外端部）を最大として中央側にかけて小さくなる形状を有している。具体的には、外部電極側面部３ｂ側を底辺（下底）とした台形状（図７（ａ））、三角形状（図７（ｂ））、外部電極側面部３ｂ側を弦とした弓状（半円状、半楕円状を含む）（図７（ｃ））などの形状が挙げられる。三角形状や台形状などの多角形状とは、その角部（頂点）が丸みを帯びている場合も含むものとする。また、延出部３ａの内端部は、外部電極側面部３ｂ側に向けて窪んだ形状をなしていてもよい。なお、延出部３ａの形状が図７（ｂ）、（ｃ）に示すような三角形状や弓状をなし、内端部のｘ方向の長さの評価が困難な場合、延出部３ａのｙ方向の長さＰに対して、外端部からＰの０．９倍の位置（図７（ｂ）、（ｃ）の破線）におけるｘ方向に沿った長さを、内端部の長さＬ２として評価してもよい。   In other words, the length of the extending portion 3a along the long side direction (x direction) of the main surface 2a is maximized at the end portion (outer end portion) of the extending portion 3a on the external electrode side surface portion 3b side. It has a shape that decreases toward the center. Specifically, a trapezoidal shape (FIG. 7 (a)) and a triangular shape (FIG. 7 (b)) with the external electrode side surface 3b side as the base (lower base), and a bow with the external electrode side surface 3b side as a string. Shapes (including semicircular and semi-elliptical shapes) (FIG. 7C). The polygonal shape such as a triangular shape or a trapezoidal shape includes a case where the corner (vertex) is rounded. Further, the inner end portion of the extending portion 3a may have a shape recessed toward the external electrode side surface portion 3b side. In addition, when the shape of the extending part 3a is a triangle or an arc as shown in FIGS. 7B and 7C, and it is difficult to evaluate the length of the inner end in the x direction, the extending part 3a The length along the x direction at a position 0.9 times P from the outer end portion (broken line in FIGS. 7B and 7C) from the outer end portion of the length P in the y direction of the inner end portion. You may evaluate as length L2.

第３実施形態では、第１実施形態のように導体部７を有していてもよいが、導体部７を有していなくてもよい。第３実施形態において、導体部７を有している場合、コンデンサ１のインダクタンスを低減できる。また、第３実施形態では、第２実施形態のように、外部電極側面部３ｂが、積層方向（ｚ方向）の中央部に電極の幅が狭くなる領域を有していてもよいが、有していなくてもよい。第３実施形態において、外部電極側面部３ｂが、積層方向（ｚ方向）の中央部に電極の幅が狭くなる領域を有している場合、音鳴きをより低減できる。   In the third embodiment, the conductor portion 7 may be provided as in the first embodiment, but the conductor portion 7 may not be provided. In 3rd Embodiment, when it has the conductor part 7, the inductance of the capacitor | condenser 1 can be reduced. In the third embodiment, as in the second embodiment, the external electrode side surface portion 3b may have a region where the width of the electrode becomes narrow at the center in the stacking direction (z direction). You don't have to. In 3rd Embodiment, when the external electrode side surface part 3b has the area | region where the width | variety of an electrode becomes narrow in the center part of a lamination direction (z direction), a noise can be reduced more.

＜実装構造体＞
コンデンサ１の実装構造体の実施形態について一例を説明する。コンデンサ１は、図８に示すように、例えば、はんだを介して回路基板（以下、基板１２という）上に実装される。基板１２は、例えば、ノートパソコン、スマートフォンまたは携帯電話等に用いられるものである。基板１２の表面には、例えばコンデンサ１が電気的に接続される電気回路が形成されている。なお、基板１２は、表面の絶縁層を省略して示している。<Mounting structure>
An example of an embodiment of the mounting structure of the capacitor 1 will be described. As shown in FIG. 8, the capacitor 1 is mounted on a circuit board (hereinafter, referred to as a board 12) via solder, for example. The board | substrate 12 is used for a notebook computer, a smart phone, a mobile phone, etc., for example. On the surface of the substrate 12, for example, an electric circuit to which the capacitor 1 is electrically connected is formed. Note that the substrate 12 is shown with the insulating layer on the surface omitted.

具体的には、図８に示すように、基板１２の実装面には、例えばコンデンサが実装される一対の基板電極１３が設けられており、基板電極１３から配線（図示せず）が延びている。コンデンサ１は、例えば、一方の外部電極３と一方の基板電極１３とがはんだ接合され、また、他方の外部電極３と他方の基板電極１３とがはんだ接合される。基板１２にはんだ接合されたコンデンサ１は、主面２ａのいずれか一方が基板１２の実装面と対向している。   Specifically, as shown in FIG. 8, a mounting surface of the substrate 12 is provided with a pair of substrate electrodes 13 on which capacitors are mounted, for example, and wiring (not shown) extends from the substrate electrodes 13. Yes. In the capacitor 1, for example, one external electrode 3 and one substrate electrode 13 are soldered, and the other external electrode 3 and the other substrate electrode 13 are soldered. In the capacitor 1 soldered to the substrate 12, either one of the main surfaces 2 a faces the mounting surface of the substrate 12.

外部電極３と、基板電極１３との間には、はんだ層が形成され、外部電極３に沿ってはんだフィレット１４が形成される。Ｃは、基板１２の実装面と、コンデンサ１との間隔であり、Ｈ２は基板１２の実装面からのはんだフィレット１４の高さである。このように基板１２にはんだを塗布してコンデンサ１を実装する場合、使用する材料は、外部電極３との濡れ性のよいものであれば特に制限はない。   A solder layer is formed between the external electrode 3 and the substrate electrode 13, and a solder fillet 14 is formed along the external electrode 3. C is the distance between the mounting surface of the substrate 12 and the capacitor 1, and H2 is the height of the solder fillet 14 from the mounting surface of the substrate 12. When the capacitor 1 is mounted by applying solder to the substrate 12 as described above, the material used is not particularly limited as long as it has good wettability with the external electrode 3.

一方、図９（ａ）に示すように、従来のコンデンサ１０１は、直方体状の積層体１０２と、その両端部の外表面に設けられた外部電極１０３と、を備えている。図９（ｂ）は、図９（ａ）のｚ方向から見た平面図である。図９（ｃ）は、基板１２に実装したコンデンサの従来の実装構造体を示すもので、図７（ｂ）のＢ−Ｂ線断面図である。   On the other hand, as shown in FIG. 9A, a conventional capacitor 101 includes a rectangular parallelepiped laminated body 102 and external electrodes 103 provided on the outer surfaces of both ends thereof. FIG. 9B is a plan view seen from the z direction of FIG. FIG. 9C shows a conventional mounting structure of the capacitor mounted on the substrate 12, and is a cross-sectional view taken along line BB of FIG. 7B.

積層体１０２は、図９（ｃ）に示すように、誘電体層１０４と内部電極１０５とが交互に積層されたものである。内部電極１０５は、積層体１０２の両端部のいずれか一方において外部電極１０３と電気的に接続している。   As shown in FIG. 9C, the laminated body 102 is obtained by alternately laminating dielectric layers 104 and internal electrodes 105. The internal electrode 105 is electrically connected to the external electrode 103 at one of both end portions of the multilayer body 102.

例えば、誘電体層１０４としてはチタン酸バリウムなどの強誘電性を有する材料が用いられ、内部電極１０５としてはＮｉなどの金属材料が用いられている。また、外部電極１０３は、通常、下地電極としてＣｕペーストを焼き付け、その表面にＮｉおよびＳｎめっきを施したものが用いられている。   For example, the dielectric layer 104 is made of a ferroelectric material such as barium titanate, and the internal electrode 105 is made of a metal material such as Ni. In addition, the external electrode 103 is usually made by baking a Cu paste as a base electrode and performing Ni and Sn plating on the surface thereof.

従来のコンデンサ１０１においては、図９（ｃ）に示すように、外部電極１０３と、基板１２上の基板電極１３とが、はんだを介して電気的に接続された状態で固定される。はんだは、外部電極１０３と基板電極１３の間の隙間を埋めるとともに、積層体１０２の端面と、側面および上下面の一部を被覆する外部電極１０３をさらに被覆してはんだフィレット１１４を形成している。   In the conventional capacitor 101, as shown in FIG. 9C, the external electrode 103 and the substrate electrode 13 on the substrate 12 are fixed in a state of being electrically connected via solder. The solder fills the gap between the external electrode 103 and the substrate electrode 13, and further coats the external electrode 103 that covers the end surface of the laminate 102 and the side surface and part of the upper and lower surfaces to form a solder fillet 114. Yes.

このような状態で基板１２に実装されたコンデンサ１０１に、直流電圧（ＤＣバイアス）とともに交流電圧が印加されると、直流電圧による電歪効果のため誘電体層１０４に圧電的な性質が生じ、交流電圧により圧電振動が発生する。さらに、コンデンサ１０１の圧電振動が、はんだフィレット１１４を介して基板１２に伝わって、基板１２が振動する。基板１２が振動して可聴域の共振周波数で共振した際に、「音鳴き」と呼ばれる振動音が発生する。   In this state, when an AC voltage is applied to the capacitor 101 mounted on the substrate 12 together with a DC voltage (DC bias), a piezoelectric property is generated in the dielectric layer 104 due to an electrostrictive effect due to the DC voltage, Piezoelectric vibration is generated by the AC voltage. Furthermore, the piezoelectric vibration of the capacitor 101 is transmitted to the substrate 12 via the solder fillet 114, and the substrate 12 vibrates. When the substrate 12 vibrates and resonates at an audible resonance frequency, a vibration sound called “sounding” is generated.

一例として、従来のコンデンサ１０１を基板１２に実装した、従来の実装構造体の場合の音鳴きを測定した。測定には、コンデンサ１０１として、１００５型のコンデンサ（容量１０μＦ、定格電圧４Ｖ、以下、評価部品ともいう）を用い、基板１２としては１００×４０ｍｍ、厚さ０．８ｍｍのＦＲ４材（Flame retardant Type４）材からなるガラスエポキシ基板を用いた。コンデンサ１０１は、Ｓｎ−Ａｇ−Ｃｕ（ＳＡＣ）系のはんだを用いて基板１２の中央に実装した。評価部品を基板１２に実装した後、実装状態をマイクロスコープにて観察し、はんだフィレット１１４のフィレット高さＨ２が４６０μｍ、基板１２と評価部品との間隔Ｃが４５μｍであることを確認した。   As an example, the noise of a conventional mounting structure in which the conventional capacitor 101 is mounted on the substrate 12 was measured. For the measurement, a 1005 type capacitor (capacity 10 μF, rated voltage 4 V, hereinafter also referred to as an evaluation part) is used as the capacitor 101, and the substrate 12 is an FR4 material (Flame retardant Type 4) of 100 × 40 mm and a thickness of 0.8 mm. A glass epoxy substrate made of a material was used. The capacitor 101 was mounted on the center of the substrate 12 using Sn—Ag—Cu (SAC) solder. After mounting the evaluation component on the substrate 12, the mounting state was observed with a microscope, and it was confirmed that the fillet height H2 of the solder fillet 114 was 460 μm and the distance C between the substrate 12 and the evaluation component was 45 μm.

測定は、図１０に示すような音圧レベルの測定装置を用いて行った。評価部品を基板１２に実装した実装基板２１（以下、単に実装基板ともいう）を、無響箱２２（内寸６００×７００ｍｍ、高さ６００ｍｍ）内に設置した。基板１２の中央から基板１２に垂直な方向に３ｍｍ離間した位置に集音マイク２３を設置して音鳴きを集音し、アンプ２４およびＦＥＴアナライザ２５（小野測器製 ＤＳ２１００）で、集音された音の音圧レベルを測定した。図１１（ａ）に、コンデンサに対して４Ｖの直流電圧（ＤＣバイアス）および２０Ｈｚ〜２０ｋＨｚ、１Ｖｐ−ｐの交流電圧を印加した際の音鳴き測定結果を示す。   The measurement was performed using a sound pressure level measuring apparatus as shown in FIG. A mounting substrate 21 (hereinafter also simply referred to as a mounting substrate) on which the evaluation component is mounted on the substrate 12 was placed in an anechoic box 22 (inner dimensions 600 × 700 mm, height 600 mm). A sound collecting microphone 23 is installed at a position 3 mm away from the center of the substrate 12 in a direction perpendicular to the substrate 12 to collect sound, and the sound is collected by an amplifier 24 and an FET analyzer 25 (DS2100 manufactured by Ono Sokki). The sound pressure level of the sound was measured. FIG. 11 (a) shows the measurement results of squeal when a DC voltage (DC bias) of 4V and an AC voltage of 20 Hz to 20 kHz and 1 Vp-p are applied to the capacitor.

なお、図１１（ａ）においては、音圧レベルをＡ特性音圧レベル（ｄＢＡ）で示した。０ｄＢＡは人間が音として聞こえる最低の音圧レベルに相当する。これは人間の聴覚に近くなるように周波数毎に重み付けされた音圧レベルであり、サウンドレベルメータ（騒音計）の規格（ＪＩＳＣ１５０９−１：２００５）に記載されている。   In FIG. 11A, the sound pressure level is indicated by an A characteristic sound pressure level (dBA). 0 dBA corresponds to the lowest sound pressure level that humans can hear as sound. This is a sound pressure level weighted for each frequency so as to be close to human hearing, and is described in the standard of a sound level meter (sound level meter) (JISC1509-1: 2005).

次に、コンデンサ単体の圧電振動についてシミュレーションを行った。まず、評価部品に、４Ｖの直流電圧（ＤＣバイアス）を印加した状態でインピーダンスを測定した。測定結果を図１２に示す。   Next, a simulation was performed for piezoelectric vibration of a single capacitor. First, impedance was measured in a state where a DC voltage (DC bias) of 4 V was applied to the evaluation part. The measurement results are shown in FIG.

評価部品に基くモデル（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、積層体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）を用いてインピーダンスのシミュレーションを行った。２ＧＨｚ以上の周波数領域に存在する圧電共振ピークについて、測定した実測値（図１２）に合致するように、評価部品の材料パラメータのフィッティングを行った。図１３はインピーダンスのシミュレーションに使用した有限要素法のモデルを模式的に示したものである。これは、対称性を考慮した１／８モデルであり、図１３の前面に現れている２つの断面、および下側の断面は対称面である。   An impedance simulation was performed using a model based on the evaluation part (dielectric material: barium titanate material, internal electrode: Ni, external electrode: Cu, laminate size: 1100 × 620 × 620 μm, external electrode thickness 20 μm). . The material parameters of the evaluation part were fitted so that the piezoelectric resonance peak existing in the frequency region of 2 GHz or more matches the measured value actually measured (FIG. 12). FIG. 13 schematically shows a finite element method model used for impedance simulation. This is a 1/8 model considering symmetry, and the two cross sections appearing on the front surface of FIG. 13 and the lower cross section are symmetry planes.

フィッティングにより得られた誘電体層１０４のパラメータ（弾性スティフネスｃｉｊおよび圧電定数ｅｉｊ）を表１に示す。表１より、評価部品の誘電体層１０４の材料特性には異方性（ｃ１１＞ｃ３３、ｃ２２＞ｃ３３）があることがわかる。これは、内部電極１０５による圧縮応力に起因するものと考えられる。Table 1 shows the parameters (elastic stiffness c ij and piezoelectric constant e ij ) of the dielectric layer 104 obtained by the fitting. From Table 1, it can be seen that the material properties of the dielectric layer 104 of the evaluation part have anisotropy (c 11 > c 33 , c 22 > c 33 ). This is considered due to the compressive stress caused by the internal electrode 105.

得られた誘電体層１０４のパラメータと、測定に用いた実装基板２１（フィレット高さ４６０μｍ、基板と評価部品との間隔４５μｍ）に基いて、実装構造のモデルを作成し、シミュレーションを行った。図１１（ｂ）は、シミュレーションによって得られた実装基板２１の振動振幅を、Ａ特性音圧レベルに換算した結果を示すグラフである。音鳴りの周波数特性は、評価部品の振動特性と実装基板２１の共振モードに依存することから、図１１（ｂ）に示すシミュレーションの結果は、図１１（ａ）に示す実測値と、特に音圧の高い１０ｋＨｚ以下の低周波数領域において、音圧レベル、周波数特性のいずれもよく一致していた。したがって、このパラメータを用いてシミュレーションを行うことで、実装構造や評価部品自体の構造を変化させたときの音鳴りに対する影響が確認できる。   Based on the parameters of the obtained dielectric layer 104 and the mounting substrate 21 used for measurement (fillet height 460 μm, distance between the substrate and the evaluation component 45 μm), a mounting structure model was created and simulated. FIG. 11B is a graph showing the result of converting the vibration amplitude of the mounting substrate 21 obtained by the simulation into an A characteristic sound pressure level. Since the frequency characteristics of the sounding sound depend on the vibration characteristics of the evaluation component and the resonance mode of the mounting substrate 21, the simulation result shown in FIG. 11B shows the actual measurement values shown in FIG. In the low frequency region of 10 kHz or less where the pressure is high, both the sound pressure level and the frequency characteristics are in good agreement. Therefore, by performing a simulation using this parameter, it is possible to confirm the influence on the sound produced when the mounting structure or the structure of the evaluation component itself is changed.

また、得られたパラメータを用いて、評価部品の可聴周波数領域（２０Ｈｚ〜２０ｋＨｚ）における振動モードを、上述の１／８モデルを用いて計算した。１０ｋＨｚにおける計算結果を図１４に示す。なお、図１４（ａ）は、１／８モデルの内部側（対称面側）からみたものであり、図１４（ｂ）は、図１４（ａ）の反対側、すなわち１／８モデルの外部側（表面側）からみたものである。ここで、破線は交流電圧を印加していない状態の評価部品の形状を示し、実線は交流電圧により最大に変位した状態の評価部品の形状を示している。この結果から、評価部品は、可聴周波数領域において積層面方向には拡がり振動を、厚み方向（積層方向）には伸縮振動をしていることがわかる。この結果から、評価部品全体を模式的に表した図１５に示すように、評価部品の積層方向に位置する２つの主面において、各辺の中央部に振動振幅が小さい、すなわち振動の節ともいえる領域（以下、節状部という）１５が存在することがわかる。   In addition, using the obtained parameters, the vibration mode in the audible frequency region (20 Hz to 20 kHz) of the evaluation component was calculated using the above 1/8 model. FIG. 14 shows the calculation result at 10 kHz. 14A is a view from the inside (symmetrical plane side) of the 1/8 model, and FIG. 14B is the opposite side of FIG. 14A, that is, the outside of the 1/8 model. Viewed from the side (surface side). Here, the broken line indicates the shape of the evaluation component in a state where no AC voltage is applied, and the solid line indicates the shape of the evaluation component that is displaced to the maximum by the AC voltage. From this result, it can be seen that the evaluation component performs spreading vibration in the laminated surface direction and stretching vibration in the thickness direction (stacking direction) in the audible frequency region. From this result, as shown in FIG. 15 schematically showing the entire evaluation component, the vibration amplitude is small at the center of each side on the two main surfaces located in the stacking direction of the evaluation component, that is, both vibration nodes. It can be seen that there can be a region 15 (hereinafter referred to as a node-like portion).

第１実施形態〜第３実施形態のコンデンサ１の内部構造は、評価部品と同等であるため、このような節状部１５は評価部品同様、第１実施形態〜第３実施形態のコンデンサ１にも存在する。したがって、コンデンサ１をその節状部１５において、外部電極３およびはんだを介して基板１２に固定することで、基板１２へのコンデンサ１の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。   Since the internal structure of the capacitor 1 of the first to third embodiments is equivalent to that of the evaluation part, such a node 15 is similar to the evaluation part in the capacitor 1 of the first to third embodiments. Is also present. Therefore, it is considered that the capacitor 1 is fixed to the substrate 12 through the external electrode 3 and solder at the node portion 15, so that the propagation of the piezoelectric vibration of the capacitor 1 to the substrate 12 is suppressed, and the noise can be reduced. It is done.

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。積層体２は、外寸を評価部品と同様（１１００（Ｌ０）×６２０×６２０μｍ）とした。外部電極３は、Ｌ１を、２２０μｍ（Ｌ１／Ｌ０＝０．２）、３３０μｍ（Ｌ１／Ｌ０＝０．３）、４４０μｍ（Ｌ１／Ｌ０＝０．４）５５０μｍ（Ｌ１／Ｌ０＝０．５）、６６０μｍ（Ｌ１／Ｌ０＝０．６）とし、側面部３ｂの形状を矩形状とした。主面２ａにおける外部電極延出部３ａの形状は、ｙ方向の長さＰが８０μｍの矩形状とした。コンデンサ１に関わる他の条件は、前述の評価部品における音鳴りのシミュレーションと同様とした。なお、本シミュレーションのはんだフィレットの高さＨ２は１２０μｍとした。   A sound simulation was performed using the following model of the present embodiment. The laminate 2 had the same outer dimensions as the evaluation part (1100 (L0) × 620 × 620 μm). The external electrode 3 has L1 of 220 μm (L1 / L0 = 0.2), 330 μm (L1 / L0 = 0.3), 440 μm (L1 / L0 = 0.4), 550 μm (L1 / L0 = 0.5). 660 μm (L1 / L0 = 0.6), and the shape of the side surface portion 3b was rectangular. The shape of the external electrode extension 3a on the main surface 2a was a rectangular shape having a length P in the y direction of 80 μm. Other conditions related to the capacitor 1 were the same as those of the simulation of sound generation in the evaluation part described above. The height H2 of the solder fillet in this simulation was 120 μm.

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均し、音圧レベルの平均値を求めた。本実施形態における音圧レベルの平均値について、前述の評価部品の場合、すなわち従来の実装構造体（ただし、はんだフィレットの高さを４００μｍとした場合）の音圧レベルの平均値からの低減量（ｄＢＡ）を表２に記載した。   The obtained results were averaged over a frequency range of 5 Hz to 20 kHz, and the average value of the sound pressure levels was obtained. About the average value of the sound pressure level in the present embodiment, the amount of reduction from the average value of the sound pressure level of the above-described evaluation component, that is, the conventional mounting structure (where the height of the solder fillet is 400 μm). (DBA) is shown in Table 2.

この表２から、外部電極３の長辺方向の長さＬ１と、積層体２の長辺方向の長さＬ０との比（Ｌ１／Ｌ０）が０．２〜０．６である本実施形態では、前述の評価部品の場合、すなわち従来の実装構造に対して５ｄＢＡ以上低減された結果となった。   From this table 2, the ratio (L1 / L0) of the length L1 in the long side direction of the external electrode 3 to the length L0 in the long side direction of the laminate 2 is 0.2 to 0.6. Then, in the case of the above-mentioned evaluation part, that is, the result was reduced by 5 dBA or more compared to the conventional mounting structure.

外部電極３の側面部３ｂの上端および下端における電極幅（Ｌ１）を６６０μｍ（Ｌ１／Ｌ０＝０．６）、積層方向（ｚ方向）の中央部を含み上端および下端から１２０μｍ以上離間した部位における電極幅（Ｌ２）を１６０μｍとした（Ｌ２／Ｌ１＝０．２４）。積層方向の上端および下端から１２０μｍまでの領域における外部電極側面部３ｂの形状は、Ｌ１およびＬ２を底辺とする等脚台形状とした。主面２ａにおける外部電極延出部３ａのｙ方向の長さＰは、８０μｍとした。コンデンサ１に関わる他の条件は、前述の評価部品における音鳴りのシミュレーションと同様とした。なお、本シミュレーションのはんだフィレットの高さＨ２は１２０μｍとした。   The electrode width (L1) at the upper end and the lower end of the side surface portion 3b of the external electrode 3 is 660 μm (L1 / L0 = 0.6), and includes a central portion in the stacking direction (z direction) and at a part spaced 120 μm or more from the upper end and the lower end. The electrode width (L2) was 160 μm (L2 / L1 = 0.24). The shape of the external electrode side surface portion 3b in the region from the upper end and the lower end in the stacking direction to 120 μm was an isosceles trapezoidal shape having L1 and L2 as the bottoms. The length P in the y direction of the external electrode extension 3a on the main surface 2a was 80 μm. Other conditions related to the capacitor 1 were the same as those of the simulation of sound generation in the evaluation part described above. The height H2 of the solder fillet in this simulation was 120 μm.

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均し、音圧レベルの平均値を求めた。本シミュレーションにおける音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体（ただし、はんだフィレットの高さを４００μｍとした場合）の音圧レベルの平均値に対して、６ｄＢＡ低減された結果となった。これは、Ｌ１、Ｌ２をいずれも６６０μｍ、すなわち第１の側面２ｂにおいて矩形状をなす外部電極側面部３ｂとした場合（表１のＬ１／Ｌ０＝０．６）に対しても、音圧レベルの平均値を１ｄＢＡ程度低減する効果を有するものであった。   The obtained results were averaged over a frequency range of 5 Hz to 20 kHz, and the average value of the sound pressure levels was obtained. The average value of the sound pressure level in this simulation is 6 dBA with respect to the average value of the sound pressure level of the above-described evaluation component, that is, the conventional mounting structure (when the height of the solder fillet is 400 μm). The result was reduced. This is the case where both L1 and L2 are 660 μm, that is, when the external electrode side surface portion 3b is rectangular on the first side surface 2b (L1 / L0 = 0.6 in Table 1). Has an effect of reducing the average value of about 1 dBA.

外部電極側面部３ｂの積層方向（ｚ方向）の中央部の、長辺方向（ｘ方向）の長さであるＬ２は、Ｌ０との比（Ｌ２／Ｌ０）にして０．５以下、特には０．３以下としてもよい。振動振幅の大きい第１の側面２ｂの中央部における電極幅は、内部電極層５同士の電気的接続が確保できる範囲であればよく、振動の伝播を抑制するという点では電極幅が小さいことがよい。なお、Ｌ１＞Ｌ２が成立することは言うまでもない。   L2 which is the length in the long side direction (x direction) of the central portion in the stacking direction (z direction) of the external electrode side surface portion 3b is 0.5 or less in terms of the ratio (L2 / L0) to L0, in particular It is good also as 0.3 or less. The electrode width at the center of the first side surface 2b having a large vibration amplitude may be in a range that can ensure electrical connection between the internal electrode layers 5, and the electrode width may be small in terms of suppressing vibration propagation. Good. Needless to say, L1> L2 holds.

外部電極３のＬ１を２８０μｍ（Ｌ１／Ｌ０＝０．２５）とし、主面２ａにおける延出部３ａの形状は、外端部を底辺とした二等辺三角形状としてシュミレーションを行った。延出部３ａである二等辺三角形の高さ（ｙ方向の長さＰ）は８０μｍとした。側面部３ｂの形状は矩形状とした。コンデンサ１に関わる他の条件は、前述の評価部品における音鳴りのシミュレーションと同様とした。ただし、本シミュレーションにおいては、はんだフィレットの高さを４００μｍとした。   The simulation was performed by setting L1 of the external electrode 3 to 280 μm (L1 / L0 = 0.25), and the shape of the extended portion 3a on the main surface 2a was an isosceles triangle having the outer end as a base. The height (the length P in the y direction) of the isosceles triangle that is the extending portion 3a was 80 μm. The shape of the side surface portion 3b was rectangular. Other conditions related to the capacitor 1 were the same as those of the simulation of sound generation in the evaluation part described above. However, in this simulation, the height of the solder fillet was 400 μm.

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均し、音圧レベルの平均値を求めた。本シミュレーションにおける音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体に対して１３ｄＢＡ低減された結果となった。これは、Ｌ１、Ｌ２、Ｌ３をいずれも２８０μｍ、すなわち主面２ａ、第１の側面２ｂのいずれにおいても長方形状をなす外部電極３とした場合に対しても、音圧レベルの平均値を１ｄＢＡ程度低減する効果を有するものであった。   The obtained results were averaged over a frequency range of 5 Hz to 20 kHz, and the average value of the sound pressure levels was obtained. The average value of the sound pressure level in this simulation was reduced by 13 dBA in the case of the above-described evaluation component, that is, the conventional mounting structure. This is because the average value of the sound pressure level is 1 dBA even when L1, L2, and L3 are all 280 μm, that is, the external electrode 3 has a rectangular shape on both the main surface 2a and the first side surface 2b. It had an effect of reducing the degree.

＜他の態様＞
第２実施形態における外部電極側面部３ｂの形状は、図１６に示すような種々の形状としてもよい。図１６では、矩形状を基本形状とした外部電極側面部３ｂのｚ方向の中央部に、電極幅の狭い領域を有している。<Other aspects>
The shape of the external electrode side surface portion 3b in the second embodiment may be various shapes as shown in FIG. In FIG. 16, a region having a narrow electrode width is provided at the center in the z direction of the external electrode side surface portion 3b having a rectangular shape as a basic shape.

図１６（ａ）に示す外部電極側面部３ｂ１は、矩形状のｚ方向の中央部の一部が切り取られた形状であり、ｘ方向の両端にｚ軸方向の中央部を含む矩形状の一対の凹部を有する形状である。ここで、凹部とは、外部電極側面部３ｂの上下端においてｘ方向の両端に位置し、ｚ方向に互いに対向する頂点を結ぶ一対の線分を引いたとき、外部電極側面部３ｂの輪郭が一対の線分の間に位置する部分とする。   The external electrode side surface part 3b1 shown in FIG. 16A has a shape in which a part of the central part in the rectangular z direction is cut off, and a pair of rectangular shapes including the central part in the z-axis direction at both ends in the x direction. It is the shape which has a recessed part. Here, the concave portions are located at both ends in the x direction at the upper and lower ends of the external electrode side surface portion 3b, and when the pair of line segments connecting the vertices facing each other in the z direction are drawn, the outline of the external electrode side surface portion 3b is It is a portion located between a pair of line segments.

図１６（ｂ）に示す外部電極側面部３ｂ２は、矩形状のｚ方向の中央部の一部が切り取られた形状であり、さらに、切り取られた一対の領域同士が対向する側に位置する角部１７の両方が丸みを有している。このように角部１７の両方が丸みを有する外部電極側面部３ｂ２では、図１７（ａ）に示すように、例えば、はんだ接合を行なうリフローの際に、ｚ方向の下方に位置する角部１７に挟まれた領域の丸みを帯びた部分に溶融はんだ１６が沿うように這い上がり、溶融はんだ１６が円形状になりやすくなり、表面張力効果が増大する。すなわち、外部電極側面部３ｂ２の中央部の電極幅の狭い領域において、溶融はんだ１６がその表面張力により外部電極側面部３ｂ２と濡れにくくなり、溶融はんだ１６の這い上がりが抑制される。したがって、積層セラミックコンデンサ１は、振動振幅の大きい第１の側面２ｂの中央部、または、中央部の上方にはんだフィレット１４が形成されにくくなり、振動が基板１２により伝わりにくくなる。   The external electrode side surface portion 3b2 shown in FIG. 16B has a shape in which a part of the central portion in the z-direction of the rectangular shape is cut out, and further, the corner located on the side where the pair of cut out regions are opposed to each other. Both parts 17 are rounded. Thus, in the external electrode side surface portion 3b2 in which both the corner portions 17 are rounded, as shown in FIG. 17A, for example, the corner portion 17 positioned below in the z direction during solder reflow is performed. The molten solder 16 crawls up along the rounded portion of the region sandwiched between the two, so that the molten solder 16 tends to be circular and the surface tension effect is increased. That is, in the region where the electrode width is narrow at the center portion of the external electrode side surface portion 3b2, the molten solder 16 becomes difficult to get wet with the external electrode side surface portion 3b2 due to the surface tension, and the creeping of the molten solder 16 is suppressed. Therefore, in the multilayer ceramic capacitor 1, the solder fillet 14 is difficult to be formed at the central portion of the first side surface 2 b having a large vibration amplitude or above the central portion, and the vibration is hardly transmitted to the substrate 12.

図１６（ｃ）に示す外部電極側面部３ｂ３は、矩形状のｚ方向の中央部の一部が切り取られた形状であり、さらに、切り取られた一対の領域同士が対向する側に位置する角部１７の両方が丸みを有するとともに、切り取られた一対の領域の外側に位置する角部１８の両方が丸みを有している。外部電極側面部３ｂ３は、外部電極側面部３ｂ２と同様な効果が得られる。   The external electrode side surface portion 3b3 shown in FIG. 16 (c) has a shape in which a part of the central portion in the z-direction of the rectangular shape is cut out, and further, the corner located on the side where the pair of cut out regions face each other. Both of the portions 17 have roundness, and both of the corner portions 18 located outside the pair of cut out regions have roundness. The external electrode side surface portion 3b3 has the same effect as the external electrode side surface portion 3b2.

図１６（ｄ）に示す外部電極側面部３ｂ４は、電極幅がｚ方向の両端部（一対の主面２ａ側）から中央部に向かって漸次小さくなっている。すなわち、外部電極側面部３ｂ４は、ｚ方向の中央部に電極幅の狭い領域を有しており、電極幅が中央部から上下方向に向かって漸次大きくなっている。換言すれば、外部電極側面部３ｂ４は、ｘ方向の両端に、ｘ方向の中央側に向けて凹んでいる湾曲部１９（丸み）を有している。外部電極側面部３ｂ４も、図１７（ｂ）に示すように、外部電極側面部３ｂ２、３ｂ３と同様な効果が得られる。湾曲部１９の形状は、溶融はんだの量等に応じて適宜設定すればよい。   In the external electrode side surface portion 3b4 shown in FIG. 16D, the electrode width gradually decreases from both end portions in the z direction (on the pair of main surfaces 2a side) toward the center portion. That is, the external electrode side surface portion 3b4 has a region with a narrow electrode width at the center in the z direction, and the electrode width gradually increases from the center toward the vertical direction. In other words, the external electrode side surface portion 3b4 has curved portions 19 (roundness) that are recessed toward the center side in the x direction at both ends in the x direction. As shown in FIG. 17B, the external electrode side surface portion 3b4 can provide the same effects as the external electrode side surface portions 3b2, 3b3. What is necessary is just to set the shape of the curved part 19 suitably according to the quantity etc. of molten solder.

第３実施形態における延出部３ａの形状は、図１４の結果から節状部１５の形状を考慮すると、二等辺三角形状、等脚台形状、弓状とするのがよく、特に弓状であることがよい。延出部３ａを、Ｒを有する弓状の角がない形状とすることにより、延出部３ａが剥離しにくくなり、はんだに亀裂が生じにくくなり、実装の信頼性を向上することができる。また、三角形状や台形状などの多角形状の場合も、その角部（頂点）が丸みを帯びた形状とすることで、延出部３ａが剥離しにくくなり、はんだに亀裂が生じにくくなり、実装の信頼性を向上することができる。   The shape of the extending portion 3a in the third embodiment is preferably an isosceles triangular shape, an isosceles trapezoidal shape, and an arcuate shape considering the shape of the node-like portion 15 from the result of FIG. There should be. By making the extension part 3a into a shape having no arcuate corners having R, the extension part 3a is difficult to peel off, cracks are hardly generated in the solder, and the mounting reliability can be improved. Also, in the case of a polygonal shape such as a triangular shape or a trapezoidal shape, by making the corner (vertex) rounded, the extended portion 3a is difficult to peel off, and the solder is less likely to crack, The mounting reliability can be improved.

延出部３ａのｙ方向の長さＰは、Ｗ０に対する比率（Ｐ／Ｗ０）にして０．２５以下とするのがよい。本シミュレーションではＰ／Ｗ０を０．１３としたが、Ｐ／Ｗ０を０．２５以下とすることで、振動振幅の大きい主面２ａの中央部の振動が基板１２に伝わりにくくなり、音鳴りが抑制される。また、実装安定性を確保するという点から、Ｐ／Ｗ０は０．０８以上としてもよい。   The length P in the y direction of the extending portion 3a is preferably 0.25 or less in terms of the ratio (P / W0) to W0. In this simulation, P / W0 is set to 0.13. However, when P / W0 is set to 0.25 or less, the vibration of the central portion of the main surface 2a having a large vibration amplitude is not easily transmitted to the substrate 12, and the sound is emitted. It is suppressed. Moreover, P / W0 is good also as 0.08 or more from the point of ensuring mounting stability.

特に、Ｐ／Ｗ０を０．０８〜０．１５の範囲とし、主面２の振動を基板１２へ伝わりにくくすることで、Ｌ１／Ｌ０を０．５〜０．８５の範囲として実装安定性を確保した場合にも音鳴りの低減を図ることができる。   In particular, by setting P / W0 in the range of 0.08 to 0.15 and making the vibration of the main surface 2 difficult to be transmitted to the substrate 12, L1 / L0 is set in the range of 0.5 to 0.85 and mounting stability is improved. Even when secured, it is possible to reduce noise.

なお、第１〜第３実施形態のコンデンサ１の実装構造体においては、コンデンサ１は基板１２の実装面に直接接触していない。特に、コンデンサ１と基板１２の実装面との間隔であるＣのＨ０に対する比（Ｃ／Ｈ０）は、０．０５以上とするのがよい。なお、上述のシミュレーションでは、Ｃ／Ｈ０を０．０７とした。   In the mounting structure of the capacitor 1 according to the first to third embodiments, the capacitor 1 is not in direct contact with the mounting surface of the substrate 12. In particular, the ratio (C / H0) of C to H0, which is the distance between the capacitor 1 and the mounting surface of the substrate 12, is preferably 0.05 or more. In the above simulation, C / H0 was set to 0.07.

さらに、第１〜第３実施形態の第１の側面２ｂ側における外部電極３の厚さ、すなわち外部電極側面部３ｂの厚さは、積層方向（ｚ方向）の中央部における厚さＴ２が、上端および下端における厚さＴ１以上であってもよい。振動振幅の大きい第１の側面２ｂの中央部において外部電極側面部３ｂが厚く質量が大きいことにより、第１の側面２ｂの中央部の変位が、厚く質量の大きい外部電極３により低減され、基板１２への振動の伝播を抑制できる。   Furthermore, the thickness of the external electrode 3 on the first side surface 2b side of the first to third embodiments, that is, the thickness of the external electrode side surface portion 3b is the thickness T2 in the central portion in the stacking direction (z direction). It may be greater than or equal to the thickness T1 at the upper and lower ends. Since the external electrode side surface portion 3b is thick and has a large mass in the central portion of the first side surface 2b having a large vibration amplitude, the displacement of the central portion of the first side surface 2b is reduced by the thick and large external electrode 3, and the substrate The propagation of vibration to 12 can be suppressed.

また、第１の側面２ｂの中央部において外部電極側面部３ｂが厚いことにより、はんだの這い上がり（はんだフィレット１４の高さ）が抑えられ、はんだを介して振動振幅の大きい第１の側面２ｂの中央部の振動が基板１２に伝わることを抑制できる。   Further, since the external electrode side surface portion 3b is thick at the center of the first side surface 2b, the solder creeping (the height of the solder fillet 14) is suppressed, and the first side surface 2b having a large vibration amplitude through the solder. It can suppress that the vibration of the center part of this is transmitted to the substrate 12.

第１〜第３実施形態において、外部電極側面部３ｂの長辺方向（ｘ方向）の長さの最大値であるＬ１は、Ｌ０との比（Ｌ１／Ｌ０）にして０．２０〜０．８５としてもよい。図１４の結果から、節状部１５を含む比較的振動振幅の小さい領域は、主面２ａの長辺においてその中央（２等分線）を中心に長辺の長さの０．８５程度の範囲に広がりを有しており、この範囲内に外部電極３を形成することで十分な音鳴り低減効果が得られる。上述のシミュレーション１では、Ｌ１／Ｌ０を０．２〜０．６としたが、これを０．８５としても評価部品の場合と比べて５ｄＢＡ程度の音鳴り低減効果が得られる。また、実装安定性という点からＬ１／Ｌ０は０．２以上とするのがよい。Ｌ１／Ｌ０は、振動を低減するとともに実装安定性を確保するという観点から、特に０．３〜０．７の範囲、さらには０．５〜０．６の範囲とするのがよい。   In the first to third embodiments, L1 which is the maximum value of the long side direction (x direction) of the external electrode side surface portion 3b is 0.20 to .0 in a ratio (L1 / L0) to L0. It may be 85. From the results shown in FIG. 14, the region including the node-like portion 15 and having a relatively small vibration amplitude has a long side length of about 0.85 centered on the center (bisector) of the long side of the main surface 2a. The range is wide, and a sufficient noise reduction effect can be obtained by forming the external electrode 3 within this range. In the simulation 1 described above, L1 / L0 is set to 0.2 to 0.6. However, even if this is set to 0.85, a noise reduction effect of about 5 dBA can be obtained as compared with the evaluation part. In view of mounting stability, L1 / L0 is preferably 0.2 or more. L1 / L0 is particularly preferably in the range of 0.3 to 0.7, more preferably in the range of 0.5 to 0.6, from the viewpoint of reducing vibration and ensuring mounting stability.

第１の側面２ｂに外部電極３を備える第１の実施形態、第２実施形態および第３実施形態においては、図１８に示すように、コンデンサ１を短辺方向（ｙ方向）の両端に存在する節状部１５において、はんだ等の導電材料を用いて固定するとともに、長辺方向（ｘ方向）のいずれか一方の節状部１５、すなわち主面２ａのいずれか一方の短辺の中央部において、接合材２０等を用いて固定してもよい。この場合、長辺方向（ｘ方向）の他方の端部が開放端となるため振動の伝播抑制効果が十分に得られるとともに、Ｌ１を小さくしても積層セラミックコンデンサ１の実装安定性を向上することができる。   In the first embodiment, the second embodiment, and the third embodiment having the external electrode 3 on the first side surface 2b, the capacitor 1 exists at both ends in the short side direction (y direction) as shown in FIG. In the nodular part 15 to be fixed using a conductive material such as solder, the nodal part 15 in the long side direction (x direction), that is, the central part of one short side of the main surface 2a In this case, the bonding material 20 or the like may be used for fixing. In this case, since the other end in the long side direction (x direction) is an open end, a vibration propagation suppressing effect can be sufficiently obtained, and the mounting stability of the multilayer ceramic capacitor 1 can be improved even if L1 is reduced. be able to.

第１〜第３実施形態は、たとえばチタン酸バリウム系などの強誘電体材料を誘電体層４に用い、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄなどの金属材料を内部電極５に用いたコンデンサ１において、特に好適に用いられる。第１〜第３実施形態は、特に、１００５型以上の型式のコンデンサ１において顕著な効果を発揮できる。   In the first to third embodiments, a capacitor 1 using a ferroelectric material such as barium titanate for the dielectric layer 4 and a metal material such as Ni, Cu, Ag, or Ag—Pd for the internal electrode 5 is used. Are particularly preferably used. 1st-3rd embodiment can exhibit a remarkable effect especially in the capacitor | condenser 1 of a 1005 type or more type.

なお、第１〜第３実施形態ではコンデンサ１の一例として、一般的な形状のコンデンサを用いて説明したが、それ以外に薄型のものや、種々の構造を有するコンデンサ１に適用可能である。   In the first to third embodiments, the general shape of the capacitor 1 is described as an example of the capacitor 1. However, the present invention can be applied to other thin capacitors and capacitors 1 having various structures.

さらに、外部電極３として、例えば多くのコンデンサの外部電極として用いられている、Ｃｕからなる下地電極にＮｉおよびＳｎめっきを施したものを採用してもよいが、下地電極を用いずめっき電極のみで構成された外部電極３も好適に使用できる。Ｃｕからなる下地電極は比較的柔らかいため、積層体２の圧電振動をある程度吸収して減衰させるが、めっき電極のみの場合、積層体２の圧電振動が外部電極３で減衰されず、音鳴りが顕著になるため、本開示の内容を適用することでより大きな音鳴り抑制効果が得られる。   Further, as the external electrode 3, for example, a base electrode made of Cu that has been subjected to Ni and Sn plating, which is used as an external electrode of many capacitors, may be employed, but only the plating electrode is used without using the base electrode. The external electrode 3 comprised by can also be used conveniently. Since the underlying electrode made of Cu is relatively soft, it absorbs and attenuates the piezoelectric vibration of the laminate 2 to some extent. However, in the case of only the plating electrode, the piezoelectric vibration of the laminate 2 is not attenuated by the external electrode 3 and the sound is produced. Since it becomes remarkable, by applying the contents of the present disclosure, a greater noise reduction effect can be obtained.

本開示は、上述した実施の形態に特に限定されるものではなく、本開示の範囲内で種々の変更および改良が可能である。例えば、本開示の範囲内において、一対の外部電極がそれぞれ異なる形状を有していてもよい。   The present disclosure is not particularly limited to the above-described embodiments, and various changes and improvements can be made within the scope of the present disclosure. For example, a pair of external electrodes may have different shapes within the scope of the present disclosure.

１ 積層セラミックコンデンサ
２ 積層体
２ａ 積層体の主面
２ｂ 積層体の第１の側面
２ｃ 積層体の第２の側面
３ 外部電極
３ａ 外部電極の延出部
３ｂ 外部電極の側面部
３ｃ 盛り上がり部
４ 誘電体層
５ 内部電極
５ａ 内部電極本体
５ｂ ネック部
７ 導体部
１２ 基板DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2 Laminated body 2a Main surface of laminated body 2b First side surface of laminated body 2c Second side surface of laminated body 3 External electrode 3a Extension portion of external electrode 3b Side surface portion of external electrode 3c Swelling portion 4 Dielectric Body layer 5 Internal electrode 5a Internal electrode body 5b Neck part 7 Conductor part 12 Substrate

Claims (19)

誘電体層と内部電極とが交互に積層された直方体状の積層体と、
該積層体の外表面に設けられ、互いに異なる前記内部電極にそれぞれ電気的に接続された一対の外部電極と、を備え、
前記積層体は、前記誘電体層と前記内部電極の積層方向に位置する一対の主面と、該一対の主面間に位置する４つの側面とを有し、
前記一対の外部電極は、対向する前記側面の中央部に位置するとともに、
前記内部電極は、内部電極本体と、該内部電極本体から前記側面に延び、前記外部電極に接続するネック部とを有し、
前記外部電極と、前記ネック部周囲における前記内部電極本体とが、前記誘電体層の一部を介して対向しており、
前記外部電極に対向する部分の前記内部電極本体に、前記外部電極の側に突出するとともに前記ネック部に接続する導体部が設けられている、積層セラミックコンデンサ。A rectangular parallelepiped laminate in which dielectric layers and internal electrodes are alternately laminated;
A pair of external electrodes provided on the outer surface of the laminate and electrically connected to the different internal electrodes, respectively,
The laminate includes a pair of main surfaces positioned in the stacking direction of the dielectric layer and the internal electrode, and four side surfaces positioned between the pair of main surfaces,
The pair of external electrodes are located at the center of the side surfaces facing each other,
The internal electrode has an internal electrode body, and a neck portion extending from the internal electrode body to the side surface and connected to the external electrode,
The external electrode and the internal electrode body around the neck portion are opposed via a part of the dielectric layer,
A multilayer ceramic capacitor, wherein a conductor portion that protrudes toward the external electrode and is connected to the neck portion is provided on a portion of the internal electrode body that faces the external electrode. 前記主面が長方形状であって、前記側面は、前記主面の長辺に隣接する一対の第１の側面と、前記主面の短辺に隣接する一対の第２の側面とを有し、
前記一対の外部電極は、前記第１の側面に配置されているとともに、
前記外部電極の前記長辺に沿った方向の長さは、前記積層方向の中央部が端部よりも小さい、請求項１に記載の積層セラミックコンデンサ。The main surface is rectangular, and the side surface includes a pair of first side surfaces adjacent to the long side of the main surface and a pair of second side surfaces adjacent to the short side of the main surface. ,
The pair of external electrodes are disposed on the first side surface,
2. The multilayer ceramic capacitor according to claim 1, wherein a length in a direction along the long side of the external electrode is smaller in a central portion in the stacking direction than in an end portion. 前記主面が長方形状であって、前記側面は、前記主面の長辺に隣接する一対の第１の側面と、前記主面の短辺に隣接する一対の第２の側面とを有し、
前記一対の外部電極は、前記第１の側面に配置されているとともに、
前記外部電極が、前記主面に延出部を有し、該延出部の前記長辺に沿った方向の長さは、前記主面の長辺側が前記主面の中央側よりも大きい、請求項１に記載の積層セラミックコンデンサ。The main surface is rectangular, and the side surface includes a pair of first side surfaces adjacent to the long side of the main surface and a pair of second side surfaces adjacent to the short side of the main surface. ,
The pair of external electrodes are disposed on the first side surface,
The external electrode has an extending portion on the main surface, and the length of the extending portion in the direction along the long side is such that the long side of the main surface is larger than the center side of the main surface. The multilayer ceramic capacitor according to claim 1. 前記延出部の形状は、前記主面の長辺側を弦とした弓状または半円状をなしている、請求項３に記載の積層セラミックコンデンサ。   4. The multilayer ceramic capacitor according to claim 3, wherein a shape of the extending portion is an arc shape or a semicircular shape with a long side of the main surface as a string. 5. 前記積層体の前記短辺に沿った方向の長さをＷ０とし、前記延出部の前記短辺に沿った方向の長さをＰとしたとき、前記Ｗ０に対する前記Ｐの比率（Ｐ／Ｗ０）が０．０８〜０．２５である、請求項３または４に記載の積層セラミックコンデンサ。   When the length in the direction along the short side of the laminate is W0 and the length in the direction along the short side of the extension is P, the ratio of P to W0 (P / W0) ) Is 0.08 to 0.25, the multilayer ceramic capacitor according to claim 3 or 4. 前記主面が長方形状であって、前記側面は、前記主面の長辺に隣接する一対の第１の側面と、前記主面の短辺に隣接する一対の第２の側面とを有し、
前記一対の外部電極は、前記第１の側面に配置されているとともに、
前記積層体の前記長辺に沿った方向の長さをＬ０とし、前記第１の側面における前記外部電極の前記長辺に沿った方向の長さの最大値をＬ１としたとき、該Ｌ１の前記Ｌ０に対する比率（Ｌ１／Ｌ０）が０．２〜０．８５である、請求項１〜５のいずれかに記載の積層セラミックコンデンサ。The main surface is rectangular, and the side surface includes a pair of first side surfaces adjacent to the long side of the main surface and a pair of second side surfaces adjacent to the short side of the main surface. ,
The pair of external electrodes are disposed on the first side surface,
When the length in the direction along the long side of the laminate is L0, and the maximum value in the direction along the long side of the external electrode on the first side surface is L1, the length of the L1 The multilayer ceramic capacitor according to any one of claims 1 to 5, wherein a ratio (L1 / L0) to L0 is 0.2 to 0.85. 前記Ｐ／Ｗ０が０．０８〜０．１５であるとともに、前記積層体の前記長辺に沿った方向の長さをＬ０とし、前記第１の側面における前記外部電極の前記長辺に沿った方向の長さをＬ１としたとき、該Ｌ１の前記Ｌ０に対する比率（Ｌ１／Ｌ０）が０．５〜０．８５である、請求項５に記載の積層セラミックコンデンサ。   The P / W0 is 0.08 to 0.15, the length in the direction along the long side of the laminate is L0, and the long side of the external electrode on the first side surface is along the long side. The multilayer ceramic capacitor according to claim 5, wherein a ratio (L1 / L0) of L1 to L0 is 0.5 to 0.85 when a length in a direction is L1. 前記導体部と前記外部電極との間隔は、前記ネック部側の部分が該ネック部と反対側の部分よりも狭い、請求項１〜７のうちいずれかに記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein a distance between the conductor portion and the external electrode is narrower at a portion on the neck portion side than a portion on the opposite side to the neck portion. 前記導体部と前記外部電極との間隔は、前記ネック部側に向けて次第に狭くなっている、請求項１〜８のうちいずれかに記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein a distance between the conductor portion and the external electrode is gradually narrowed toward the neck portion side. 前記導体部は、前記外部電極に対向する部分の一部にのみ、前記内部電極本体に設けられている、請求項１〜９のうちいずれかに記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the conductor portion is provided in the internal electrode main body only at a part of a portion facing the external electrode. 前記ネック部が位置する部分の前記外部電極の表面に、盛り上がり部を有する、請求項１〜１０のうちいずれかに記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, further comprising a raised portion on a surface of the external electrode in a portion where the neck portion is located. 誘電体層と内部電極とが交互に積層された直方体状の積層体と、
該積層体の外表面に設けられ、互いに異なる前記内部電極にそれぞれ電気的に接続された一対の外部電極と、を備え、
前記積層体は、前記誘電体層と前記内部電極の積層方向に位置する一対の長方形状の主面と、該一対の主面間に位置し、該主面の長辺に隣接する一対の第１の側面と、前記主面の短辺に隣接する一対の第２の側面と、を有し、
前記一対の外部電極は、前記長辺に沿った方向における前記第１の側面の中央部に位置するとともに、
前記外部電極の前記長辺に沿った方向の長さは、前記積層方向の中央部が端部よりも小さい、積層セラミックコンデンサ。A rectangular parallelepiped laminate in which dielectric layers and internal electrodes are alternately laminated;
A pair of external electrodes provided on the outer surface of the laminate and electrically connected to the different internal electrodes, respectively,
The stacked body includes a pair of rectangular main surfaces positioned in the stacking direction of the dielectric layer and the internal electrode, and a pair of second main surfaces positioned between the pair of main surfaces and adjacent to the long side of the main surface. 1 side surface and a pair of second side surfaces adjacent to the short side of the main surface,
The pair of external electrodes are located at the center of the first side surface in the direction along the long side,
A length of the external electrode in the direction along the long side is a multilayer ceramic capacitor in which a central portion in the stacking direction is smaller than an end. 誘電体層と内部電極とが交互に積層された直方体状の積層体と、
該積層体の外表面に設けられ、互いに異なる前記内部電極にそれぞれ電気的に接続された一対の外部電極と、を備え、
前記積層体は、前記誘電体層と前記内部電極の積層方向に位置する一対の長方形状の主面と、該一対の主面間に位置し、該主面の長辺に隣接する一対の第１の側面と、前記主面の短辺に隣接する一対の第２の側面と、を有し、
前記一対の外部電極は、前記長辺に沿った方向における前記第１の側面の中央部に位置するとともに、前記主面に延出部を有し、該延出部の前記長辺に沿った方向の長さは、前記主面の長辺側が前記主面の中央側よりも大きい、積層セラミックコンデンサ。A rectangular parallelepiped laminate in which dielectric layers and internal electrodes are alternately laminated;
A pair of external electrodes provided on the outer surface of the laminate and electrically connected to the different internal electrodes, respectively,
The stacked body includes a pair of rectangular main surfaces positioned in the stacking direction of the dielectric layer and the internal electrode, and a pair of second main surfaces positioned between the pair of main surfaces and adjacent to the long side of the main surface. 1 side surface and a pair of second side surfaces adjacent to the short side of the main surface,
The pair of external electrodes are located at a center portion of the first side surface in a direction along the long side, and have an extending portion on the main surface, along the long side of the extending portion. The length of the direction is a multilayer ceramic capacitor in which the long side of the main surface is larger than the central side of the main surface. 前記延出部の形状は、前記主面の長辺側を弦とした弓状または半円状をなしている、請求項１３に記載の積層セラミックコンデンサ。   14. The multilayer ceramic capacitor according to claim 13, wherein a shape of the extending portion is an arc shape or a semicircular shape having a long side of the main surface as a string. 前記積層体の前記短辺に沿った方向の長さをＷ０とし、前記延出部の前記短辺に沿った方向の長さをＰとしたとき、前記Ｗ０に対する前記Ｐの比率（Ｐ／Ｗ０）が０．０８〜０．２５である、請求項１３または１４に記載の積層セラミックコンデンサ。   When the length in the direction along the short side of the laminate is W0 and the length in the direction along the short side of the extension is P, the ratio of P to W0 (P / W0) ) Is 0.08 to 0.25. The multilayer ceramic capacitor according to claim 13 or 14. 前記積層体の前記長辺に沿った方向の長さをＬ０とし、前記第１の側面における前記外部電極の前記長辺に沿った方向の長さの最大値をＬ１としたとき、該Ｌ１の前記Ｌ０に対する比率（Ｌ１／Ｌ０）が０．２〜０．８５である、請求項１２〜１５のいずれかに記載の積層セラミックコンデンサ。   When the length in the direction along the long side of the laminate is L0, and the maximum value in the direction along the long side of the external electrode on the first side surface is L1, the length of the L1 The multilayer ceramic capacitor according to claim 12, wherein a ratio (L1 / L0) to L0 is 0.2 to 0.85. 前記Ｐ／Ｗ０が０．０８〜０．１５であるとともに、前記積層体の前記長辺に沿った方向の長さをＬ０とし、前記第１の側面における前記外部電極の前記長辺に沿った方向の長さをＬ１としたとき、該Ｌ１の前記Ｌ０に対する比率（Ｌ１／Ｌ０）が０．５〜０．８５である、請求項１５に記載の積層セラミックコンデンサ。   The P / W0 is 0.08 to 0.15, the length in the direction along the long side of the laminate is L0, and the long side of the external electrode on the first side surface is along the long side. The multilayer ceramic capacitor according to claim 15, wherein when a length in a direction is L1, a ratio (L1 / L0) of L1 to L0 is 0.5 to 0.85. 前記側面における前記外部電極の厚さは、前記積層方向の中央部の厚さが、前記積層方向の端部側の厚さ以上である、請求項１〜１７のうちいずれかに記載の積層セラミックコンデンサ。   The thickness of the said external electrode in the said side surface is the multilayer ceramic in any one of Claims 1-17 whose thickness of the center part of the said lamination direction is more than the thickness of the edge part side of the said lamination direction. Capacitor. 請求項１〜１８のうちいずれかに記載の積層セラミックコンデンサの外部電極と基板の実装面とが、はんだを介して接合されている、実装構造体。
The mounting structure in which the external electrode of the multilayer ceramic capacitor according to any one of claims 1 to 18 and the mounting surface of the substrate are joined via solder.
JP2017514216A 2015-04-24 2016-04-22 Multilayer ceramic capacitor and mounting structure Pending JPWO2016171261A1 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015089445 2015-04-24
JP2015089445 2015-04-24
JP2015090528 2015-04-27
JP2015090528 2015-04-27
JP2015102949 2015-05-20
JP2015102949 2015-05-20
PCT/JP2016/062791 WO2016171261A1 (en) 2015-04-24 2016-04-22 Laminated ceramic capacitor and mounting structure

Publications (1)

Publication Number Publication Date
JPWO2016171261A1 true JPWO2016171261A1 (en) 2018-02-15

Family

ID=57143139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017514216A Pending JPWO2016171261A1 (en) 2015-04-24 2016-04-22 Multilayer ceramic capacitor and mounting structure

Country Status (2)

Country Link
JP (1) JPWO2016171261A1 (en)
WO (1) WO2016171261A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022166463A (en) * 2021-04-21 2022-11-02 太陽誘電株式会社 Ceramic electronic component and mounting substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252124A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
JP2003100548A (en) * 2001-09-27 2003-04-04 Fdk Corp Laminated chip electronic component and its manufacturing method
JP2003263922A (en) * 2002-03-07 2003-09-19 Kyocera Corp Conductive paste and chip-type electronic component using the same
JP2007243039A (en) * 2006-03-10 2007-09-20 Tdk Corp Multilayer ceramic capacitor
JP2012009680A (en) * 2010-06-25 2012-01-12 Tdk Corp Ceramic electronic component
JP2014036169A (en) * 2012-08-10 2014-02-24 Murata Mfg Co Ltd Multilayer capacitor and vibration sound reduction method of circuit board
JP2015035630A (en) * 2014-11-13 2015-02-19 株式会社村田製作所 Three-terminal type capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330836B2 (en) * 1997-01-22 2002-09-30 太陽誘電株式会社 Manufacturing method of laminated electronic components

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252124A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
JP2003100548A (en) * 2001-09-27 2003-04-04 Fdk Corp Laminated chip electronic component and its manufacturing method
JP2003263922A (en) * 2002-03-07 2003-09-19 Kyocera Corp Conductive paste and chip-type electronic component using the same
JP2007243039A (en) * 2006-03-10 2007-09-20 Tdk Corp Multilayer ceramic capacitor
JP2012009680A (en) * 2010-06-25 2012-01-12 Tdk Corp Ceramic electronic component
JP2014036169A (en) * 2012-08-10 2014-02-24 Murata Mfg Co Ltd Multilayer capacitor and vibration sound reduction method of circuit board
JP2015035630A (en) * 2014-11-13 2015-02-19 株式会社村田製作所 Three-terminal type capacitor

Also Published As

Publication number Publication date
WO2016171261A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
US9877393B2 (en) Laminated electronic component and laminated electronic component mounting structure
JP6036979B2 (en) Multilayer capacitor
KR100586863B1 (en) Electronic device
US9997295B2 (en) Electronic component
JP6220898B2 (en) Multilayer electronic component and its mounting structure
JP6517619B2 (en) Multilayer capacitor and mounting structure thereof
JP2016072603A (en) Electronic component
JP2012033654A (en) Ceramic capacitor
JP2012033650A (en) Ceramic capacitor
JP2012033655A (en) Ceramic capacitor
JP2012099538A (en) Electronic component
JP2012033652A (en) Ceramic capacitor
JP2012033651A (en) Ceramic capacitor
JP6549712B2 (en) Multilayer capacitor and mounting structure thereof
JP2012094783A (en) Electronic component
US20190206628A1 (en) Laminated electronic component and mounting structure thereof
WO2016171261A1 (en) Laminated ceramic capacitor and mounting structure
JP2016219624A (en) Laminated capacitor and mounting structure thereof
JP2012094785A (en) Electronic component
JP2012033632A (en) Ceramic capacitor
JP6400924B2 (en) Electronic component mounting structure
JP2020038983A (en) Stacked capacitor and its mounting structure
JP2012099529A (en) Electronic component
JP2003257779A (en) Electronic component
JP2016207718A (en) Multilayer capacitor and mounting structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190820