JPWO2016163252A1 - バスシステムおよび通信装置 - Google Patents

Abstract

本開示のバスシステムは、１または複数の撮像装置を含み、時分割でデータ信号を送受信する３以上の装置と、３以上の装置が接続されたバスとを備える。

Description

本開示は、データのやりとりを行うバスシステム、およびそのようなバスシステムに用いられる通信装置に関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、イメージセンサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

このような高速インタフェースについて、様々な技術が開示されている。例えば、特許文献１には、イメージセンサとアプリケーションプロセッサとを、差動シリアルインタフェースにより、１対１で接続するプラットフォームが開示されている。

米国特許出願公開第２０１４／０２８１７５３号明細書

ところで、近年、電子機器は、小型化が進んでおり、電子機器内におけるデバイス間のインタフェースでは、配線スペースを小さくすることが望まれている。

したがって、配線スペースを小さくすることができるバスシステムおよび通信装置を提供することが望ましい。

本開示の一実施の形態におけるバスシステムは、３以上の装置と、バスとを備えている。３以上の装置は、１または複数の撮像装置を含み、時分割でデータ信号を送受信するものである。バスは、３以上の装置が接続されたものである。

本開示の一実施の形態における第１の通信装置は、ドライバと、終端抵抗と、終端制御部とを備えている。終端抵抗は、有効または無効に設定可能なものである。終端制御部は、ドライバがデータ信号を送信する期間以外の期間のうち、ドライバの出力端子における信号の振幅値が所定の範囲内である期間において終端抵抗を有効にするように制御するものである。

本開示の一実施の形態における第２の通信装置は、レシーバと、終端抵抗と、終端制御部とを備えている。終端抵抗は、有効または無効に設定可能なものである。終端制御部は、レシーバがデータ信号を受信する期間以外の期間のうち、レシーバの入力端子における信号の振幅値が所定の範囲内である期間において終端抵抗を有効にするように制御するものである。

本開示の一実施の形態におけるバスシステムでは、３以上の装置が、バスに接続される。この３以上の装置には、１または複数の撮像装置が含まれる。そして、この３以上の装置の間で、時分割でデータ信号が送受信される。

本開示の一実施の形態における第１の通信装置では、終端抵抗は、有効または無効に設定される。その際、終端抵抗は、ドライバがデータ信号を送信する期間以外の期間のうち、ドライバの出力端子における信号の振幅値が所定の範囲内である期間において有効にされる。

本開示の一実施の形態における第２の通信装置では、終端抵抗は、有効または無効に設定される。その際、終端抵抗は、レシーバがデータ信号を受信する期間以外の期間のうち、レシーバの入力端子における信号の振幅値が所定の範囲内である期間において有効にされる。

本開示の一実施の形態におけるバスシステムによれば、１または複数の撮像装置を含む３以上の装置をバスに接続するようにしたので、配線スペースを小さくすることができる。

本開示の一実施の形態における第１の通信装置によれば、上記バスシステムにおいて、ドライバがデータ信号を送信する期間以外の期間のうち、ドライバの出力端子における信号の振幅値が所定の範囲内である期間において終端抵抗を有効にしたので、配線スペースを小さくすることができる。

本開示の一実施の形態における第２の通信装置によれば、上記バスシステムにおいて、レシーバがデータ信号を受信する期間以外の期間のうち、レシーバの入力端子における信号の振幅値が所定の範囲内である期間において終端抵抗を有効にしたので、配線スペースを小さくすることができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の一実施の形態に係るスマートフォンの一構成例を表すブロック図である。 第１の実施の形態に係るバスシステムの一構成例を表す回路図である。 図２に示した送受信部の一構成例を表す回路図である。 図２に示した受信部の一構成例を表す回路図である。 図２に示したバスシステムの一動作例を表すタイミング図である。 図２に示したバスシステムにおける一動作状態を表す説明図である。 図２に示したバスシステムにおける他の動作状態を表す説明図である。 図２に示したバスシステムにおける他の動作状態を表す説明図である。 図２に示したバスシステムにおける他の動作状態を表す説明図である。 図２に示したバスシステムにおける他の動作状態を表す説明図である。 比較例に係るバスシステムにおける一動作例を表す波形図である。 図２に示したバスシステムにおける一動作例を表す波形図である。 イコライザを設けた場合における一動作例を表す波形図である。 第１の実施の形態の変形例に係るバスシステムの一構成例を表す回路図である。 図９に示したバスシステムにおける一動作状態を表す説明図である。 図９に示したバスシステムにおける他の動作状態を表す説明図である。 図９に示したバスシステムにおける他の動作状態を表す説明図である。 第１の実施の形態の他の変形例に係るバスシステムの一構成例を表す回路図である。 第１の実施の形態の他の変形例に係るスマートフォンの一構成例を表すブロック図である。 第２の実施の形態に係るバスシステムの一構成例を表す回路図である。 図１３に示した送受信部の一構成例を表す回路図である。 図１３に示した送信部の出力信号の一例を表す説明図である。 図１３に示した受信部の一構成例を表す回路図である。 図１３に示したバスシステムにおける一動作状態を表す説明図である。 図１３に示したバスシステムにおける他の動作状態を表す説明図である。 図１３に示したバスシステムにおける他の動作状態を表す説明図である。 第３の実施の形態に係るスマートフォンの一構成例を表すブロック図である。 図１８に示したバスシステムの一構成例を表す回路図である。 図１９に示した送信部の一構成例を表す回路図である。 図１９に示した送受信部の一構成例を表す回路図である。 図１９に示した受信部の一構成例を表す回路図である。 図１９に示したバスシステムの一動作例を表すタイミング図である。 図１９に示したバスシステムにおける一動作状態を表す説明図である。 図１９に示したバスシステムにおける他の動作状態を表す説明図である。 図１９に示したバスシステムにおける他の動作状態を表す説明図である。 図１９に示したバスシステムにおける他の動作状態を表す説明図である。 第４の実施の形態に係るスマートフォンの一構成例を表すブロック図である。 図２５に示したバスシステムの一構成例を表す回路図である。 図２６に示した送信部の一構成例を表す回路図である。 図２６に示した送受信部の一構成例を表す回路図である。 図２６に示した受信部の一構成例を表す回路図である。 図２６に示したバスシステムの一動作例を表すタイミング図である。 第４の実施の形態の変形例に係るバスシステムの一動作例を表すタイミング図である。 第５の実施の形態に係るスマートフォンの一構成例を表すブロック図である。 第５の実施の形態に係るパケットの一例を表す説明図である。 図３２に示したバスシステムの一構成例を表す回路図である。 図３４に示した送信部の一構成例を表す回路図である。 図３４に示した送受信部の一構成例を表す回路図である。 図３４に示した受信部の一構成例を表す回路図である。 図３４に示したバスシステムの一動作例を表すタイミング図である。 一実施の形態に係るバスシステムが適用されたスマートフォンの一構成例を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（バスを用いて通信を制御する例）
２．第２の実施の形態（バスを用いて通信を制御する例）
３．第３の実施の形態（制御信号線を用いて通信を制御する例）
４．第４の実施の形態（制御信号線を用いて通信を制御する例）
５．第５の実施の形態（制御バスを用いて通信を制御する例）
６．適用例

＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係るバスシステムを備えたスマートフォン（スマートフォン１）の一構成例を表すものである。なお、本開示の実施の形態に係る通信装置は、本実施の形態により具現化されるので、併せて説明する。スマートフォン１は、表示部１１と、イメージセンサ１２，１３と、バス１００と、無線通信部１４と、スピーカ１５と、マイク１６と、操作部１７と、アプリケーションプロセッサ１８と備えている。

表示部１１は、画像を表示するものであり、例えば液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネルを用いて構成されるものである。表示部１１は、バス１００に接続されている。表示部１１は、アプリケーションプロセッサ１８からバス１００を介して供給される画像データに基づいて、画像を表示するようになっている。

イメージセンサ１２，１３は、被写体を撮像するものであり、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを用いて構成されるものである。この例では、イメージセンサ１２は、スマートフォン１において、表示部１１が設けられた面とは反対の面に配置されるものであり、解像度が高いものである。また、イメージセンサ１３は、スマートフォン１において、表示部１１が設けられた面に配置されるものであり、解像度が低いものである。イメージセンサ１２，１３は、バス１００に接続されている。この例では、イメージセンサ１２，１３は、アプリケーションプロセッサ１８からバス１００を介して供給された制御データに基づいて撮像動作を行い、バス１００を介して撮像データをアプリケーションプロセッサ１８に供給するようになっている。

バス１００は、バスに接続されたデバイス間でデータを伝送するものである。バス１００は、表示部１１、イメージセンサ１２，１３、およびアプリケーションプロセッサ１８に接続されている。

無線通信部１４は、携帯電話の基地局と無線通信を行うものである。なお、これに限定されるものではなく、無線通信部１４は、さらに、例えば、無線ＬＡＮ（Local Area Network）、Bluetooth（登録商標）、ＮＦＣ（Near Field Communication）等により無線通信を行う機能を有していてもよい。無線通信部１４は、この例では、アプリケーションプロセッサ１８との間で、通信データのやり取りを行うようになっている。

スピーカ１５は、音声を出力するものであり、マイク１６は、音声が入力されるものである。この例では、スピーカ１５は、アプリケーションプロセッサ１８から音声データを受け取り、マイク１６は、アプリケーションプロセッサ１８に対して音声データを供給するようになっている。

操作部１７は、ユーザの操作を受け付けるユーザインターフェースであり、例えば、タッチパネルや、各種ボタンなどを用いて構成されるものである。操作部１７は、この例では、アプリケーションプロセッサ１８に対して、ユーザ操作に係る操作データを供給するようになっている。

アプリケーションプロセッサ１８は、スマートフォン１内の各デバイスの動作を制御するものである。アプリケーションプロセッサ１８は、バス１００に接続されている。そしてアプリケーションプロセッサ１８は、例えば、バス１００を介して、表示部１１に対して制御データおよび画像データを供給する。また、アプリケーションプロセッサ１８は、バス１００を介して、イメージセンサ１２，１３に対して制御データを供給するとともに、バス１００を介して、イメージセンサ１２，１３から撮像データを受け取るようになっている。また、アプリケーションプロセッサ１８は、無線通信部１４との間で通信データのやり取りを行い、スピーカ１５に対して音声データを供給し、マイク１６から音声データを受け取り、操作部１７から操作データを受け取る機能をも有している。

（バスシステム２）
バス１００は、表示部１１、イメージセンサ１２，１３、およびアプリケーションプロセッサ１８とともに、バスシステム２を構成する。以下に、バスシステム２について詳細に説明する。

図２は、バスシステム２の一構成例を表すものである。バスシステム２は、バス１００と、抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎと、表示部１１と、アプリケーションプロセッサ１８と、イメージセンサ１２，１３とを有している。バスシステム２は、表示部１１をバス１００の一端に接続するとともに、イメージセンサ１３をバス１００の他端に接続したものである。表示部１１は、受信部１１Ｒを有している。アプリケーションプロセッサ１８は、送受信部１８Ｔを有している。イメージセンサ１２は、送受信部１２Ｔを有している。イメージセンサ１３は、送受信部１３Ｔを有している。

バス１００は、伝送路１００Ｐ，１００Ｎを有している。伝送路１００Ｐ，１００Ｎは、差動信号を伝えるものであり、例えばプリント基板上の配線パターンにより構成されるものである。伝送路１００Ｐ，１００Ｎの特性インピーダンスは、この例では約５０Ωである。

伝送路１００Ｐは、伝送路１００Ｐ上の互いに異なる位置で、受信部１１Ｒの正入力端子、送受信部１８Ｔの正入出力端子、送受信部１２Ｔの正入出力端子、および送受信部１３Ｔの正入出力端子と接続されている。伝送路１００Ｐの一端は、受信部１１Ｒの正入力端子に接続され、他端は、送受信部１３Ｔの正入出力端子に接続されている。同様に、伝送路１００Ｎは、伝送路１００Ｎ上の互いに異なる位置で、受信部１１Ｒの負入力端子、送受信部１８Ｔの負入出力端子、送受信部１２Ｔの負入出力端子、および送受信部１３Ｔの負入出力端子と接続されている。伝送路１００Ｎの一端は、受信部１１Ｒの負入力端子に接続され、他端は、送受信部１３Ｔの負入出力端子に接続されている。

受信部１１Ｒの正入力端子は、伝送路１００Ｐの一端と、抵抗素子１１１Ｐおよび伝送路１２１Ｐを介して接続され、負入力端子は、伝送路１００Ｎの一端と、抵抗素子１１１Ｎおよび伝送路１２１Ｎを介して接続されている。抵抗素子１１１Ｐ，１１１Ｎは、後述するように、信号の反射を抑えるものである。

送受信部１８Ｔの正入出力端子は、伝送路１００Ｐと、抵抗素子１１２Ｐおよび伝送路１２２Ｐを介して接続され、負入出力端子は、伝送路１００Ｎと、抵抗素子１１２Ｎおよび伝送路１２２Ｎを介して接続されている。抵抗素子１１２Ｐ，１１２Ｎは、後述するように、信号の反射を抑えるものである。

送受信部１２Ｔの正入出力端子は、伝送路１００Ｐと、抵抗素子１１３Ｐおよび伝送路１２３Ｐを介して接続され、負入出力端子は、伝送路１００Ｎと、抵抗素子１１３Ｎおよび伝送路１２３Ｎを介して接続されている。抵抗素子１１３Ｐ，１１３Ｎは、後述するように、信号の反射を抑えるものである。

送受信部１３Ｔの正入出力端子は、伝送路１００Ｐの他端と、抵抗素子１１４Ｐおよび伝送路１２４Ｐを介して接続され、負入出力端子は、伝送路１００Ｎの他端と、抵抗素子１１４Ｎおよび伝送路１２４Ｎを介して接続されている。抵抗素子１１４Ｐ，１１４Ｎは、後述するように、信号の反射を抑えるものである。

（送受信部１２Ｔ，１３Ｔ，１８Ｔ）
図３は、イメージセンサ１２の送受信部１２Ｔの一構成例を表すものである。送受信部１２Ｔは、ドライバ２１と、レシーバ３１と、制御部２３と、スイッチ２４，２５と、抵抗素子２６と、パッド２７，２８とを有している。

ドライバ２１は、出力イネーブル信号ＥＮがアクティブである場合に、データ信号ＳＤを出力するものである。データ信号ＳＤは、例えば、ビットレートが数Ｇｂｐｓであり、差動振幅が約２００ｍＶの差動信号である。ドライバ２１が信号を出力する際、ドライバ２１の各出力端子における出力インピーダンスは、この例では約５０Ωである。また、ドライバ２１は、出力イネーブル信号ＥＮが非アクティブである場合には、出力インピーダンスをハイインピーダンスにするようになっている。

レシーバ３１は、入力された差動信号を受信するものである。

制御部２３は、出力イネーブル信号ＥＮが非アクティブであり、かつ、送受信部１２Ｔの入出力端子における信号の振幅値が所定値Ｖth以下である場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。この所定値Ｖthは、データ信号ＳＤの振幅値より大きく、後述する信号ＳＬＰの振幅値より小さい値に設定されている。さらに、制御部２３は、終端制御信号Ｔoffがアクティブである場合には、出力イネーブル信号ＥＮ、および送受信部１２Ｔの入出力端子における信号の振幅値にかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

スイッチ２４，２５は、制御部２３からの指示に基づいてオンオフするスイッチである。スイッチ２４の一端は、送受信部１２Ｔの正入出力端子に接続され、他端は抵抗素子２６の一端に接続されている。スイッチ２５の一端は、送受信部１２Ｔの負入出力端子に接続され、他端は抵抗素子２６の他端に接続されている。

抵抗素子２６は、送受信部１２Ｔの終端抵抗として機能するものであり、一端は、スイッチ２４の他端に接続され、他端はスイッチ２５の他端に接続されている。抵抗素子２６の抵抗値は、この例では、約１００Ωである。

パッド２７は、送受信部１２Ｔの正入出力端子における入出力パッドであり、パッド２８は、送受信部１２Ｔの負入出力端子における入出力パッドである。この図では、パッド２７を、送受信部１２Ｔの正入出力端子と接地との間に挿入された容量素子として描いており、パッド２８を、送受信部１２Ｔの負入出力端子と接地との間に挿入された容量素子として描いている。

送受信部１２Ｔでは、終端制御信号Ｔoffは、アクティブに設定される。すなわち、後述するように、送受信部１２Ｔは、図２に示したように、バス１００の一端または他端に接続されたものではないため、送受信部１２Ｔでは、終端制御信号Ｔoffをアクティブにしている。これにより、スイッチ２４，２５は強制的にオフ状態になるため、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

以上、イメージセンサ１２の送受信部１２Ｔを例に説明したが、イメージセンサ１３の送受信部１３Ｔについても同様である。しかしながら、送受信部１３Ｔでは、送受信部１２Ｔとは異なり、終端制御信号Ｔoffは、非アクティブに設定される。すなわち、後述するように、送受信部１３Ｔは、図２に示したように、バス１００の他端に接続されているため、送受信部１３Ｔでは、終端制御信号Ｔoffを非アクティブに設定している。その結果、送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下である場合には、スイッチ２４，２５はオン状態になるため、終端抵抗（抵抗素子２６）が有効にされる。また、それ以外の場合には、スイッチ２４，２５はオフ状態になるため、終端抵抗（抵抗素子２６）が無効にされるようになっている。

アプリケーションプロセッサ１８の送受信部１８Ｔは、図３に示したように、ドライバ２２を有している。ドライバ２２は、出力イネーブル信号ＥＮがアクティブである場合に、データ信号ＳＤまたは信号ＳＬＰを出力するものである。信号ＳＬＰは、例えば、低い周波数を有する、振幅が約１Ｖ程度の信号である。ドライバ２２が信号を出力する際、ドライバ２２の各出力端子における出力インピーダンスは、この例では約５０Ωである。また、ドライバ２２は、出力イネーブル信号ＥＮが非アクティブである場合には、出力インピーダンスをハイインピーダンスにするようになっている。

この送受信部１８Ｔもまた、図２に示したように、バス１００の一端または他端に接続されたものではないため、送受信部１８Ｔでは、終端制御信号Ｔoffはアクティブに設定される。その結果、送受信部１８Ｔにおいても、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

（受信部１１Ｒ）
図４は、表示部１１の受信部１１Ｒの一構成例を表すものである。受信部１１Ｒは、レシーバ３１と、制御部３３と、スイッチ３４，３５と、抵抗素子３６と、パッド３７，３８とを有している。

制御部３３は、受信部１１Ｒの入力端子における信号の振幅値が所定値Ｖth以下である場合に、スイッチ３４，３５をオン状態にし、それ以外の場合にはスイッチ３４，３５をオフ状態にするように制御するものである。さらに、制御部３３は、終端制御信号Ｔoffがアクティブである場合には、受信部１１Ｒの入力端子における信号の振幅値にかかわらず、スイッチ３４，３５を強制的にオフ状態にするようになっている。

スイッチ３４，３５は、制御部３３からの指示に基づいてオンオフするスイッチである。スイッチ３４の一端は、受信部１１Ｒの正入力端子に接続され、他端は抵抗素子３６の一端に接続されている。スイッチ３５の一端は、受信部１１Ｒの負入力端子に接続され、他端は抵抗素子３６の他端に接続されている。

抵抗素子３６は、受信部１１Ｒの入力終端抵抗として機能するものであり、一端は、スイッチ３４の他端に接続され、他端はスイッチ３５の他端に接続されている。抵抗素子３６の抵抗値は、この例では、約１００Ωである。

パッド３７は、受信部１１Ｒの正入力端子における入力パッドであり、パッド３８は、受信部１１Ｒの負入力端子における入力パッドである。

受信部１１Ｒでは、終端制御信号Ｔoffは、非アクティブに設定される。すなわち、後述するように、受信部１１Ｒは、図２に示したように、バス１００の一端に接続されるため、受信部１１Ｒでは、終端制御信号Ｔoffを非アクティブに設定している。これにより、受信部１１Ｒでは、受信部１１Ｒの入力端子における信号の振幅値が所定値Ｖth以下である場合には、スイッチ３４，３５はオン状態になるため、終端抵抗（抵抗素子３６）が有効にされる。また、受信部１１Ｒの入力端子における信号の振幅値が所定値Ｖthよりも大きい場合には、スイッチ３４，３５はオフ状態になるため、終端抵抗（抵抗素子３６）が無効にされるようになっている。

ここで、イメージセンサ１２，１３は、本開示における「１または複数の撮像装置」の一具体例に対応する。送受信部１２Ｔ，１３Ｔ，１８Ｔおよび受信部１１Ｒのそれぞれは、本開示における「通信部」の一具体例に対応する。受信部１１Ｒは、本開示における「第１の通信部」の一具体例に対応する。受信部１１Ｒにおける抵抗素子３６およびスイッチ３４，３５は、本開示における「第１の終端抵抗」の一具体例に対応する。受信部１１Ｒにおける制御部３３は、本開示における「終端制御部」の一具体例に対応する。送受信部１３Ｔは、本開示における「第２の通信部」の一具体例に対応する。送受信部１３Ｔの抵抗素子２６およびスイッチ２４，２５は、本開示における「第２の終端抵抗」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態のスマートフォン１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、スマートフォン１の全体動作概要を説明する。表示部１１は、アプリケーションプロセッサ１８からバス１００を介して供給される画像データに基づいて、画像を表示する。イメージセンサ１２，１３は、アプリケーションプロセッサ１８からバス１００を介して供給された制御データに基づいて撮像動作を行い、バス１００を介して撮像データをアプリケーションプロセッサ１８に供給する。無線通信部１４は、携帯電話の基地局と無線通信を行うとともに、アプリケーションプロセッサ１８との間で、通信データのやり取りを行う。スピーカ１５は、アプリケーションプロセッサ１８から音声データを受け取り、音声を出力する。マイク１６は、入力された音声を、音声データとして、アプリケーションプロセッサ１８に対して供給する。操作部１７は、ユーザの操作を受け付け、アプリケーションプロセッサ１８に対して、操作データを供給する。アプリケーションプロセッサ１８は、スマートフォン１内の各デバイスの動作を制御する。

（詳細動作）
図２において、バス１００の一端に接続された表示部１１の受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖth以下である場合に、終端抵抗（抵抗素子３６）が有効になり、それ以外の場合に、終端抵抗（抵抗素子３６）が無効になる。また、バス１００の他端に接続されたイメージセンサ１３の送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下である場合に、終端抵抗（抵抗素子２６）が有効になり、それ以外の場合に、終端抵抗（抵抗素子２６）が無効になる。また、アプリケーションプロセッサ１８の送受信部１８Ｔ、およびイメージセンサ１２の送受信部１２Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効になる。このように設定されたバスシステム２の動作について、以下に説明する。

図５は、バス１００における信号の波形図を表すものである。図６Ａ〜６Ｅは、様々な期間におけるバスシステム２の動作状態を表すものである。この図６Ａ〜６Ｅにおいて、実線で示したドライバ２１，２２は、信号を送信しているドライバを示し、破線で示したドライバ２１，２２は、信号を送信していないドライバを示す。信号を送信しているドライバには、出力インピーダンスを表すものとして、正出力端子と負出力端子との間に抵抗素子を描いている。この抵抗素子の抵抗値は、この例では約１００Ωである。同様に、実線で示したレシーバ３１は、信号を受信しているレシーバを示し、破線で示したレシーバ３１は、信号を受信していないレシーバを示す。また、図６Ａ〜６Ｅでは、説明の便宜上、有効になっている終端抵抗のみ描いており、無効になっている終端抵抗については、図示を省略している。

バスシステム２では、まず、アプリケーションプロセッサ１８が、表示部１１およびイメージセンサ１２，１３に対して、通信の順番や通信帯域などを指示する。そして、表示部１１およびイメージセンサ１２，１３は、それぞれ、指示された順番で通信を行う。以下に、この動作について詳細に説明する。

まず、図５に示したように、タイミングｔ１〜ｔ２の期間（リセット期間Ｐ１）において、アプリケーションプロセッサ１８の送受信部１８Ｔは、信号ＳＬＰを送信する。

このリセット期間Ｐ１では、図６Ａに示したように、このアプリケーションプロセッサ１８のドライバ２２が信号ＳＬＰを送信し、表示部１１およびイメージセンサ１２，１３のレシーバ３１が、この信号ＳＬＰを受信する。このとき、バス１００の一端に接続された受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖthよりも大きいため、終端抵抗（抵抗素子３６）が無効になる。また、バス１００の他端に接続された送受信部１３Ｔでは、入出力端子における信号の振幅値が所定値Ｖthよりも大きいため、終端抵抗（抵抗素子２６）が無効になる。

表示部１１およびイメージセンサ１２，１３は、このような信号ＳＬＰを受信することにより、次の期間（指示期間Ｐ２）におけるアプリケーションプロセッサ１８からの指示に備える。

次に、図５に示したように、タイミングｔ２〜ｔ３の期間（指示期間Ｐ２）において、アプリケーションプロセッサ１８の送受信部１８Ｔは、データ信号ＳＤを送信する。これにより、アプリケーションプロセッサ１８は、表示部１１およびイメージセンサ１２，１３に対して、制御データを送信し、通信の順番や通信帯域などを指示する。

この指示期間Ｐ２では、図６Ｂに示したように、このアプリケーションプロセッサ１８のドライバ２２がデータ信号ＳＤ（制御データ）を送信し、表示部１１およびイメージセンサ１２，１３のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子３６）が有効になる。また、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。

なお、この例では、アプリケーションプロセッサ１８は、３つのデバイス（表示部１１およびイメージセンサ１２，１３）に対して同時にデータ信号ＳＤ（制御データ）を送信したが、これに限定されるものではなく、例えば、これらの３つのデバイスに対して、順次、時分割的にデータ信号ＳＤ（制御データ）を送信してもよい。

この例では、アプリケーションプロセッサ１８は、イメージセンサ１２に対して、最初のデータ通信期間（データ通信期間Ｐ４）でイメージセンサ１２が撮像データを送信するべき旨を指示する。また、アプリケーションプロセッサ１８は、イメージセンサ１３に対して、その次のデータ通信期間（データ通信期間Ｐ５）でイメージセンサ１３が撮像データを送信するべき旨を指示する。また、アプリケーションプロセッサ１８は、表示部１１に対して、その次のデータ通信期間（データ通信期間Ｐ６）で表示部１１が画像データを受信すべき旨を指示する。表示部１１およびイメージセンサ１２，１３は、この指示を取得し、これ以降に、この指示に従って通信を行う。

次に、図５に示したように、タイミングｔ３〜ｔ４の期間において、アプリケーションプロセッサ１８の送受信部１８Ｔは、信号ＳＬＰを送信する。このとき、送受信部１８Ｔは、リセット期間Ｐ１よりも短い期間において、信号ＳＬＰを送信する。この期間におけるバスシステム２の動作状態は、リセット期間Ｐ１における動作状態（図６Ａ）と同様である。表示部１１およびイメージセンサ１２，１３は、この信号ＳＬＰを受信することにより、この信号の後に新たなデータ通信期間（データ通信期間Ｐ４）が始まることを把握する。そして、イメージセンサ１２は、このデータ通信期間における撮像データの送信に備える。

次に、図５に示したように、タイミングｔ４〜ｔ５の期間（データ通信期間Ｐ４）において、イメージセンサ１２の送受信部１２Ｔは、データ信号ＳＤを送信する。これにより、イメージセンサ１２は、アプリケーションプロセッサ１８に対して、撮像データを送信する。

このデータ通信期間Ｐ４では、図６Ｃに示したように、このイメージセンサ１２のドライバ２１がデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ１８のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子３６）が有効になる。このように、受信部１１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。このように、送受信部１３Ｔは、自らがデータ信号ＳＤを送受信しないにもかかわらず、終端抵抗を有効にする。

次に、図５に示したように、タイミングｔ５〜ｔ６の期間において、アプリケーションプロセッサ１８の送受信部１８Ｔは、信号ＳＬＰを送信する。このとき、送受信部１８Ｔは、リセット期間Ｐ１よりも短い期間において、信号ＳＬＰを送信する。この期間におけるバスシステム２の動作状態は、リセット期間Ｐ１における動作状態（図６Ａ）と同様である。表示部１１およびイメージセンサ１２，１３は、この信号ＳＬＰを受信することにより、この信号の後に新たなデータ通信期間（データ通信期間Ｐ５）が始まることを把握する。そして、イメージセンサ１３は、データ通信期間における撮像データの送信に備える。

次に、図５に示したように、タイミングｔ６〜ｔ７の期間（データ通信期間Ｐ５）において、イメージセンサ１３の送受信部１３Ｔは、データ信号ＳＤを送信する。これにより、イメージセンサ１３は、アプリケーションプロセッサ１８に対して、撮像データを送信する。

このデータ通信期間Ｐ５では、図６Ｄに示したように、このイメージセンサ１３のドライバ２１がデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ１８のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子３６）が有効になる。このように、受信部１１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。一方、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮがアクティブであるため、終端抵抗（抵抗素子２６）が無効になる。すなわち、送受信部１３Ｔでは、ドライバ２１の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子２６）を無効にする。

次に、図５に示したように、タイミングｔ７〜ｔ８の期間において、アプリケーションプロセッサ１８の送受信部１８Ｔは、信号ＳＬＰを送信する。このとき、送受信部１８Ｔは、リセット期間Ｐ１よりも短い期間において、信号ＳＬＰを送信する。この期間におけるバスシステム２の動作状態は、リセット期間Ｐ１における動作状態（図６Ａ）と同様である。表示部１１およびイメージセンサ１２，１３は、この信号ＳＬＰを受信することにより、この信号の後に新たなデータ通信期間（データ通信期間Ｐ６）が始まることを把握する。そして、表示部１１は、データ通信期間における画像データの受信に備える。

次に、図５に示したように、タイミングｔ８〜ｔ９の期間（データ通信期間Ｐ６）において、アプリケーションプロセッサ１８の送受信部１８Ｔは、データ信号ＳＤを送信する。これにより、アプリケーションプロセッサ１８は、表示部１１に対して、画像データを送信する。

このデータ通信期間Ｐ６では、図６Ｅに示したように、このアプリケーションプロセッサ１８のドライバ２２がデータ信号ＳＤ（画像データ）を送信し、表示部１１のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された受信部１１Ｒでは、入力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子３６）が有効になる。また、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。このように、送受信部１３Ｔは、自らがデータ信号ＳＤを送受信しないにもかかわらず、終端抵抗を有効にする。

バスシステム２では、このような動作を繰り返す。これにより、バスシステム２では、データの送受信が行われる。

このように、バスシステム２では、バス１００に複数のデバイス（表示部１１、イメージセンサ１２，１３、およびアプリケーションプロセッサ１８）を接続するようにしたので、デバイス間を１対１で接続する場合と比べて、配線スペースを削減することができる。

また、バスシステム２では、指示期間Ｐ２（図６Ｂ）およびデータ通信期間Ｐ４〜Ｐ６（図６Ｃ〜６Ｅ）において、受信部１１Ｒの終端抵抗（抵抗素子３６）を有効にするとともに、指示期間Ｐ２（図６Ｂ）およびデータ通信期間Ｐ４，Ｐ６（図６Ｃ，６Ｅ）において、送受信部１３Ｔの終端抵抗（抵抗素子２６）を有効にしたので、通信品質を高めることができる。すなわち、受信部１１Ｒは、バス１００の一端に接続され、送受信部１３Ｔは、バス１００の他端に接続されている。よって、受信部１１Ｒおよび送受信部１３Ｔにおける終端抵抗を有効にすることにより、バス１００における反射を低減することができる。その結果、バスシステム２では、通信品質を高めることができる。

また、バスシステム２では、例えばリセット期間Ｐ１（図６Ａ）など、アプリケーションプロセッサ１８の送受信部１８Ｔが信号ＳＬＰを送信する期間において、受信部１１Ｒにおける終端抵抗（抵抗素子３６）および送受信部１３Ｔにおける終端抵抗（抵抗素子２６）を無効にしたので、消費電力を低減することができる。すなわち、このような期間では、信号の周波数が低いため、通信品質への反射の影響が少ない。よって、このような期間において、受信部１１Ｒおよび送受信部１３Ｔにおける終端抵抗を無効にすることにより、通信品質を維持しつつ、消費電力を低減することができる。

また、バスシステム２では、バス１００と、各デバイスとの間に抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎを設けた。具体的には、バス１００と受信部１１Ｒとの間に抵抗素子１１１Ｐ，１１１Ｎを挿入し、バス１００と送受信部１８Ｔとの間に抵抗素子１１２Ｐ，１１２Ｎを挿入し、バス１００と送受信部１２Ｔとの間に抵抗素子１１３Ｐ，１１３Ｎを挿入し、バス１００と送受信部１３Ｔとの間に抵抗素子１１４Ｐ，１１４Ｎを挿入した。これにより、以下に示すように、通信品質を高めることができる。

図７Ａ，７Ｂは、ある受信部の入力端子における差動信号のアイダイアグラムを表すものであり、図７Ａは、抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎを省いた場合の例（比較例）を示し、図７Ｂは、抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎを設けた場合の例を示す。図７Ａに示したように、抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎがない場合には、信号が反射し、波形が大きく乱れてしまう。一方、図７Ｂに示したように、これらの抵抗素子を挿入することにより、信号の反射を低減することができる。さらに、例えば、その受信部にイコライザを設けた場合には、図８に示したように、アイを開口させることができ、通信品質を高めることができる。このように、バスシステム２では、バス１００と、各デバイスとの間に抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎを設けたので、通信品質を高めることができる。

また、バスシステム２では、アプリケーションプロセッサ１８が、表示部１１およびイメージセンサ１２，１３の通信の順番を指示するようにしたので、各デバイスが、時分割でバス１００を使用することができ、バスシステム２における通信の自由度を高めることができる。また、バスシステム２では、撮像データや画像データに加え、このような指示のための制御データをも、バス１００を介して送受信するようにしたので、制御データ用に別の配線を設ける場合に比べて、配線スペースを削減することができる。

また、バスシステム２では、アプリケーションプロセッサ１８が信号ＳＬＰを送信する期間の長さを変更するようにした。具体的には、指示期間Ｐ２の前にアプリケーションプロセッサ１８が信号ＳＬＰを送信する期間（リセット期間Ｐ１）の長さが、データ通信期間Ｐ４〜Ｐ６の前にアプリケーションプロセッサ１８が信号ＳＬＰを送信する期間の長さと異なるようにした。これにより、表示部１１およびイメージセンサ１２，１３は、信号ＳＬＰを受信したあとのデータ信号ＳＤが制御データであるか否かを把握することができ、通信することができるデバイスが変更されることを把握することができる。これにより、バスシステム２では、シンプルな方法により通信を制御することができる。

［効果］
以上のように本実施の形態では、バスに複数のデバイスを接続するようにしたので、配線スペースを削減することができる。

本実施の形態では、指示期間およびデータ通信期間において、バスの端部に接続されたデバイスにおける終端抵抗を有効にしたので、通信品質を高めることができる。

本実施の形態では、リセット期間などにおいて、バスの端部に接続されたデバイスにおける終端抵抗を無効にしたので、消費電力を低減することができる。

本実施の形態では、バスと各デバイスとの間に抵抗素子を挿入したので、通信品質を高めることができる。

本実施の形態では、アプリケーションプロセッサが信号ＳＬＰを送信する期間の長さを変更するようにしたので、シンプルな方法により通信を制御することができる。

［変形例１−１］
上記実施の形態では、表示部１１をバス１００の一端に接続するとともに、イメージセンサ１３をバス１００の他端に接続したが、これに限定されるものではなく、任意に配置することができる。以下に、他の配置について、一例を挙げて説明する。

図９は、本変形例に係るバスシステム２Ａの一構成例を表すものである。バスシステム２Ａは、アプリケーションプロセッサ１８をバス１００の一端に接続するとともに、イメージセンサ１３をバス１００の他端に接続したものである。

伝送路１００Ｐは、伝送路１００Ｐ上の互いに異なる位置で、送受信部１８Ｔの正入出力端子、受信部１１Ｒの正入力端子、送受信部１２Ｔの正入出力端子、および送受信部１３Ｔの正入出力端子と接続されている。伝送路１００Ｐの一端は、送受信部１８Ｔの正入出力端子に接続され、他端は、送受信部１３Ｔの正入出力端子に接続されている。同様に、伝送路１００Ｎは、伝送路１００Ｎ上の互いに異なる位置で、送受信部１８Ｔの負入出力端子、受信部１１Ｒの負入力端子、送受信部１２Ｔの負入出力端子、および送受信部１３Ｔの負入出力端子と接続されている。伝送路１００Ｎの一端は、送受信部１８Ｔの負入出力端子に接続され、他端は、送受信部１３Ｔの負入出力端子に接続されている。

送受信部１８Ｔの正入出力端子は、伝送路１００Ｐの一端と、抵抗素子１１１Ｐおよび伝送路１２１Ｐを介して接続され、負入出力端子は、伝送路１００Ｎの一端と、抵抗素子１１１Ｎおよび伝送路１２１Ｎを介して接続されている。受信部１１Ｒの正入力端子は、伝送路１００Ｐと、抵抗素子１１２Ｐおよび伝送路１２２Ｐを介して接続され、負入力端子は、伝送路１００Ｎと、抵抗素子１１２Ｎおよび伝送路１２２Ｎを介して接続されている。

送受信部１２Ｔ，１３Ｔについては、上記実施の形態に係るバスシステム２の場合（図２）と同様である。

送受信部１８Ｔは、この例では、バス１００の一端に接続されているため、送受信部１８Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。これにより、送受信部１８Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下である場合に、終端抵抗（抵抗素子２６）が有効になり、それ以外の場合には、終端抵抗（抵抗素子２６）が無効になる。

一方、受信部１１Ｒは、この例では、バス１００の一端または他端に接続されたものではないため、受信部１１Ｒでは、終端制御信号Ｔoffはアクティブに設定される。これにより、受信部１１Ｒでは、終端抵抗（抵抗素子３６）は強制的に無効になる。

図１０Ａは、リセット期間Ｐ１におけるバスシステム２Ａの動作状態を表すものである。リセット期間Ｐ１では、アプリケーションプロセッサ１８のドライバ２２が、信号ＳＬＰを送信し、表示部１１およびイメージセンサ１２，１３のレシーバ３１が、この信号ＳＬＰを受信する。このとき、バス１００の一端に接続された送受信部１８Ｔでは、出力イネーブル信号ＥＮがアクティブであるため、終端抵抗（抵抗素子２６）が無効になる。また、バス１００の他端に接続された送受信部１３Ｔでは、入出力端子における信号の振幅値が所定値Ｖthよりも大きいため、終端抵抗（抵抗素子２６）が無効になる。

図１０Ｂは、指示期間Ｐ２におけるバスシステム２Ａの動作状態を表すものである。指示期間Ｐ２では、アプリケーションプロセッサ１８のドライバ２２が、データ信号ＳＤ（制御データ）を送信し、表示部１１およびイメージセンサ１２，１３のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された送受信部１８Ｔでは、出力イネーブル信号ＥＮがアクティブであるため、終端抵抗（抵抗素子２６）が無効になる。すなわち、送受信部１８Ｔでは、ドライバ２２の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子２６）を無効にする。一方、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。

図１０Ｃは、データ通信期間Ｐ４におけるバスシステム２Ａの動作状態を表すものである。データ通信期間Ｐ４では、イメージセンサ１２のドライバ２１が、データ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ１８のレシーバ３１が、このデータ信号ＳＤを受信する。このとき、バス１００の一端に接続された送受信部１８Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。また、バス１００の他端に接続された送受信部１３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子２６）が有効になる。このように、送受信部１３Ｔは、自らが信号を送受信しないにもかかわらず、終端抵抗を有効にする。

このように、バスシステム２Ａでも、上記実施の形態に係るバスシステム２と同様の効果を得ることができる。すなわち、本技術では、デバイスの配置が変更されることによりバス構造に変更が生じた場合でも、柔軟に対応することができる。

［変形例１−２］
上記実施の形態では、図２に示したように、バス１００と、各デバイスとの間に抵抗素子１１１Ｐ〜１１４Ｐ，１１１Ｎ〜１１４Ｎを設けたが、これに限定されるものではなく、例えば、図１１に示すバスシステム２Ｂのように、通信品質が仕様を満足できる範囲で、そのうちの一部を省いてもよい。この例は、バスシステム２（図２）から、バス１００と受信部１１Ｒとの間の抵抗素子１１１Ｐ，１１１Ｎを省いたものである。すなわち、受信部１１Ｒは、バス１００の一端に接続されているので、指示期間Ｐ２（図６Ｂ）およびデータ通信期間Ｐ４〜Ｐ６（図６Ｃ〜６Ｅ）において、終端抵抗（抵抗素子３６）が有効になる。その結果、信号の反射が抑制される。よって、通信品質が仕様を満足できる範囲で、抵抗素子１１１Ｐ，１１１Ｎを省いてもよい。

［変形例１−３］
上記実施の形態では、１つのバス１００を設けたが、これに限定されるものではない。例えば、図１２に示すスマートフォン１Ｃのように、バス１００に加え、クロック信号を伝えるクロックバス２００をさらに設けてもよい。このスマートフォン１Ｃは、表示部１１Ｃと、イメージセンサ１２Ｃ，１３Ｃと、アプリケーションプロセッサ１８Ｃとを備えている。これらの各デバイスは、バス１００およびクロックバス２００に接続されている。

［変形例１−４］
上記実施の形態では、撮像データや画像データに加え、このような通信の順番を指示するための制御データをも、バス１００を介して送受信したが、これに限定されるものではない。例えば、これらの制御データを、別の配線を用いて送受信してもよい。

［変形例１−５］
上記実施の形態では、アプリケーションプロセッサ１８が信号ＳＬＰを送信したが、これに限定されるものではない。例えば、イメージセンサ１２，１３のいずれか一方が信号ＳＬＰを送信してもよい。また、アプリケーションプロセッサ１８およびイメージセンサ１２，１３のうちの２以上のデバイスが信号ＳＬＰを送信してもよい。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係るバスシステムを備えたスマートフォン３について説明する。本実施の形態は、バスの構成が、上記第１の実施の形態と異なるものである。すなわち、上記第１の実施の形態（図２）では、２つの伝送路１００Ｐ，１００Ｎを用いてバス１００を構成したが、これに代えて、本実施の形態では、３つの伝送路を用いてバスを構成している。なお、上記第１の実施の形態に係るスマートフォン１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１に示したように、スマートフォン３は、表示部４１と、イメージセンサ４２と、イメージセンサ４３と、バス４００と、アプリケーションプロセッサ４８とを備えている。バス４００は、表示部４１、イメージセンサ４２，４３、およびアプリケーションプロセッサ４８とともに、バスシステム４を構成する。

（バスシステム４）
図１３は、バスシステム４の一構成例を表すものである。バスシステム４は、バス４００と、抵抗素子４１１Ａ〜４１４Ａ，４１１Ｂ〜４１４Ｂ，４１１Ｃ〜４１４Ｃと、アプリケーションプロセッサ４８と、表示部４１と、イメージセンサ４２，４３とを有している。バスシステム４は、アプリケーションプロセッサ４８をバス４００の一端に接続するとともに、イメージセンサ４３をバス４００の他端に接続したものである。アプリケーションプロセッサ４８は、送受信部４８Ｔを有している。表示部４１は、受信部４１Ｒを有している。イメージセンサ４２は、送受信部４２Ｔを有している。イメージセンサ４３は、送受信部４３Ｔを有している。

バス４００は、３つの伝送路４００Ａ〜４００Ｃを有している。伝送路４００Ａ〜４００Ｃは、３つの信号を伝えるものである。伝送路４００Ａ〜４００Ｃの特性インピーダンスは、この例では約５０Ωである。

伝送路４００Ａは、伝送路４００Ａ上の互いに異なる位置で、送受信部４８Ｔの第１入出力端子、受信部４８Ｒの第１入力端子、送受信部４２Ｔの第１入出力端子、および送受信部４３Ｔの第１入出力端子と接続されている。伝送路４００Ａの一端は、送受信部４８Ｔの第１入出力端子に接続され、他端は、送受信部４３Ｔの第１入出力端子に接続されている。同様に、伝送路４００Ｂは、伝送路４００Ｂ上の互いに異なる位置で、送受信部４８Ｔの第２入出力端子、受信部４８Ｒの第２入力端子、送受信部４２Ｔの第２入出力端子、および送受信部４３Ｔの第２入出力端子と接続されている。伝送路４００Ｂの一端は、送受信部４８Ｔの第２入出力端子に接続され、他端は、送受信部４３Ｔの第２入出力端子に接続されている。また、伝送路４００Ｃは、伝送路４００Ｃ上の互いに異なる位置で、送受信部４８Ｔの第３入出力端子、受信部４８Ｒの第３入力端子、送受信部４２Ｔの第３入出力端子、および送受信部４３Ｔの第３入出力端子と接続されている。伝送路４００Ｃの一端は、送受信部４８Ｔの第３入出力端子に接続され、他端は、送受信部４３Ｔの第３入出力端子に接続されている。

送受信部４８Ｔの第１入出力端子は、伝送路４００Ａの一端と、抵抗素子４１１Ａおよび伝送路４２１Ａを介して接続され、第２入出力端子は、伝送路４００Ｂの一端と、抵抗素子４１１Ｂおよび伝送路４２１Ｂを介して接続され、第３入出力端子は、伝送路４００Ｃの一端と、抵抗素子４１１Ｃおよび伝送路４２１Ｃを介して接続されている。

受信部４１Ｒの第１入力端子は、伝送路４００Ａと、抵抗素子４１２Ａおよび伝送路４２２Ａを介して接続され、第２入力端子は、伝送路４００Ｂと、抵抗素子４１２Ｂおよび伝送路４２２Ｂを介して接続され、第３入力端子は、伝送路４００Ｃと、抵抗素子４１２Ｃおよび伝送路４２２Ｃを介して接続されている。

送受信部４２Ｔの第１入出力端子は、伝送路４００Ａと、抵抗素子４１３Ａおよび伝送路４２３Ａを介して接続され、第２入出力端子は、伝送路４００Ｂと、抵抗素子４１３Ｂおよび伝送路４２３Ｂを介して接続され、第３入出力端子は、伝送路４００Ｃと、抵抗素子４１３Ｃおよび伝送路４２３Ｃを介して接続されている。

送受信部４３Ｔの第１入出力端子は、伝送路４００Ａの他端と、抵抗素子４１４Ａおよび伝送路４２４Ａを介して接続され、第２入出力端子は、伝送路４００Ｂの他端と、抵抗素子４１４Ｂおよび伝送路４２４Ｂを介して接続され、第３入出力端子は、伝送路４００Ｃの他端と、抵抗素子４１４Ｃおよび伝送路４２４Ｃを介して接続されている。

（送受信部４２Ｔ，４３Ｔ，４８Ｔ）
図１４は、イメージセンサ４２の送受信部４２Ｔの一構成例を表すものである。送受信部４２Ｔは、ドライバ５１と、レシーバ６１と、制御部５３と、スイッチ５４Ａ〜５４Ｃと、抵抗素子５５Ａ〜５５Ｃと、パッド５６Ａ〜５６Ｃとを有している。

ドライバ５１は、出力イネーブル信号ＥＮがアクティブである場合に、データ信号ＳＤ（信号ＳＩＧＡ〜ＳＩＧＣ）を出力するものである。ドライバ５１が信号を出力する際、ドライバ５１の各出力端子における出力インピーダンスは、この例では約５０Ωである。また、ドライバ５１は、出力イネーブル信号ＥＮが非アクティブである場合には、出力インピーダンスをハイインピーダンスにするようになっている。

図１５は、信号ＳＩＧＡ〜ＳＩＧＣの一例を表すものである。ドライバ５１は、３つの信号ＳＩＧＡ〜ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“−ｘ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“＋ｙ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。シンボル“−ｙ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“＋ｚ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“−ｚ”を送信する場合には、ドライバ５１は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

レシーバ６１は、入力された３つの信号を受信するものである。

制御部５３は、出力イネーブル信号ＥＮが非アクティブであり、かつ、送受信部４２Ｔの入出力端子における信号の振幅値が所定値Ｖth以下である場合に、スイッチ５４Ａ〜５４Ｃをオン状態にし、それ以外の場合にはスイッチ５４Ａ〜５４Ｃをオフ状態にするように制御するものである。さらに、制御部５３は、終端制御信号Ｔoffがアクティブである場合には、出力イネーブル信号ＥＮ、および送受信部４２Ｔの入出力端子における信号の振幅値にかかわらず、スイッチ５４Ａ〜５４Ｃを強制的にオフ状態にするようになっている。

スイッチ５４Ａ〜５４Ｃは、制御部５３からの指示に基づいてオンオフするスイッチである。スイッチ５４Ａの一端は、送受信部４２Ｔの第１入出力端子に接続され、他端は抵抗素子５５Ａの一端に接続されている。スイッチ５４Ｂの一端は、送受信部４２Ｔの第２入出力端子に接続され、他端は抵抗素子５５Ｂの一端に接続されている。スイッチ５４Ｃの一端は、送受信部４２Ｔの第３入出力端子に接続され、他端は抵抗素子５５Ｃの一端に接続されている。

抵抗素子５５Ａ〜５５Ｃは、送受信部４２Ｔの終端抵抗として機能するものである。抵抗素子５５Ａの一端は、スイッチ５４Ａの他端に接続され、他端は、抵抗素子５５Ｂ，５５Ｃの他端に接続されている。抵抗素子５５Ｂの一端は、スイッチ５４Ｂの他端に接続され、他端は、抵抗素子５５Ａ，５５Ｃの他端に接続されている。抵抗素子５５Ｃの一端は、スイッチ５４Ｃの他端に接続され、他端は、抵抗素子５５Ａ，５５Ｂの他端に接続されている。抵抗素子５５Ａ〜５５Ｃの抵抗値は、この例では、それぞれ約５０Ωである。

パッド５６Ａは、送受信部４２Ｔの第１入出力端子における入出力パッドであり、パッド５６Ｂは、送受信部４２Ｔの第２入出力端子における入出力パッドであり、パッド５６Ｃは、送受信部４２Ｔの第３入出力端子における入出力パッドである。

送受信部４２Ｔは、図１３に示したように、バス４００の一端または他端に接続されたものではないため、送受信部４２Ｔでは、終端制御信号Ｔoffはアクティブに設定される。その結果、スイッチ５４Ａ〜５４Ｃは強制的にオフ状態になるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）は強制的に無効にされるようになっている。

以上、イメージセンサ４２の送受信部４２Ｔを例に説明したが、イメージセンサ４３の送受信部４３Ｔについても同様である。しかしながら、送受信部４３Ｔは、図１３に示したように、バス４００の他端に接続されているため、送受信部４３Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。その結果、送受信部４３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下である場合には、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が無効にされるようになっている。

アプリケーションプロセッサ４８の送受信部４８Ｔは、図１４に示したように、ドライバ５２を有している。ドライバ５２は、出力イネーブル信号ＥＮがアクティブである場合に、データ信号ＳＤまたは信号ＳＬＰを出力するものである。ドライバ５２が信号を出力する際、各出力端子における出力インピーダンスは、この例では約５０Ωである。また、ドライバ５２は、出力イネーブル信号ＥＮが非アクティブである場合には、出力インピーダンスをハイインピーダンスにするようになっている。

この送受信部４８Ｔは、図１３に示したように、バス４００の一端に接続されるため、送受信部４８Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。これにより、送受信部４８Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下である場合に、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が無効にされるようになっている。

（受信部４１Ｒ）
図１６は、表示部１１の受信部４１Ｒの一構成例を表すものである。受信部４１Ｒは、レシーバ６１と、制御部６３と、スイッチ６４Ａ〜６４Ｃと、抵抗素子６５Ａ〜６５Ｃと、パッド６６Ａ〜６６Ｃとを有している。

制御部６３は、受信部４１Ｒの入力端子における信号の振幅値が所定値Ｖth以下である場合に、スイッチ６４Ａ〜６４Ｃをオン状態にし、それ以外の場合にはスイッチ６４Ａ〜６４Ｃをオフ状態にするように制御するものである。さらに、制御部６３は、終端制御信号Ｔoffがアクティブである場合には、受信部４１Ｒの入力端子における信号の振幅値にかかわらず、スイッチ６４Ａ〜６４Ｃを強制的にオフ状態にするようになっている。

スイッチ６４Ａ〜６４Ｃは、制御部６３からの指示に基づいてオンオフするスイッチである。スイッチ６４Ａの一端は、受信部４１Ｒの第１入力端子に接続され、他端は抵抗素子６５Ａの一端に接続されている。スイッチ６４Ｂの一端は、受信部４１Ｒの第２入力端子に接続され、他端は抵抗素子６５Ｂの一端に接続されている。スイッチ６４Ｃの一端は、受信部４１Ｒの第３入力端子に接続され、他端は抵抗素子６５Ｃの一端に接続されている。

抵抗素子６５Ａ〜６５Ｃは、受信部４１Ｒの入力終端抵抗として機能するものである。抵抗素子６５Ａの一端は、スイッチ６４Ａの他端に接続され、他端は、抵抗素子６５Ｂ，６５Ｃの他端に接続されている。抵抗素子６５Ｂの一端は、スイッチ６４Ｂの他端に接続され、他端は、抵抗素子６５Ａ，６５Ｃの他端に接続されている。抵抗素子６５Ｃの一端は、スイッチ６４Ｃの他端に接続され、他端は、抵抗素子６５Ａ，６５Ｂの他端に接続されている。抵抗素子６５Ａ〜６５Ｃの抵抗値は、この例では、それぞれ約５０Ωである。

パッド６６Ａは、受信部４１Ｒの第１入力端子における入力パッドであり、パッド６６Ｂは、受信部４１Ｒの第２入力端子における入力パッドであり、パッド６６Ｃは、受信部４１Ｒの第３入力端子における入力パッドである。

この受信部４１Ｒは、図１３に示したように、バス４００の一端または他端に接続されたものではないため、受信部４１Ｒでは、終端制御信号Ｔoffはアクティブに設定される。その結果、受信部４１Ｒでは、終端抵抗（抵抗素子６５Ａ〜６５Ｃ）は強制的に無効にされるようになっている。

（詳細動作）
図１７Ａは、リセット期間Ｐ１におけるバスシステム４の動作状態を表すものである。この図１７Ａにおいて、信号を送信しているドライバには、出力インピーダンスを表すものとして、抵抗素子を描いている。各抵抗素子の抵抗値は、この例では約５０Ωである。

リセット期間Ｐ１では、アプリケーションプロセッサ４８のドライバ５２が、信号ＳＬＰを送信し、表示部４１およびイメージセンサ４２，４３のレシーバ６１が、この信号ＳＬＰを受信する。このとき、バス４００の一端に接続された送受信部４８Ｔでは、出力イネーブル信号ＥＮがアクティブであるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が無効になる。また、バス４００の他端に接続された送受信部４３Ｔでは、入出力端子における信号の振幅値が所定値Ｖthよりも大きいため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が無効になる。

図１７Ｂは、指示期間Ｐ２におけるバスシステム４の動作状態を表すものである。指示期間Ｐ２では、アプリケーションプロセッサ４８のドライバ５２が、データ信号ＳＤ（制御データ）を送信し、表示部４１およびイメージセンサ４２，４３のレシーバ６１が、このデータ信号ＳＤを受信する。このとき、バス４００の一端に接続された送受信部４８Ｔでは、出力イネーブル信号ＥＮがアクティブであるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が無効になる。すなわち、送受信部４８Ｔでは、ドライバ５２の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）を無効にする。一方、バス４００の他端に接続された送受信部４３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が有効になる。

図１７Ｃは、データ通信期間Ｐ４におけるバスシステム４の動作状態を表すものである。データ通信期間Ｐ４では、イメージセンサ４２のドライバ５１が、データ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ４８のレシーバ６１が、このデータ信号ＳＤを受信する。このとき、バス４００の一端に接続された送受信部４８Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が有効になる。また、バス４００の他端に接続された送受信部４３Ｔでは、出力イネーブル信号ＥＮが非アクティブであり、かつ、入出力端子における信号の振幅値が所定値Ｖth以下であるため、終端抵抗（抵抗素子５５Ａ〜５５Ｃ）が有効になる。このように、バス４００の他端に接続された送受信部４３Ｔは、自らがデータ信号ＳＤを送受信しないにもかかわらず、終端抵抗を有効にする。

このように、３つの伝送路４００Ａ〜４００Ｃを用いてバス４００を構成しても、第１の実施の形態に係るバスシステムと同様の効果を得ることができる。

［変形例２−１］
上記実施の形態に係るバスシステム４に、上記第１の実施の形態の各変形例を適用してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係るバスシステムを備えたスマートフォン５について説明する。本実施の形態は、３本の制御信号線を用いて通信を制御するものである。なお、上記第１の実施の形態に係るスマートフォン１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１８は、スマートフォン５の一構成例を表すものである。スマートフォン５は、表示部７１と、イメージセンサ７２，７３と、バス１００と、アプリケーションプロセッサ７８とを備えている。表示部７１およびイメージセンサ７２，７３は、制御信号Ｓ７１〜Ｓ７３に基づいて通信を行うものである。アプリケーションプロセッサ７８は、表示部７１およびイメージセンサ７２，７３に対して制御信号Ｓ７１〜Ｓ７３を供給するものである。バス１００は、表示部７１、イメージセンサ７２，７３、およびアプリケーションプロセッサ７８とともに、バスシステム６を構成する。

図１９は、バスシステム６の一構成例を表すものである。バスシステム６は、表示部７１をバス１００の一端に接続するとともに、イメージセンサ７３をバス１００の他端に接続したものである。表示部７１は、受信部７１Ｒを有している。アプリケーションプロセッサ７８は、送受信部７８Ｔを有している。イメージセンサ７２は、送信部７２Ｔを有している。イメージセンサ７３は、送信部７３Ｔを有している。

また、アプリケーションプロセッサ７８の送受信部７８Ｔは、３本の制御信号線を介して、制御信号Ｓ７１〜Ｓ７３を、表示部７１の受信部７１Ｒ、イメージセンサ７２の送信部７２Ｔ、およびイメージセンサ７３の送信部７３Ｔに供給するようになっている。

図２０は、イメージセンサ７２の送信部７２Ｔの一構成例を表すものである。送信部７２Ｔは、ドライバ２１と、制御部７４とを有している。

ドライバ２１は、制御信号Ｓ７２がアクティブである場合に、データ信号ＳＤを出力するものである。すなわち、制御信号Ｓ７２は、上記第１の実施の形態に係る出力イネーブル信号ＥＮに対応するものである。また、ドライバ２１は、制御信号Ｓ７２が非アクティブである場合には、出力インピーダンスをハイインピーダンスにするようになっている。

制御部７４は、制御信号Ｓ７１，Ｓ７３のうちのどちらか一方がアクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。さらに、制御部７４は、終端制御信号Ｔoffがアクティブである場合には、制御信号Ｓ７１，Ｓ７３にかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

送信部７２Ｔは、図１９に示したように、バス１００の一端または他端に接続されたものではないため、送信部７２Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送信部７２Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

以上、イメージセンサ７２の送信部７２Ｔを例に説明したが、イメージセンサ７３の送信部７３Ｔについても同様である。送信部７３Ｔのドライバ２１は、制御信号Ｓ７３がアクティブである場合に、データ信号ＳＤを出力する。また、送信部７３Ｔの制御部７４は、制御信号Ｓ７１，Ｓ７２のうちのどちらか一方がアクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するようになっている。

送信部７３Ｔは、図１９に示したように、バス１００の他端に接続されているため、送信部７３Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。その結果、送信部７３Ｔでは、制御信号Ｓ７１，Ｓ７２のうちのどちらか一方がアクティブである場合には、終端抵抗（抵抗素子２６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子２６）が無効にされるようになっている。

図２１は、アプリケーションプロセッサ７８の送受信部７８Ｔの一構成例を表すものである。送受信部７８Ｔは、通信制御部７５と、制御部７６とを有している。

通信制御部７５は、バスシステム６における通信を制御するものである。具体的には、通信制御部７５は、制御信号Ｓ７１〜Ｓ７３を生成するとともに、出力イネーブル信号ＥＮを生成する。そして、通信制御部７５は、制御信号Ｓ７１〜Ｓ７３を表示部７１およびイメージセンサ７２，７３にそれぞれ供給するとともに、出力イネーブル信号ＥＮをドライバ２１に供給する。これにより、通信制御部７５は、バスシステム６における通信を制御するようになっている。

制御部７６は、制御信号Ｓ７１〜Ｓ７３のうちのいずれか１つがアクティブであり、かつ、出力イネーブル信号ＥＮが非アクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。さらに、制御部７６は、終端制御信号Ｔoffがアクティブである場合には、制御信号Ｓ７１〜Ｓ７３および出力イネーブル信号ＥＮにかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

送受信部７８Ｔは、図１９に示したように、バス１００の一端または他端に接続されたものではないため、送受信部７８Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送受信部７８Ｔは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

図２２は、表示部７１の受信部７１Ｒの一構成例を表すものである。受信部７１Ｒは、制御部７７を有している。制御部７７は、制御信号Ｓ７１〜Ｓ７３のうちのいずれか１つがアクティブである場合に、スイッチ３４，３５をオン状態にし、それ以外の場合にはスイッチ３４，３５をオフ状態にするように制御するものである。さらに、制御部７７は、終端制御信号Ｔoffがアクティブである場合には、制御信号Ｓ７１〜Ｓ７３にかかわらず、スイッチ３４，３５を強制的にオフ状態にするようになっている。

受信部７１Ｒは、図１９に示したように、バス１００の一端に接続されるため、受信部７１Ｒでは、終端制御信号Ｔoffは非アクティブに設定される。これにより、受信部７１Ｒでは、制御信号Ｓ７１〜Ｓ７３のうちのいずれか１つがアクティブである場合には、終端抵抗（抵抗素子３６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子３６）が無効にされるようになっている。

図２３は、バスシステム６における通信動作の一例を表すものであり、（Ａ）は制御信号Ｓ７１の波形を示し、（Ｂ）は制御信号Ｓ７２の波形を示し、（Ｃ）は制御信号Ｓ７３の波形を示し、（Ｄ）はバス１００における信号の波形を示す。図２４Ａ〜２４Ｄは、様々な期間におけるバスシステム６の動作状態を表すものである。なお、図２４Ａ〜２４Ｄでは、制御信号Ｓ７１〜Ｓ７３の図示を省いている。

まず、アプリケーションプロセッサ７８の送受信部７８Ｔは、図２３に示したように、タイミングｔ１１において、制御信号Ｓ７１を低レベルから高レベル（アクティブ）に変化させる（図２３（Ａ））。表示部７１は、この制御信号Ｓ７１に基づいて、自らがデータ信号ＳＤ（画像データ）を受信すべきことを把握する。そして、アプリケーションプロセッサ７８の送受信部７８Ｔは、タイミングｔ１１〜ｔ１２の期間において、データ信号ＳＤ（画像データ）を送信し、表示部７１の受信部７１Ｒは、このデータ信号ＳＤを受信する（図２３（Ｄ））。

このとき、図２４Ａに示したように、バス１００の一端に接続された受信部７１Ｒでは、制御信号Ｓ７１がアクティブであるため、終端抵抗（抵抗素子３６）が有効になる。また、バス１００の他端に接続された送信部７３Ｔでは、制御信号Ｓ７１がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部７３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、アプリケーションプロセッサ７８の送受信部７８Ｔは、タイミングｔ１２において、制御信号Ｓ７１を高レベルから低レベル（非アクティブ）に変化させる（図２３（Ａ））。これにより、タイミングｔ１２〜ｔ１３の期間において、制御信号Ｓ７１〜Ｓ７３は低レベル（非アクティブ）になる。その結果、図２４Ｂに示したように、バス１００の一端に接続された受信部７１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部７３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ７８の送受信部７８Ｔは、図２３に示したように、タイミングｔ１３において、制御信号Ｓ７３を低レベルから高レベル（アクティブ）に変化させる（図２３（Ｃ））。イメージセンサ７３は、この制御信号Ｓ７３に基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。そして、イメージセンサ７３の送信部７３Ｔは、タイミングｔ１３〜ｔ１４の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ７８の送受信部７８Ｔは、このデータ信号ＳＤを受信する（図２３（Ｄ））。

このとき、図２４Ｃに示したように、バス１００の一端に接続された受信部７１Ｒでは、制御信号Ｓ７３がアクティブであるため、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部７１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部７３Ｔでは、制御信号Ｓ７１，Ｓ７２のうちのどちらも非アクティブであるため、終端抵抗（抵抗素子２６）が無効になる。すなわち、送信部７３Ｔでは、ドライバ２１の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子２６）を無効にする。

次に、アプリケーションプロセッサ７８の送受信部７８Ｔは、タイミングｔ１４において、制御信号Ｓ７３を高レベルから低レベル（非アクティブ）に変化させる（図２３（Ｃ））。その結果、タイミングｔ１４〜ｔ１５の期間において、図２４Ｂに示したように、バス１００の一端に接続された受信部７１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部７３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ７８の送受信部７８Ｔは、図２３に示したように、タイミングｔ１５において、制御信号Ｓ７２を低レベルから高レベル（アクティブ）に変化させる（図２３（Ｂ））。イメージセンサ７２は、この制御信号Ｓ７２に基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。そして、イメージセンサ７２の送信部７２Ｔは、タイミングｔ１５〜ｔ１６の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ７８の送受信部７８Ｔは、このデータ信号ＳＤを受信する（図２３（Ｄ））。

このとき、図２４Ｄに示したように、バス１００の一端に接続された受信部７１Ｒでは、制御信号Ｓ７２がアクティブであるため、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部７１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部７３Ｔでは、制御信号Ｓ７２がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部７３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、アプリケーションプロセッサ７８の送受信部７８Ｔは、タイミングｔ１６において、制御信号Ｓ７２を高レベルから低レベル（非アクティブ）に変化させる（図２３（Ｂ））。その結果、タイミングｔ１６〜ｔ１７の期間において、図２４Ｂに示したように、バス１００の一端に接続された受信部７１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部７３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

このように、バスシステム６では、制御信号線を用いて通信を制御するようにしたので、構成をシンプルにすることができる。すなわち、例えば第１の実施の形態の場合のように、バス１００を用いて通信を制御する場合には、バス１００は、撮像データおよび画像データに加えて制御データも伝送するため、回路が複雑になるおそれがある。一方、バスシステム６では、制御信号線を用いて通信を制御するようにしたので、バス１００は制御データを伝送しないため、構成をシンプルにすることができる。

また、バスシステム６では、このように、バス１００が制御データを伝送しないため、バス１００の利用効率を高めることができる。

以上のように本実施の形態では、制御信号線を用いて通信を制御するようにしたので、構成をシンプルにすることができるとともに、バスの利用効率を高めることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例３−１］
上記実施の形態では、バス１００に加えて制御信号Ｓ７１〜Ｓ７３を伝える制御信号線を設けたが、これに限定されるものではなく、さらに、アプリケーションプロセッサが、各デバイスに対して通信帯域や画像の解像度などを指示する別の制御信号線を設けてもよい。このような制御信号を伝えるインタフェースとしては、例えば、Ｉ²Ｃ（Inter-Integrated Circuit）が利用可能である。

［変形例３−２］
上記実施の形態に係るバスシステム６に、上記第１の実施の形態の変形例１−１〜１−３を適用してもよい。

＜４．第４の実施の形態＞
次に、第４の実施の形態に係るバスシステムを備えたスマートフォン７について説明する。本実施の形態は、１本の制御信号線を用いて通信を制御するものである。なお、上記第３の実施の形態に係るスマートフォン５と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２５は、スマートフォン７の一構成例を表すものである。スマートフォン７は、表示部８１と、イメージセンサ８２，８３と、バス１００と、アプリケーションプロセッサ８８とを備えている。表示部８１およびイメージセンサ８２，８３は、制御信号Ｓ８０に基づいて通信を行うものである。アプリケーションプロセッサ８８は、表示部８１およびイメージセンサ８２，８３に対して制御信号Ｓ８０を供給するものである。バス１００は、表示部８１、イメージセンサ８２，８３、およびアプリケーションプロセッサ８８とともに、バスシステム８を構成する。

図２６は、バスシステム８の一構成例を表すものである。バスシステム８は、表示部８１をバス１００の一端に接続するとともに、イメージセンサ８３をバス１００の他端に接続したものである。表示部８１は、受信部８１Ｒを有している。アプリケーションプロセッサ８８は、送受信部８８Ｔを有している。イメージセンサ８２は、送信部８２Ｔを有している。イメージセンサ８３は、送信部８３Ｔを有している。

また、アプリケーションプロセッサ８８の送受信部８８Ｔは、１本の制御信号線を介して、制御信号Ｓ８０を、表示部８１の受信部８１Ｒ、イメージセンサ８２の送信部８２Ｔ、およびイメージセンサ８３の送信部８３Ｔに供給するようになっている。

図２７は、イメージセンサ８２の送信部８２Ｔの一構成例を表すものである。送信部８２Ｔは、イネーブル信号生成部１３１と、制御部１３２とを有している。

イネーブル信号生成部１３１は、制御信号Ｓ８０に基づいて、出力イネーブル信号ＥＮおよび信号Ｓ１３２を生成するものである。具体的には、イネーブル信号生成部１３１は、後述するように、制御信号Ｓ８０に現れるパルスのパルス幅が所定のパルス幅ＰＷ２である場合に、送信部８２Ｔがデータ信号ＳＤを送信すべきと判断し、所定の期間、出力イネーブル信号ＥＮをアクティブにする。また、イネーブル信号生成部１３１は、制御信号Ｓ８０に現れるパルスのパルス幅がパルス幅ＰＷ２でない場合には、送信部８２Ｔ以外がデータ信号ＳＤを送信すると判断し、所定の期間、信号Ｓ１３２をアクティブにするようになっている。

制御部１３２は、信号Ｓ１３２がアクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。さらに、制御部１３２は、終端制御信号Ｔoffがアクティブである場合には、信号Ｓ１３２にかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

送信部８２Ｔは、図２６に示したように、バス１００の一端または他端に接続されたものではないため、送信部８２Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送信部８２Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

以上、イメージセンサ８２の送信部８２Ｔを例に説明したが、イメージセンサ８３の送信部８３Ｔについても同様である。送信部８３Ｔのイネーブル信号生成部１３１は、制御信号Ｓ８０に現れるパルスのパルス幅が所定のパルス幅ＰＷ３である場合に、送信部８３Ｔがデータ信号ＳＤを送信すべきと判断し、所定の期間、出力イネーブル信号ＥＮをアクティブにする。また、送信部８３Ｔのイネーブル信号生成部１３１は、制御信号Ｓ８０に現れるパルスのパルス幅がパルス幅ＰＷ３でない場合には、送信部８３Ｔ以外がデータ信号ＳＤを送信すると判断し、所定の期間、信号Ｓ１３２をアクティブにするようになっている。

送信部８３Ｔは、図２６に示したように、バス１００の他端に接続されているため、送信部８３Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。その結果、送信部８３Ｔでは、信号Ｓ１３２がアクティブである場合には、終端抵抗（抵抗素子２６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子２６）が無効にされるようになっている。

図２８は、アプリケーションプロセッサ８８の送受信部８８Ｔの一構成例を表すものである。送受信部８８Ｔは、通信制御部１３３と、制御部１３４とを有している。

通信制御部１３３は、制御信号Ｓ８０を生成するとともに、出力イネーブル信号ＥＮおよび信号Ｓ１３４を生成するものである。具体的には、通信制御部１３３は、パルス幅が互いに異なる複数のパルスを含む制御信号Ｓ８０を生成する。また、通信制御部１３３は、送受信部８８Ｔがデータ信号ＳＤを送信すべき期間において、出力イネーブル信号ＥＮをアクティブにし、送受信部８８Ｔ以外がデータ信号ＳＤを送信すべき期間において信号Ｓ１３４をアクティブにするようになっている。

制御部１３４は、信号Ｓ１３４がアクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。さらに、制御部１３４は、終端制御信号Ｔoffがアクティブである場合には、信号Ｓ１３４にかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

送受信部８８Ｔは、図２６に示したように、バス１００の一端または他端に接続されたものではないため、送受信部８８Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送受信部８８Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

図２９は、表示部８１の受信部８１Ｒの一構成例を表すものである。受信部８１Ｒは、イネーブル信号生成部１３５と、制御部１３６とを有している。

イネーブル信号生成部１３５は、制御信号Ｓ８０に基づいて、入力イネーブル信号ＥＮＩおよび信号Ｓ１３６を生成するものである。具体的には、イネーブル信号生成部１３５は、後述するように、制御信号Ｓ８０に現れるパルスのパルス幅が所定のパルス幅ＰＷ１である場合に、受信部８１Ｒがデータ信号ＳＤを受信すべきと判断し、所定の期間、入力イネーブル信号ＥＮＩをアクティブにする。また、イネーブル信号生成部１３５は、制御信号Ｓ８０にパルスが現れた場合には、バス１００がデータ信号ＳＤを伝送すると判断し、所定の期間、信号Ｓ１３６をアクティブにするようになっている。

制御部１３６は、信号Ｓ１３６がアクティブである場合に、スイッチ２４，２５をオン状態にし、それ以外の場合にはスイッチ２４，２５をオフ状態にするように制御するものである。さらに、制御部１３２は、終端制御信号Ｔoffがアクティブである場合には、信号Ｓ１３２にかかわらず、スイッチ２４，２５を強制的にオフ状態にするようになっている。

受信部８１Ｒは、図２６に示したように、バス１００の一端に接続されるため、受信部８１Ｒでは、終端制御信号Ｔoffは非アクティブに設定される。これにより、受信部８１Ｒでは、信号Ｓ１３６がアクティブである場合には、終端抵抗（抵抗素子３６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子３６）が無効にされるようになっている。

図３０は、バスシステム８における通信動作の一例を表すものであり、（Ａ）は制御信号Ｓ８０の波形を示し、（Ｂ）は表示部８１における信号Ｓ１３６の波形を示し、（Ｃ）はイメージセンサ８３における信号Ｓ１３２の波形を示し、（Ｄ）はバス１００における信号の波形を示す。

まず、アプリケーションプロセッサ８８の送受信部８８Ｔは、タイミングｔ２１〜ｔ２２の期間において、制御信号Ｓ８０を高レベルにする（図３０（Ａ））。これにより、制御信号Ｓ８０には、パルス幅ＰＷ１のパルスが生じる。表示部８１のイネーブル信号生成部１３５は、このパルスのパルス幅ＰＷ１に基づいて、タイミングｔ２２において、入力イネーブル信号ＥＮＩおよび信号Ｓ１３６をアクティブにする（図３０（Ｂ））。表示部８１は、この入力イネーブル信号ＥＮＩに基づいて、自らがデータ信号ＳＤ（画像データ）を受信すべきことを把握する。また、イメージセンサ８３のイネーブル信号生成部１３１は、このパルスのパルス幅ＰＷ１に基づいて、タイミングｔ２２において、信号Ｓ１３２をアクティブにする（図３０（Ｃ））。そして、アプリケーションプロセッサ８８の送受信部８８Ｔは、タイミングｔ２２〜ｔ２３の期間において、データ信号ＳＤ（画像データ）を送信し、表示部８１の受信部８１Ｒは、このデータ信号ＳＤを受信する（図３０（Ｄ））。

このとき、バス１００の一端に接続された受信部８１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ａ）と同様に、終端抵抗（抵抗素子３６）が有効になる。また、バス１００の他端に接続された送信部８３Ｔでは、信号Ｓ１３２がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部８３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、タイミングｔ２２から所定の時間が経過したタイミングｔ２３において、表示部８１のイネーブル信号生成部１３５は、入力イネーブル信号ＥＮＩおよび信号Ｓ１３６を非アクティブにし（図３０（Ｂ））、イメージセンサ８３のイネーブル信号生成部１３１は、信号Ｓ１３２を非アクティブにする（図３０（Ｃ））。その結果、タイミングｔ２３〜ｔ２５の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部８１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部８３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ８８の送受信部８８Ｔは、タイミングｔ２４〜ｔ２５の期間において、制御信号Ｓ８０を高レベルにする。これにより、制御信号Ｓ８０には、パルス幅ＰＷ３のパルスが生じる。イメージセンサ８３のイネーブル信号生成部１３１は、このパルスのパルス幅ＰＷ３に基づいて、タイミングｔ２５において、出力イネーブル信号ＥＮをアクティブにするとともに、信号Ｓ１３２を非アクティブに維持する（図３０（Ｃ））。イメージセンサ８３は、この出力イネーブル信号ＥＮに基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。また、表示部８１のイネーブル信号生成部１３５は、このパルスのパルス幅ＰＷ３に基づいて、タイミングｔ２５において、信号Ｓ１３６をアクティブにする（図３０（Ｂ））。そして、イメージセンサ８３の送信部８３Ｔは、タイミングｔ２５〜ｔ２６の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ８８の送受信部８８Ｔは、このデータ信号ＳＤを受信する（図３０（Ｄ））。

このとき、バス１００の一端に接続された受信部８１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ｃ）と同様に、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部８１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部８３Ｔでは、信号Ｓ１３２が非アクティブであるため、終端抵抗（抵抗素子２６）が無効になる。すなわち、送信部８３Ｔでは、ドライバ２１の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子２６）を無効にする。

次に、タイミングｔ２５から所定の時間が経過したタイミングｔ２６において、表示部８１のイネーブル信号生成部１３５は、信号Ｓ１３６を非アクティブにし（図３０（Ｂ））、イメージセンサ８３のイネーブル信号生成部１３１は、出力イネーブル信号ＥＮを非アクティブにする。その結果、タイミングｔ２６〜ｔ２８の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部８１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部８３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ８８の送受信部８８Ｔは、タイミングｔ２７〜ｔ２８の期間において、制御信号Ｓ８０を高レベルにする。これにより、制御信号Ｓ８０には、パルス幅ＰＷ２のパルスが生じる。イメージセンサ８２のイネーブル信号生成部１３１は、このパルスのパルス幅ＰＷ２に基づいて、タイミングｔ２８において、出力イネーブル信号ＥＮをアクティブにする。イメージセンサ８２は、この出力イネーブル信号ＥＮに基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。また、表示部８１のイネーブル信号生成部１３５は、このパルスのパルス幅ＰＷ２に基づいて、タイミングｔ２８において、信号Ｓ１３６をアクティブにし（図３０（Ｂ））、イメージセンサ８３のイネーブル信号生成部１３１は、信号Ｓ１３２をアクティブにする（図３０（Ｃ））。そして、イメージセンサ８２の送信部８２Ｔは、タイミングｔ２８〜ｔ２９の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ８８の送受信部８８Ｔは、このデータ信号ＳＤを受信する（図３０（Ｄ））。

このとき、バス１００の一端に接続された受信部８１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ｄ）と同様に、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部８１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部８３Ｔでは、信号Ｓ１３２がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部８３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、タイミングｔ２８から所定の時間が経過したタイミングｔ２９において、表示部８１のイネーブル信号生成部１３５は、信号Ｓ１３６を非アクティブにし（図３０（Ｂ））、イメージセンサ８３のイネーブル信号生成部１３１は、信号Ｓ１３２を非アクティブにする（図３０（Ｃ））。その結果、タイミングｔ２９〜ｔ３１の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部８１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部８３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

このように、バスシステム８では、パルス幅が互いに異なる複数のパルスを用いて通信を制御するようにしたので、制御信号線の本数を減らすことができるため、構成をシンプルにすることができる。

以上のように本実施の形態では、パルス幅が互いに異なる複数のパルスを用いて通信を制御するようにしたので、構成をシンプルにすることができる。その他の効果は、上記第３の実施の形態の場合と同様である。

［変形例４−１］
上記実施の形態では、パルス幅に基づいて通信を制御したが、これに限定されるものではない。これに代えて、例えば図３１に示すように、パルスの数に基づいて通信を制御してもよい。

［変形例４−２］
上記実施の形態に係るバスシステム８に、上記第３の実施の形態の各変形例を適用してもよい。

＜５．第５の実施の形態＞
次に、第５の実施の形態に係るバスシステムを備えたスマートフォン９について説明する。本実施の形態は、バス１００とは別の制御バスを用いて通信を制御するものである。なお、上記第３の実施の形態に係るスマートフォン５と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図３２は、スマートフォン９の一構成例を表すものである。スマートフォン９は、表示部９１と、イメージセンサ９２，９３と、バス１００と、アプリケーションプロセッサ９８とを備えている。表示部９１、イメージセンサ９２，９３、およびアプリケーションプロセッサ９８は、制御バス１１０を介して、制御データを含む制御パケットＰＣＴのやり取りを行うものである。この制御パケットＰＣＴは、例えば、アプリケーションプロセッサ９８が、各デバイスに対して、通信タイミング、通信帯域、画像の解像度などを指示する際に用いるものである。制御バス１１０は、この例では、データ信号Ｄ９０と、クロック信号Ｃ９０とを伝送する２つのバスを含んでいる。制御バス１１０は、例えばＩ²Ｃを利用可能である。

図３３は、制御パケットＰＣＴの一構成例を表すものである。制御パケットＰＣＴは、ヘッダ部１１１と、アドレス部１１２と、データ部１１３とを有している。アドレス部１１２は、２つのアドレスＡＤＲ１，ＡＤＲ２を含んでいる。アドレスＡＤＲ１は、デバイスアドレスであり、表示部９１、イメージセンサ９２，９３、およびアプリケーションプロセッサ９８のうちの１つを特定するためのものである。アドレスＡＤＲ２は、内部アドレスであり、各デバイスに含まれる複数のレジスタのうちの１つを特定するためのものである。

バス１００は、表示部９１、イメージセンサ９２，９３、およびアプリケーションプロセッサ９８とともに、バスシステム１０を構成する。

図３４は、バスシステム１０の一構成例を表すものである。バスシステム１０は、表示部９１をバス１００の一端に接続するとともに、イメージセンサ９３をバス１００の他端に接続したものである。表示部９１は、受信部９１Ｒを有している。アプリケーションプロセッサ９８は、送受信部９８Ｔを有している。イメージセンサ９２は、送信部９２Ｔを有している。イメージセンサ９３は、送信部９３Ｔを有している。受信部９１Ｒ、送受信部９８Ｔ、および送信部９２Ｔ，９３Ｔは、制御バス１１０を介して制御パケットＰＣＴのやり取りを行うようになっている。

図３５は、イメージセンサ９２の送信部９２Ｔの一構成例を表すものである。送信部９２Ｔは、通信部１２１と、レジスタ部１２２とを有している。通信部１２１は、他のデバイスとの間で、制御バス１１０を介して制御パケットＰＣＴのやり取りを行うものである。レジスタ部１２２は、イメージセンサ９２の様々な設定を一時的に記憶しておくものである。レジスタ部１２２は、レジスタＲ９１，Ｒ９２，Ｒ９３を有している。レジスタＲ９１は、表示部９１の受信部９１Ｒがデータ信号ＳＤを受信すべき場合に“１”が格納され、それ以外の場合に“０”が格納されるものである。レジスタＲ９２は、イメージセンサ９２の送信部９２Ｔがデータ信号ＳＤを送信すべき場合に“１”が格納され、それ以外の場合に“０”が格納されるものである。レジスタＲ９３は、イメージセンサ９３の送信部９３Ｔがデータ信号ＳＤを送信すべき場合に“１”が格納され、それ以外の場合に“０”が格納されるものである。また、レジスタ部１２２は、レジスタＲ９２に記憶されたデータが“１”である場合に、出力イネーブル信号ＥＮをアクティブにするとともに、レジスタＲ９１，Ｒ９３に記憶されたデータのいずれか一方が“１”である場合には、信号Ｓ１３２をアクティブにする機能をも有している。

送信部９２Ｔは、図３４に示したように、バス１００の一端または他端に接続されたものではないため、送信部９２Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送信部９２Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

以上、イメージセンサ９２の送信部９２Ｔを例に説明したが、イメージセンサ９３の送信部９３Ｔについても同様である。送信部９３Ｔは、レジスタ部１２３を有している。レジスタ部１２３は、レジスタＲ９３に記憶されたデータを出力イネーブル信号ＥＮとして出力し、レジスタＲ９１，Ｒ９２のいずれか一方が“１”である場合には、信号Ｓ１３２をアクティブにする機能をも有している。

送信部９３Ｔは、図３４に示したように、バス１００の他端に接続されているため、送信部９３Ｔでは、終端制御信号Ｔoffは非アクティブに設定される。その結果、送信部９３Ｔでは、信号Ｓ１３２がアクティブである場合には、終端抵抗（抵抗素子２６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子２６）が無効にされるようになっている。

図３６は、アプリケーションプロセッサ９８の送受信部９８Ｔの一構成例を表すものである。送受信部９８Ｔは、通信部１２４と、通信制御部１２５とを有している。通信部１２４は、他のデバイスとの間で、制御バス１１０を介して制御パケットＰＣＴのやり取りを行うものである。通信制御部１２５は、制御パケットＰＣＴを生成するとともに、出力イネーブル信号ＥＮおよび信号Ｓ１３４を生成するものである。その際、通信制御部１２５は、送受信部９８Ｔがデータ信号ＳＤを送信すべき期間において、出力イネーブル信号ＥＮをアクティブにし、送受信部９８Ｔ以外がデータ信号ＳＤを送信すべき期間において信号Ｓ１３４をアクティブにするようになっている。

送受信部９８Ｔは、図３４に示したように、バス１００の一端または他端に接続されたものではないため、送受信部９８Ｔでは、終端制御信号Ｔoffはアクティブに設定される。これにより、送受信部９８Ｔでは、終端抵抗（抵抗素子２６）は強制的に無効にされるようになっている。

図３７は、表示部９１の受信部９１Ｒの一構成例を表すものである。受信部９１Ｒは、通信部１２６と、レジスタ部１２７とを有している。通信部１２６は、他のデバイスとの間で、制御バス１１０を介して制御パケットＰＣＴのやり取りを行うものである。レジスタ部１２７は、表示部９１の様々な設定を一時的に記憶しておくものである。レジスタ部１２７は、レジスタＲ９１，Ｒ９２，Ｒ９３を有している。また、レジスタ部１２７は、レジスタＲ９１に記憶されたデータが“１”である場合に、入力イネーブル信号ＥＮＩをアクティブにし、レジスタＲ９１〜Ｒ９３に記憶されたデータのいずれか一つが“１”である場合には、信号Ｓ１３６をアクティブにする機能をも有している。

受信部９１Ｒは、図３４に示したように、バス１００の一端に接続されるため、受信部９１Ｒでは、終端制御信号Ｔoffは非アクティブに設定される。これにより、受信部９１Ｒでは、信号Ｓ１３６がアクティブである場合には、終端抵抗（抵抗素子３６）が有効にされ、それ以外の場合には、終端抵抗（抵抗素子３６）が無効にされるようになっている。

図３８は、バスシステム８における通信動作の一例を表すものであり、（Ａ）はレジスタＲ９１のデータを示し、（Ｂ）はレジスタＲ９２のデータを示し、（Ｃ）はレジスタＲ９３のデータを示し、（Ｄ）は表示部９１における信号Ｓ１３６の波形を示し、（Ｅ）はイメージセンサ９３における信号Ｓ１３２の波形を示し、（Ｆ）はバス１００における信号の波形を示す。

まず、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６１において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“１”，“０”，“０”を含む制御パケットＰＣＴを送信する（図３８（Ａ）〜（Ｃ））。表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、入力イネーブル信号ＥＮＩおよび信号Ｓ１３６をアクティブにする（図３８（Ｄ））。表示部９１は、この入力イネーブル信号ＥＮＩに基づいて、自らがデータ信号ＳＤ（画像データ）を受信すべきことを把握する。また、イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３２をアクティブにする（図３８（Ｅ））。そして、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６１〜ｔ６２の期間において、データ信号ＳＤ（画像データ）を送信し、表示部９１の受信部９１Ｒは、このデータ信号ＳＤを受信する（図３８（Ｆ））。

このとき、バス１００の一端に接続された受信部９１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ａ）と同様に、終端抵抗（抵抗素子３６）が有効になる。また、バス１００の他端に接続された送信部９３Ｔでは、信号Ｓ１３２がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部９３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６２において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“０”，“０”，“０”を含む制御パケットＰＣＴを送信する。表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、入力イネーブル信号ＥＮＩおよび信号Ｓ１３６を非アクティブにする（図３８（Ｄ））。また、イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３２を非アクティブにする（図３８（Ｅ））。その結果、タイミングｔ６２〜ｔ６３の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部９１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部９３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６３において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“０”，“０”，“１”を含む制御パケットＰＣＴを送信する。イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、出力イネーブル信号ＥＮをアクティブにするとともに、信号Ｓ１３２を非アクティブに維持する（図３８（Ｅ））。イメージセンサ９３は、この出力イネーブル信号ＥＮに基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。また、表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３６をアクティブにする（図３８（Ｄ））。そして、イメージセンサ９３の送信部９３Ｔは、タイミングｔ６３〜ｔ６４の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ９８の送受信部９８Ｔは、このデータ信号ＳＤを受信する（図３８（Ｆ））。

このとき、バス１００の一端に接続された受信部９１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ｃ）と同様に、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部９１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部９３Ｔでは、信号Ｓ１３２が非アクティブであるため、終端抵抗（抵抗素子２６）が無効になる。すなわち、送信部９３Ｔでは、ドライバ２１の出力インピーダンスが出力終端抵抗として機能するので、終端抵抗（抵抗素子２６）を無効にする。

次に、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６４において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“０”，“０”，“０”を含む制御パケットＰＣＴを送信する。表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３６を非アクティブにする（図３８（Ｄ））。また、イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、これらのデータに基づいて、出力イネーブル信号ＥＮを非アクティブにする。その結果、タイミングｔ６４〜ｔ６５の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部９１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部９３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

次に、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６５において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“０”，“１”，“０”を含む制御パケットＰＣＴを送信する。イメージセンサ９２のレジスタ部１２２は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、出力イネーブル信号ＥＮをアクティブにする。イメージセンサ９２は、この出力イネーブル信号ＥＮに基づいて、自らがデータ信号ＳＤ（撮像データ）を送信すべきことを把握する。また、表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３６をアクティブにする（図３８（Ｄ））。また、イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３２をアクティブにする（図３８（Ｅ））。そして、イメージセンサ９２の送信部９２Ｔは、タイミングｔ６５〜ｔ６６の期間においてデータ信号ＳＤ（撮像データ）を送信し、アプリケーションプロセッサ９８の送受信部９８Ｔは、このデータ信号ＳＤを受信する（図３８（Ｆ））。

このとき、バス１００の一端に接続された受信部９１Ｒでは、信号Ｓ１３６がアクティブであるため、上記第３の実施の形態の場合（図２４Ｄ）と同様に、終端抵抗（抵抗素子３６）が有効になる。すなわち、受信部９１Ｒは、自らがデータ信号ＳＤを受信しないにもかかわらず、終端抵抗を有効にする。また、バス１００の他端に接続された送信部９３Ｔでは、信号Ｓ１３２がアクティブであるため、終端抵抗（抵抗素子２６）が有効になる。すなわち、送信部９３Ｔは、自らがデータ信号ＳＤを送信しないにもかかわらず、終端抵抗を有効にする。

次に、アプリケーションプロセッサ９８の送受信部９８Ｔは、タイミングｔ６６において、制御バス１１０を介して、レジスタＲ９１，Ｒ９２，Ｒ９３のデータ“０”，“０”，“０”を含む制御パケットＰＣＴを送信する。イメージセンサ９２のレジスタ部１２２は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、出力イネーブル信号ＥＮを非アクティブにする。また、表示部９１のレジスタ部１２７は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３６を非アクティブにする（図３８（Ｄ））。また、イメージセンサ９３のレジスタ部１２３は、この制御パケットＰＣＴに基づいて、レジスタＲ９１，Ｒ９２，Ｒ９３にデータを格納し、信号Ｓ１３２を非アクティブにする（図３８（Ｅ））。その結果、タイミングｔ６６〜ｔ６７の期間では、上記第３の実施の形態の場合（図２４Ｂ）と同様に、バス１００の一端に接続された受信部９１Ｒでは、終端抵抗（抵抗素子３６）が無効になり、バス１００の他端に接続された送信部９３Ｔでは、終端抵抗（抵抗素子２６）が無効になる。

このように、バス１００とは別の制御バスを用いて通信を制御しても、第３の実施の形態に係るバスシステムと同様の効果を得ることができる。

＜６．適用例＞
次に、上記実施の形態および変形例で説明したバスシステムの適用例について説明する。

図３９は、上記実施の形態等のバスシステムが適用されるスマートフォンの外観を表すものである。このスマートフォンは、例えば、表示部３２０と、本体部３１０部とを有している。このスマートフォンは、上記実施の形態等に係るバスシステムを備えている。

上記実施の形態等のバスシステムは、このようなスマートフォンの他、デジタルカメラ、ビデオカメラ、眼鏡型や時計型などの各種ウェアラブル機器デジタルカメラなど、あらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等のバスシステムは、被写体を撮像する機能を有するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、２つのイメージセンサをバスに接続したが、これに限定されるものではなく、これに代えて、例えば１つのイメージセンサをバスに接続してもよいし、３つ以上のイメージセンサをバスに接続してもよい。

また、例えば、上記第１の実施の形態では、２つの伝送路１００Ｐ，１００Ｎを用いてバス１００を構成し、上記第２の実施の形態では、３つの伝送路４００Ａ〜４００Ｃを用いてバス４００を構成したが、これに限定されるものではない。例えば、１つの伝送路を用いてバスを構成してもよいし、４つ以上の伝送路を用いてバスを構成してもよい。

また、例えば、上記の各実施の形態では、表示部をバスに接続したが、これに限定されるものではなく、バスに接続しなくてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。
（１）１または複数の撮像装置を含み、時分割でデータ信号を送受信する３以上の装置と、
前記３以上の装置が接続されたバスと
を備えたバスシステム。
（２）前記３以上の装置は、それぞれ、前記バスに接続された通信部を有し、
前記３以上の装置の前記通信部のうち、前記バスの一端に接続された第１の通信部は、有効または無効に設定可能な第１の終端抵抗を有する
前記（１）に記載のバスシステム。
（３）前記第１の通信部は、前記バスが前記データ信号を伝えるとともに自らが前記データ信号を送受信しない期間において前記第１の終端抵抗を有効にするように制御する終端制御部を有する
前記（２）に記載のバスシステム。
（４）前記終端制御部は、前記バスが前記データ信号を伝える期間以外の期間において、前記第１の終端抵抗を無効にするように制御する
前記（３）に記載のバスシステム。
（５）前記終端制御部は、前記バスが伝える信号の振幅に基づいて、前記バスが伝える信号が前記データ信号であるか否かを判断する
前記（３）または（４）に記載のバスシステム。
（６）前記３以上の装置の前記通信部のうち、前記バスの他端に接続された第２の通信部は、有効または無効に設定可能な第２の終端抵抗を有する
前記（２）から（５）のいずれかに記載のバスシステム。
（７）前記３以上の装置の前記通信部のうちの少なくとも１つと、前記バスとの間の経路上に挿入された抵抗素子をさらに備えた
前記（２）から（６）のいずれかに記載のバスシステム。
（８）前記３以上の装置の前記通信部のうちの一の通信部は、前記バスが前記データ信号を伝える期間以外の期間のうちの第１の期間において、前記データ信号の振幅と異なる振幅を有する制御信号を送信する
前記（２）から（７）のいずれかに記載のバスシステム。
（９）前記一の通信部は、前記第１の期間の後に、送受信動作を行う順番を指示する制御データを前記データ信号として送信する
前記（８）に記載のバスシステム。
（１０）前記一の通信部は、前記バスが前記データ信号を伝える期間以外の期間のうちの、前記第１の期間の長さと異なる長さの第２の期間において、前記制御信号を送信する
前記（８）または（９）に記載のバスシステム。
（１１）前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部は、前記第２の期間における前記制御信号に基づいて、自らが送受信動作を行うべき期間を把握する
前記（１０）に記載のバスシステム。
（１２）前記３以上の装置の前記通信部のうちの一の通信部以外の通信部にそれぞれ対応する複数の制御信号線をさらに備え、
前記一の通信部は、前記一の通信部以外の通信部のそれぞれに対して、対応する制御信号線を介して、前記データ信号を送受信すべき期間を指示する制御信号を供給する
前記（２）から（４）のいずれかに記載のバスシステム。
（１３）前記制御信号は、第１の論理レベルと第２の論理レベルとの間で遷移し、
前記一の通信部は、前記データ信号を送受信すべき期間において、前記制御信号を前記第１の論理レベルにする
前記（１２）に記載のバスシステム。
（１４）前記３以上の装置の前記通信部が接続された制御信号線をさらに備え、
前記３以上の装置の前記通信部のうちの一の通信部は、前記一の通信部以外の通信部のそれぞれに対して、前記制御信号線を介して、前記データ信号を送受信すべき期間を指示する制御信号を供給する
前記（２）から（４）のいずれかに記載のバスシステム。
（１５）前記制御信号は、前記バスが前記データ信号を伝える期間に対応する第１の期間において、パルスを有する
前記（１４）に記載のバスシステム。
（１６）前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記パルスのパルス幅に基づいて、自らが前記データ信号を送受信すべき期間を把握する
前記（１５）に記載のバスシステム。
（１７）前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記第１の期間における前記パルスのパルス数に基づいて、自らが前記データ信号を送受信すべき期間を把握する
前記（１５）に記載のバスシステム。
（１８）前記制御信号は、制御パケットを含み、
前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記制御パケットに基づいて、自らが前記データ信号を送受信すべき期間を把握する
前記（１４）に記載のバスシステム。
（１９）前記１または複数の撮像装置の通信部は、撮像データを送信する
前記（２）から（１８）のいずれかに記載のバスシステム。
（２０）前記３以上の装置は、アプリケーションプロセッサを含み、
前記アプリケーションプロセッサの通信部は、前記撮像データを受信する
前記（１９）に記載のバスシステム。
（２１）前記バスは、２本の伝送路を有する
前記（１）から（２０）のいずれかに記載のバスシステム。
（２２）前記バスは、３本の伝送路を有する
前記（１）から（２０）のいずれかに記載のバスシステム。
（２３）ドライバと、
有効または無効に設定可能な終端抵抗と、
前記ドライバがデータ信号を送信する期間以外の期間のうち、前記ドライバの出力端子における信号の振幅値が所定の範囲内である期間において、前記終端抵抗を有効にするように制御する終端制御部と
を備えた通信装置。
（２４）前記終端制御部は、前記ドライバが前記データ信号を送信する期間以外の期間において、前記ドライバの出力端子における信号の振幅に基づいて、前記終端抵抗を有効または無効にするように制御する
前記（２３）に記載の通信装置。
（２５）前記終端制御部は、前記ドライバが前記データ信号を送信する期間において前記終端抵抗を無効にするように制御する
前記（２３）または（２４）に記載の通信装置。
（２６）レシーバと、
有効または無効に設定可能な終端抵抗と、
前記レシーバがデータ信号を受信する期間以外の期間のうち、前記レシーバの入力端子における信号の振幅値が所定の範囲内である期間において、前記終端抵抗を有効にするように制御する終端制御部と
を備えた通信装置。
（２７）前記終端制御部は、前記レシーバが前記データ信号を受信する期間以外の期間において、前記レシーバの入力端子における信号の振幅に基づいて、前記終端抵抗を有効または無効にするように制御する
前記（２６）に記載の通信装置。

本出願は、日本国特許庁において２０１５年４月６日に出願された日本特許出願番号２０１５−７７３２８号、および日本国特許庁において２０１５年１０月２日に出願された日本特許出願番号２０１５−１９６６４４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (27)

1. １または複数の撮像装置を含み、時分割でデータ信号を送受信する３以上の装置と、
   前記３以上の装置が接続されたバスと
   を備えたバスシステム。
2. 前記３以上の装置は、それぞれ、前記バスに接続された通信部を有し、
   前記３以上の装置の前記通信部のうち、前記バスの一端に接続された第１の通信部は、有効または無効に設定可能な第１の終端抵抗を有する
   請求項１に記載のバスシステム。
3. 前記第１の通信部は、前記バスが前記データ信号を伝えるとともに自らが前記データ信号を送受信しない期間において前記第１の終端抵抗を有効にするように制御する終端制御部を有する
   請求項２に記載のバスシステム。
4. 前記終端制御部は、前記バスが前記データ信号を伝える期間以外の期間において、前記第１の終端抵抗を無効にするように制御する
   請求項３に記載のバスシステム。
5. 前記終端制御部は、前記バスが伝える信号の振幅に基づいて、前記バスが伝える信号が前記データ信号であるか否かを判断する
   請求項３に記載のバスシステム。
6. 前記３以上の装置の前記通信部のうち、前記バスの他端に接続された第２の通信部は、有効または無効に設定可能な第２の終端抵抗を有する
   請求項２に記載のバスシステム。
7. 前記３以上の装置の前記通信部のうちの少なくとも１つと、前記バスとの間の経路上に挿入された抵抗素子をさらに備えた
   請求項２に記載のバスシステム。
8. 前記３以上の装置の前記通信部のうちの一の通信部は、前記バスが前記データ信号を伝える期間以外の期間のうちの第１の期間において、前記データ信号の振幅と異なる振幅を有する制御信号を送信する
   請求項２に記載のバスシステム。
9. 前記一の通信部は、前記第１の期間の後に、送受信動作を行う順番を指示する制御データを前記データ信号として送信する
   請求項８に記載のバスシステム。
10. 前記一の通信部は、前記バスが前記データ信号を伝える期間以外の期間のうちの、前記第１の期間の長さと異なる長さの第２の期間において、前記制御信号を送信する
    請求項８に記載のバスシステム。
11. 前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記第２の期間における前記制御信号に基づいて、自らが送受信動作を行うべき期間を把握する
    請求項１０に記載のバスシステム。
12. 前記３以上の装置の前記通信部のうちの一の通信部以外の通信部にそれぞれ対応する複数の制御信号線をさらに備え、
    前記一の通信部は、前記一の通信部以外の通信部のそれぞれに対して、対応する制御信号線を介して、前記データ信号を送受信すべき期間を指示する制御信号を供給する
    請求項２に記載のバスシステム。
13. 前記制御信号は、第１の論理レベルと第２の論理レベルとの間で遷移し、
    前記一の通信部は、前記データ信号を送受信すべき期間において、前記制御信号を前記第１の論理レベルにする
    請求項１２に記載のバスシステム。
14. 前記３以上の装置の前記通信部が接続された制御信号線をさらに備え、
    前記３以上の装置の前記通信部のうちの一の通信部は、前記一の通信部以外の通信部のそれぞれに対して、前記制御信号線を介して、前記データ信号を送受信すべき期間を指示する制御信号を供給する
    請求項２に記載のバスシステム。
15. 前記制御信号は、前記バスが前記データ信号を伝える期間に対応する第１の期間において、パルスを有する
    請求項１４に記載のバスシステム。
16. 前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記パルスのパルス幅に基づいて、自らが前記データ信号を送受信すべき期間を把握する
    請求項１５に記載のバスシステム。
17. 前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記第１の期間における前記パルスのパルス数に基づいて、自らが前記データ信号を送受信すべき期間を把握する
    請求項１５に記載のバスシステム。
18. 前記制御信号は、制御パケットを含み、
    前記３以上の装置の前記通信部のうちの前記一の通信部以外の通信部のそれぞれは、前記制御パケットに基づいて、自らが前記データ信号を送受信すべき期間を把握する
    請求項１４に記載のバスシステム。
19. 前記１または複数の撮像装置の通信部は、撮像データを送信する
    請求項２に記載のバスシステム。
20. 前記３以上の装置は、アプリケーションプロセッサを含み、
    前記アプリケーションプロセッサの通信部は、前記撮像データを受信する
    請求項１９に記載のバスシステム。
21. 前記バスは、２本の伝送路を有する
    請求項１に記載のバスシステム。
22. 前記バスは、３本の伝送路を有する
    請求項１に記載のバスシステム。
23. ドライバと、
    有効または無効に設定可能な終端抵抗と、
    前記ドライバがデータ信号を送信する期間以外の期間のうち、前記ドライバの出力端子における信号の振幅値が所定の範囲内である期間において、前記終端抵抗を有効にするように制御する終端制御部と
    を備えた通信装置。
24. 前記終端制御部は、前記ドライバが前記データ信号を送信する期間以外の期間において、前記ドライバの出力端子における信号の振幅に基づいて、前記終端抵抗を有効または無効にするように制御する
    請求項２３に記載の通信装置。
25. 前記終端制御部は、前記ドライバが前記データ信号を送信する期間において前記終端抵抗を無効にするように制御する
    請求項２３に記載の通信装置。
26. レシーバと、
    有効または無効に設定可能な終端抵抗と、
    前記レシーバがデータ信号を受信する期間以外の期間のうち、前記レシーバの入力端子における信号の振幅値が所定の範囲内である期間において、前記終端抵抗を有効にするように制御する終端制御部と
    を備えた通信装置。
27. 前記終端制御部は、前記レシーバが前記データ信号を受信する期間以外の期間において、前記レシーバの入力端子における信号の振幅に基づいて、前記終端抵抗を有効または無効にするように制御する
    請求項２６に記載の通信装置。

Images