JPWO2015189955A1 - Multilayer substrate manufacturing method and multilayer substrate - Google Patents
Multilayer substrate manufacturing method and multilayer substrate Download PDFInfo
- Publication number
- JPWO2015189955A1 JPWO2015189955A1 JP2016527565A JP2016527565A JPWO2015189955A1 JP WO2015189955 A1 JPWO2015189955 A1 JP WO2015189955A1 JP 2016527565 A JP2016527565 A JP 2016527565A JP 2016527565 A JP2016527565 A JP 2016527565A JP WO2015189955 A1 JPWO2015189955 A1 JP WO2015189955A1
- Authority
- JP
- Japan
- Prior art keywords
- base material
- core
- conductive layer
- substrate
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 91
- 238000003825 pressing Methods 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 38
- 238000009499 grossing Methods 0.000 claims description 16
- 239000003795 chemical substances by application Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 9
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical group C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 4
- IVRMZWNICZWHMI-UHFFFAOYSA-N azide group Chemical group [N-]=[N+]=[N-] IVRMZWNICZWHMI-UHFFFAOYSA-N 0.000 claims description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 3
- 239000011800 void material Substances 0.000 description 8
- -1 polyethylene terephthalate Polymers 0.000 description 7
- KCZIUKYAJJEIQG-UHFFFAOYSA-N 1,3,5-triazin-2-amine Chemical compound NC1=NC=NC=N1 KCZIUKYAJJEIQG-UHFFFAOYSA-N 0.000 description 6
- QZXRFOHTSOCLGK-UHFFFAOYSA-N n-propyl-1,3,5-triazin-2-amine Chemical compound CCCNC1=NC=NC=N1 QZXRFOHTSOCLGK-UHFFFAOYSA-N 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 238000005562 fading Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- AKWWVEIUTYYEKQ-UHFFFAOYSA-N N-[3-tri(propan-2-yloxy)silylpropyl]-1,3,5-triazin-2-amine Chemical compound C(C)(C)O[Si](CCCNC1=NC=NC=N1)(OC(C)C)OC(C)C AKWWVEIUTYYEKQ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002430 hydrocarbons Chemical group 0.000 description 2
- VXMGBSXIKBWFBU-UHFFFAOYSA-N n-methyl-1,3,5-triazin-2-amine Chemical compound CNC1=NC=NC=N1 VXMGBSXIKBWFBU-UHFFFAOYSA-N 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FIDRAVVQGKNYQK-UHFFFAOYSA-N 1,2,3,4-tetrahydrotriazine Chemical compound C1NNNC=C1 FIDRAVVQGKNYQK-UHFFFAOYSA-N 0.000 description 1
- MJWJBOGASAZXHJ-UHFFFAOYSA-N 1-(3-amino-2,6-diazido-2H-1,3,5-triazin-4-yl)propane-1,2-diol Chemical compound N(=[N+]=[N-])C1N(C(=NC(=N1)N=[N+]=[N-])C(C(C)O)O)N MJWJBOGASAZXHJ-UHFFFAOYSA-N 0.000 description 1
- NWNLRCDAOIHCOV-UHFFFAOYSA-N 2-(4-amino-1,3,5-triazin-2-yl)ethane-1,1-diol Chemical compound NC1=NC=NC(CC(O)O)=N1 NWNLRCDAOIHCOV-UHFFFAOYSA-N 0.000 description 1
- JMEGTEZZOGPNNC-UHFFFAOYSA-N 6-azido-2,4-bis(10-triethoxysilyldodecyl)-2H-1,3,5-triazin-1-amine Chemical compound CCO[Si](OCC)(OCC)C(CC)CCCCCCCCCC1N=C(CCCCCCCCCC(CC)[Si](OCC)(OCC)OCC)N=C(N=[N+]=[N-])N1N JMEGTEZZOGPNNC-UHFFFAOYSA-N 0.000 description 1
- XMJPTGRMFGEWFM-UHFFFAOYSA-N 6-azido-2,4-bis(6-triethoxysilylhexyl)-2h-1,3,5-triazin-1-amine Chemical compound CCO[Si](OCC)(OCC)CCCCCCC1N=C(CCCCCC[Si](OCC)(OCC)OCC)N=C(N=[N+]=[N-])N1N XMJPTGRMFGEWFM-UHFFFAOYSA-N 0.000 description 1
- KQBPKCDNMUIPOC-UHFFFAOYSA-N C(C)O[Si](CCCCCCC1=NC(=NC=N1)N)(OCC)OCC Chemical compound C(C)O[Si](CCCCCCC1=NC(=NC=N1)N)(OCC)OCC KQBPKCDNMUIPOC-UHFFFAOYSA-N 0.000 description 1
- FESRIXZRFJNKAA-UHFFFAOYSA-N C(C1=CC=CC=C1)O[Si](CCCNC1=NC=NC=N1)(OCC1=CC=CC=C1)OCC1=CC=CC=C1 Chemical compound C(C1=CC=CC=C1)O[Si](CCCNC1=NC=NC=N1)(OCC1=CC=CC=C1)OCC1=CC=CC=C1 FESRIXZRFJNKAA-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- ULHOATZYDIPUNN-UHFFFAOYSA-N N(=[N+]=[N-])C1N(C(=NC(=N1)N=[N+]=[N-])CCC[Si](OCC)(OCC)OCC)N Chemical compound N(=[N+]=[N-])C1N(C(=NC(=N1)N=[N+]=[N-])CCC[Si](OCC)(OCC)OCC)N ULHOATZYDIPUNN-UHFFFAOYSA-N 0.000 description 1
- UNGDLANGWJMPPN-UHFFFAOYSA-N OCC(CNC1=NC=NC=N1)CO Chemical compound OCC(CNC1=NC=NC=N1)CO UNGDLANGWJMPPN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- HSALUZIUGBDBLA-UHFFFAOYSA-N [diacetyloxy-[3-(1,3,5-triazin-2-ylamino)propyl]silyl] acetate Chemical compound C(C)(=O)O[Si](CCCNC1=NC=NC=N1)(OC(C)=O)OC(C)=O HSALUZIUGBDBLA-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 125000005370 alkoxysilyl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
多層基板の製造方法は、平板形状のコア基材の少なくとも一方の面にパターン化された第１の導電層を形成してコア基板を形成するコア基板形成工程と、前記コア基板の両面側に絶縁材料からなる絶縁基材を配し、さらにその外側に金属膜を配する積層工程と、前記コア基板、前記絶縁基材、前記金属膜を真空加圧により互いに押しつけるプレス工程と、前記金属膜をパターン化して第２の導電層を形成するパターン形成工程とを備え、前記プレス工程にて、前記コア基材を断面波形形状となるように複数箇所を撓ませる。A manufacturing method of a multilayer substrate includes a core substrate forming step of forming a core substrate by forming a patterned first conductive layer on at least one surface of a flat-plate-shaped core base material; A stacking step of disposing an insulating base material made of an insulating material and further disposing a metal film on the outside thereof; a pressing step of pressing the core substrate, the insulating base material, and the metal film against each other by vacuum pressure; and the metal film And forming a second conductive layer by patterning, and in the pressing step, the core base material is bent at a plurality of locations so as to have a corrugated cross section.
Description
本発明は、基板製造方法に関し、より詳しくは、導電層が形成されたコア基材と絶縁基材とを積層してプレスする工程を含む多層基板の製造方法及び多層基板に関する。 The present invention relates to a substrate manufacturing method, and more particularly, to a multilayer substrate manufacturing method and a multilayer substrate including a step of laminating and pressing a core base material on which a conductive layer is formed and an insulating base material.
配線パターンとして形成された導電層を基板の両面及び内部に複数有するいわゆる多層基板が知られている。この多層基板は、両面に導電層を有するコア基板に対して絶縁基材と金属膜を両側からそれぞれ積層してプレスして製造される。プレスして絶縁基材が硬化した際に、絶縁基材内に気泡による空洞が生じてしまうことがある。このような空洞をボイドあるいはかすれという。このボイドはコア基板の両面に導電層がない部分で生じることが多く、それはこの部分で絶縁基材が硬化後に他の部分に比べて厚くなってしまうことが原因と考えられている。導電層がない部分が厚くなるのは、プレス時にコア基板に対して導電層がある部分とない部分で圧力が不均一にかかってしまい、導電層がない部分が低圧力となってしまうためである。このような現象は、実装リフロー時に層間剥離を誘発させたり、耐絶縁劣化特性を低下させるなど、基板の信頼性品質を損なう恐れがある。 A so-called multilayer substrate having a plurality of conductive layers formed as wiring patterns on both sides and inside of the substrate is known. This multilayer substrate is manufactured by laminating an insulating base material and a metal film from both sides to a core substrate having a conductive layer on both sides and pressing it. When the insulating base material is cured by pressing, voids may be generated in the insulating base material. Such a cavity is called void or blur. This void often occurs in a portion where there is no conductive layer on both surfaces of the core substrate, which is considered to be caused by the fact that the insulating base becomes thicker than the other portions after curing in this portion. The part without the conductive layer becomes thick because the pressure is applied unevenly between the part with and without the conductive layer against the core substrate during pressing, and the part without the conductive layer becomes low pressure. is there. Such a phenomenon may impair the reliability quality of the substrate, such as inducing delamination during mounting reflow or reducing the resistance to insulation deterioration.
上記ボイドやかすれを防止するため、導電層がない部分に対応した部分に凸部を形成した凸状部材を積層してプレスする方法が知られている（例えば特許文献１参照）。この方法では、プレス時の圧力の不均一化を抑制し、ボイドやかすれが発生しないようにしている。他の方法としては、金属膜の外側にフィルムをさらに積層することで、プレス時の真空を利用することで金属膜をフィルムごと撓ませ、導電層がない部分に入り込ませて圧力をこの部分にかけるものがある。 In order to prevent the voids and fading, a method of laminating and pressing a convex member in which a convex portion is formed in a portion corresponding to a portion without a conductive layer is known (see, for example, Patent Document 1). In this method, pressure nonuniformity during pressing is suppressed, and voids and blurring are prevented from occurring. As another method, by laminating a film on the outside of the metal film, the metal film is bent together with the film by using the vacuum during pressing, and the pressure is applied to this part by entering the part without the conductive layer. There is something to hang.
しかしながら、特許文献１の方法では、積層時に凸状部材が必要となるので、その厚みの分多層基板の製造枚数が減少してしまう。またコア基板の導電層のデザインに応じた位置に凸部が形成された凸状部材を用意する必要がある。近年、スマートフォンに代表されるようにマザーボード及びモジュール基板は高密度化、複雑化しているため、それぞれに応じて凸状部材を用意することは現実的ではない。 However, in the method of Patent Document 1, since a convex member is required at the time of lamination, the number of manufactured multilayer substrates is reduced by the thickness. Moreover, it is necessary to prepare a convex member having a convex portion formed at a position corresponding to the design of the conductive layer of the core substrate. In recent years, as represented by smartphones, mother boards and module boards have become denser and more complicated, so it is not realistic to prepare convex members according to each.
また他の方法として上述したフィルムをさらに積層する方法は、金属膜がフィルムごと撓んだ状態となり、基板表面の平坦度が悪化することになる。このことは将来的にエッチングレジストであるドライフィルムの金属膜への密着を阻害することになり、エッチング処理により回路不良を生じてしまう。また撓んだ金属膜で回路を形成するので、部品実装時にワイヤボンディング不良を生じる原因となる。 Moreover, the method of further laminating the above-described film as another method is that the metal film is bent together with the film, and the flatness of the substrate surface is deteriorated. This will hinder the adhesion of the dry film, which is an etching resist, to the metal film in the future, resulting in a circuit failure due to the etching process. In addition, since the circuit is formed of a bent metal film, it causes a wire bonding failure when mounting a component.
本発明は、上記従来技術を考慮したものであり、ボイドやかすれが生じることのない多層基板の製造方法及び多層基板を提供することを目的としている。 The present invention has been made in consideration of the above-described prior art, and an object of the present invention is to provide a method for manufacturing a multilayer substrate and a multilayer substrate that do not cause voids or blurring.
前記目的を達成するため、本発明では、平板形状のコア基材の少なくとも一方の面にパターン化された第１の導電層を形成してコア基板を形成するコア基板形成工程と、前記コア基板の両面側に絶縁材料からなる絶縁基材を配し、さらにその外側に金属膜を配する積層工程と、前記コア基板、前記絶縁基材、前記金属膜を真空加圧により互いに押しつけるプレス工程と、前記金属膜をパターン化して第２の導電層を形成するパターン形成工程とを備え、前記プレス工程にて、前記コア基材を断面波形形状となるように複数箇所を撓ませることを特徴とする多層基板の製造方法を提供する。 In order to achieve the above object, in the present invention, a core substrate forming step of forming a core substrate by forming a patterned first conductive layer on at least one surface of a flat core substrate, and the core substrate A laminating step of disposing an insulating base material made of an insulating material on both sides of the substrate and further disposing a metal film on the outer side thereof; A pattern forming step of patterning the metal film to form a second conductive layer, and in the pressing step, the core base material is bent at a plurality of locations so as to have a corrugated cross section. A method for manufacturing a multilayer substrate is provided.
好ましくは、前記コア基板形成工程にて、前記コア基材の弾性率は、前記積層工程にて積層されるべき前記絶縁基材の弾性率より低い。 Preferably, in the core substrate forming step, the elastic modulus of the core base material is lower than the elastic modulus of the insulating base material to be laminated in the laminating step.
好ましくは、前記コア基板形成工程にて、前記第１の導電層を形成する前に前記コア基材の表面全域に平滑剤を配する平滑処理を施し、該平滑剤は、一分子内にＯＨ基又はＯＨ生成基、アジド基、トリアジン環の全てが含まれている。 Preferably, in the core substrate forming step, before the first conductive layer is formed, a smoothing treatment is performed to dispose a smoothing agent over the entire surface of the core base material, and the smoothing agent has OH in one molecule. All groups or OH-forming groups, azide groups, and triazine rings are included.
また、前記コア基材の両面側にそれぞれ前記絶縁基材が配され、前記第１の導電層は、前記コア基材の両面を製品毎に区画して形成された製品領域内に形成され、該製品領域は前記コア基材から突出して設けられた枠により囲まれて形成され、前記コア基材は、前記枠を介して前記製品領域と区分けされた捨て領域を有し、前記捨て領域には、前記第１の導電層が非形成であることを特徴とする多層基板を提供する。 Further, the insulating base material is disposed on both sides of the core base material, and the first conductive layer is formed in a product region formed by dividing both surfaces of the core base material for each product, The product region is formed by being surrounded by a frame provided so as to protrude from the core base material, and the core base material has a waste region separated from the product region through the frame, Provides a multilayer substrate wherein the first conductive layer is not formed.
本発明によれば、プレス工程にて、コア基材が断面波形形状となるように複数箇所を撓ませるため、上下方向からかかる圧力に対してコア基材は均一に圧力を受けることになる。すなわちコア基材が圧力を均一に受けるので、絶縁基材はその全域において均一に圧力をかけられることになる。このためボイドが発生することを防止でき、かすれも防止できる。 According to the present invention, in the pressing step, a plurality of locations are bent so that the core base material has a corrugated cross-sectional shape. Therefore, the core base material is uniformly subjected to pressure applied from above and below. That is, since the core base material receives the pressure uniformly, the insulating base material can be uniformly pressed over the entire area. For this reason, generation | occurrence | production of a void can be prevented and a blur can also be prevented.
また、コア基材の弾性率を絶縁基材の弾性率より低くすることで、プレス工程で圧力がかかったときにコア基材は絶縁基材よりも圧力の影響を受けて圧力を均一に受けるように追従し、その形状を変化させる。このため、絶縁基材はコア基材とプレス機との間でその全域で均一に押圧され、ボイドの発生を防止できる。またかすれも防止できる。 In addition, by making the elastic modulus of the core base material lower than that of the insulating base material, the core base material is more uniformly affected by the pressure than the insulating base material when pressure is applied during the pressing process. To follow and change its shape. For this reason, an insulating base material is uniformly pressed in the whole area between a core base material and a press, and generation | occurrence | production of a void can be prevented. Also, it can prevent fading.
また、コア基板形成工程にてコア基材の表面全域に平滑剤を配することで、コア基材の表面が平滑化される。このため、プレス工程にて絶縁基材がコア基材の表面に接して流動しやすくなり、コア基材の全域に絶縁基材が行き渡る。このため、ボイドの発生をさらに抑制できる。なお、コア基材の表面を平滑化してしまうとコア基材と第１の導電層との接着性（めっき付着性）が低下するおそれがあるが、一分子内にＯＨ基又はＯＨ生成基、アジド基、トリアジン環の全てが含まれている平滑剤を利用することで、金属からなる第１の導電層とコア基材との接着性能が向上することが分かっている。このため第１の導電層との接着性を向上させるために通常行っているコア基材表面の粗面化処理が不要となる。 Moreover, the surface of a core base material is smooth | blunted by arrange | positioning a smoothing agent to the whole surface of a core base material in a core board | substrate formation process. For this reason, an insulating base material comes into contact with the surface of a core base material in a press process, and becomes easy to flow, and an insulating base material spreads over the whole area of a core base material. For this reason, generation | occurrence | production of a void can further be suppressed. In addition, if the surface of the core base material is smoothed, the adhesiveness (plating adhesion) between the core base material and the first conductive layer may be reduced, but OH group or OH generating group in one molecule, It has been found that the use of a smoothing agent containing all of an azide group and a triazine ring improves the adhesion performance between the first conductive layer made of metal and the core substrate. For this reason, the roughening process of the core base material surface normally performed in order to improve adhesiveness with a 1st conductive layer becomes unnecessary.
図１に示すフローチャートを図２〜図６を参照して説明する。 The flowchart shown in FIG. 1 will be described with reference to FIGS.
本発明に係る多層基板の製造方法は、コア基板形成工程から始まる（ステップＳ１）。このコア基板形成工程では、図２及び図３に示すようなコア基板１を形成する。具体的には、平板形状のコア基材２の少なくとも一方の面（図の例では両方の面）に第１の導電層３を形成する。第１の導電層３は例えばアディティブ法やサブトラクティブ法を用いて導体パターンとして形成されている。なお、図２ではパターン化された第１の導電層３は省略している。ここでコア基板１は製品基板となるべき複数（図の例では６個）の製品領域４を一つのコア基材２に有して形成されている。したがって、コア基板１から複数の製品基板を得ることができる。コア基材２のうち、製品領域４以外の領域は捨て領域６となっている。
The multilayer substrate manufacturing method according to the present invention starts with a core substrate forming step (step S1). In this core substrate forming step, the core substrate 1 as shown in FIGS. 2 and 3 is formed. Specifically, the first
各製品領域４の周囲は枠５で囲まれている。枠５は、コア基材２から突出するように設けられ、各製品領域４と捨て領域６との境界の役割を果たしている。捨て領域６では、コア基材２の表面が露出した状態となっている。製品領域４には、上述したように導電層３が形成されている。製品領域４には、両面側に導電層３が配されていない両面セクション１２と、片面側のみに導電層３が配されていない片面セクション１３とが形成されている。
Each
次に、積層工程を行う（ステップＳ２）。この積層工程では、図４に示すように、コア基板１の両面側に絶縁材料からなる絶縁基材７を配し、さらにその外側に金属膜８を配する。絶縁基材７は例えばプリプレグであり、このプリプレグはエポキシ樹脂等の熱硬化性樹脂から形成されている。絶縁基材７もコア基材２と同様、平板形状である。なお、絶縁基材７にはガラスクロス（不図示）が略全域に亘って埋設されている。ガラスクロスはガラス繊維の糸で織った布であり、シート形状を有している。
Next, a lamination process is performed (step S2). In this lamination process, as shown in FIG. 4, an insulating base material 7 made of an insulating material is disposed on both sides of the core substrate 1, and a metal film 8 is disposed on the outer side thereof. The insulating base material 7 is a prepreg, for example, and this prepreg is formed from a thermosetting resin such as an epoxy resin. The insulating base material 7 has a flat plate shape like the
一方で金属膜８は銅箔である。支持板９は絶縁基材７やコア基材２と同様平板形状であり、剛性のあるＳＵＳ（ステンレス）板である。コア基板１に対しては、支持板９が最も外側となるように積層される。
On the other hand, the metal film 8 is a copper foil. The support plate 9 has a flat plate shape like the insulating substrate 7 and the
次に、プレス工程を行う（ステップＳ３）。このプレス工程では、図５に示すように、コア基板１、絶縁基材７、金属膜８を真空加圧により互いに押しつける。具体的には、プレス機（不図示）を用いて支持板９を押圧し、加熱により絶縁基材７を流動させる。これにより、コア基板１の第１の導電層３がない部分（両面セクション１２や片面セクション１３）や捨て領域６の隅々まで絶縁基材７を行き渡らせる。
Next, a pressing process is performed (step S3). In this pressing step, as shown in FIG. 5, the core substrate 1, the insulating base material 7, and the metal film 8 are pressed against each other by vacuum pressurization. Specifically, the support plate 9 is pressed using a press machine (not shown), and the insulating base material 7 is caused to flow by heating. Thereby, the insulating base material 7 is spread all over the part of the core substrate 1 where the first
このとき、コア基材２を断面波形形状となるように複数箇所を撓ませる。すなわちコア基材２を変形させる。このコア基材２の変形は、プレス機の押圧により押圧力がコア基材２に伝達することで行われる。このようなコア基材２の変形によって、上下方向からかかる圧力に対してコア基材２は均一に圧力を受けることになる。コア基材２が圧力を均一に受けるので、絶縁基材７はその全域において均一に圧力をかけられることになる。詳しくいえば、上下方向からの押圧によって絶縁基材７が流動するが、捨て領域６などのコア基材２の表面が露出している領域は第１の導電層８や枠５がある部分に比べて低圧となっている。この部分では絶縁基材７が圧密とならなくなってしまうが、真空加圧によりコア基材２が変形することで、押圧方向に対してほぼ均等な圧力を受けるようになる。このためボイドが発生することを防止でき、かすれも防止できる。
At this time, the
このようなプレス工程でのコア基材２の変形は次のようにして具体的に実現することができる。すなわち、コア基材２として、絶縁基材７の弾性率（引張り弾性率特性）より低い弾性率の材料を用いる。例えば、ポリイミドやＰＥＴ（ポリエチレンテレフタレート）、あるいはＰＥＮ（ポリエチレンナフタレート）である。これらの材料は、温度１００℃〜２００℃でも最小弾性率が３ＧＰａ〜５ＧＰａであり、通常のプリプレグたる絶縁基材７よりも弾性率は低い。このような材料を用いることでコア基材２はかなりの可撓性を有することになり、プレス工程での変形が促進されることになる。
The deformation of the
このように、コア基材２の弾性率を絶縁基材７の弾性率より低くすることで、プレス工程で圧力がかかったときにコア基材２は絶縁基材７よりも圧力の影響を受けて圧力を均一に受けるように追従し、その形状を変化させる。このため、絶縁基材７はコア基材２とプレス機との間でその全域で均一に押圧され、ボイドの発生を防止できる。またかすれも防止できる。
Thus, by making the elastic modulus of the
次に、パターン形成工程を行う（ステップＳ４）。このパターン形成工程では、図６に示すように、金属膜８をパターン化して第２の導電層１０を形成する。具体的には、まず支持板９を除去し、露出した金属膜８に対して印刷法または写真法により所定回路のマスク形成を行った後、塩化第二鉄等のエッチング液により不要な部分の金属膜８を除去する。いわゆるサブトラクティブ法である。これにより第２の導電層１０が形成される。
Next, a pattern formation process is performed (step S4). In this pattern forming step, the second
このようにして、本発明に係る多層基板１１が製造される。すなわち多層基板１１は、コア基材２の両面側にそれぞれ絶縁基材７が配されて形成されている。コア基材２の表面は複数の製品領域４と捨て領域６が形成され、これらは枠５にて区分けされている。換言すれば、枠５は製品領域４と捨て領域６との境界として機能している。製品領域４には導体パターンとしての第１の導電層３が形成されている。さらに、製品領域４には両面セクション１２と片面セクション１３とが形成されている。将来的には枠５内の製品領域４を含む部分が製品基板として多層基板１１から切断されて形成される。一方で捨て領域６には第１の導電層３は形成されていない。
In this way, the
多層基板１１は、絶縁基材７内にコア基板１の側面のみを露出させて埋設した構成となっている。コア基板１のコア基材２は、断面が波形形状となっていて、その表面は凹凸を繰り返して撓んでいる。一方で、絶縁基材７の露出している両面は平滑である。すなわち、コア基材２の表裏面と多層基板１１の表裏面とは平行ではなく、非平行である。このように非平行であるため、プレス工程時にプレス機からの押圧を均一に受けることができている。これは上述したように、第１の導電層３が形成されている領域（製品領域４）と形成されていない領域（捨て領域６）があるようなコア基板１を積層する多層基板１１を製造する際にボイドやかすれを防止する観点で有効である。なお、製品領域４内にも第１導電層３が形成されていない部分(両面セクション１２や片面セクション１３)もあるため、この部分においてもコア基材２は撓んで均一に押圧を受けるように変形する。特に製品領域４内での両面セクション１２や片面セクション１３でのボイド発生を抑制できることは、製品基板の歩留まりの観点からも有効である。
The
なお、コア基板形成工程にて、第１の導電層３を形成する前にコア基材２の表面全域に平滑剤を配する平滑処理を施してもよい。このように平滑処理を施すことで、コア基材２の表面が平滑化される。このため、プレス工程にて絶縁基材７がコア基材２の表面に接して流動しやすくなり、コア基材２の全域に絶縁基材７が行き渡る。このため、ボイドの発生をさらに抑制できる。近年基板の薄型化が進み、絶縁基材７が硬化時の反りを軽減させるためにガラス転移点が高く、流動性の低いものが用いられる傾向にある。このため第１の導電層３の側面に密に沿うように絶縁基材７が行き渡らないことが懸念されている。しかしコア基材２の表面に平滑処理を施すことで、絶縁基材７をコア基材２の全面に行き渡らせることができるようになる。
In the core substrate forming step, a smoothing process may be performed in which a smoothing agent is disposed on the entire surface of the
平滑剤としては、一分子内にＯＨ基又はＯＨ生成基、アジド基、トリアジン環の全てが含まれているものを用いる。このような化合物からなる平滑剤を用いることで、第１の導電層３とコア基材２との接着性（めっき付着性）を低下することなく、逆に接着性能が向上することが分かっている。このため第１の導電層３の接着性を向上させるために通常行っているコア基材２表面の粗面化処理が不要となる。すなわち平滑処理をすれば、例えば銅めっき処理のような簡単な製法で第１の導電層３を形成できる。
As the smoothing agent, one containing all of OH group or OH generating group, azide group and triazine ring in one molecule is used. By using a smoothing agent made of such a compound, it has been found that the adhesion performance is improved without decreasing the adhesion (plating adhesion) between the first
ここで、平滑剤としては、以下のような化学式のものが用いられる。 Here, as the smoothing agent, one having the following chemical formula is used.
ここで、Ｒ１は炭化水素基であり、Ｒ２はアルコキシシリル基を含む基である。また、ＱはＮ３又はＮＲ３（Ｒ４）である（Ｒ３、Ｒ４は炭化水素基）。このような化学式で示される化合物の例としては、６−アジド−２，４−ビス（エタノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（ヘキサノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（デカノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（３，４−ビスヒドロキフェニル）アミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（２，２−ジヒドロキシメチル）エチルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（トリスメタノールメチル）メチルアミノ−１，３，５−トリアジン、６−アジド−２，４−（１，２−ジヒドロキシプロピル）アミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリエトキシシリル）プロピルアミノ−１，３，５−トリアジン（ＴＥ−ＭＡＺ）、６−アジド−２，４−ビス（３−メチルエチルケトキシミノシリル）プロピルアミノ−１,３,５−トリアジン、６−アジド−２，４−ビス（３−メチルエチルケトキシミノシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリイソプロポキシシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリアセトキシシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリイソプロペノオキシシシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリイソプロポキシシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリベンゾキシシリル）プロピルアミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（ジエタノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（ジヘキサノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（ジデカノールアミノ）−１，３，５−トリアジン、６−アジド−２，４−ビス（３−トリエトキシシリルプロピル）アミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（６−トリエトキシシリルへキシル）アミノ−１，３，５−トリアジン、６−アジド−２，４−ビス（１０−トリエトキシシリルドデシル）アミノ−１，３，５−トリアジン、２，４−ジアジド−６−（Ｎ，Ｎ−ジエタノール）アミノ−１，３，５−トリアジン（ＤＥＡ−ＤＡＺ）、２，４−ジアジド−６−（Ｎ，Ｎ−ジデカノール）アミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３，４−ビスヒドロキフェニル）アミノ）−１，３，５−トリアジン、２，４−ジアジド−６−（２，２−ジヒドロキシメチル）エチルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（トリスメタノールメチル）メチルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（１，２−ジヒドロキシプロピル）アミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリエトキシシリルプロピル）アミノ−１，３，５−トリアジン（ＴＥ−ＤＡＺ）、２，４−ジアジド−６−ビス（３−メチルエチルケトキシミノシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−ビス（３−メチルエチルケトキシミノシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリイソプロポキシシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリアセトキシシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリイソプロペノオキシシシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリイソプロポキシシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−（３−トリベンゾキシシリル）プロピルアミノ−１，３，５−トリアジン、２，４−ジアジド−６−ビス（ジヒドロキシエチル）アミノ−１，３，５−トリアジン、２，４−ジアジド−６−（Ｎ，Ｎ−ジヘキサノール）アミノ−１，３，５−トリアジン、２，４−ジアジド−６−（Ｎ，Ｎ−ジデカノール）アミノ−１,３,５−トリアジン、２，４−ジアジド−６−（Ｎ，Ｎ−ビス（３−トリエトキシシリルプロピル）アミノ−１，３，５−トリアジン（ＢＴＥ−ＤＡＺ）、２，４−ジアジド−６−（Ｎ，Ｎ−ビス（６−トリエトキシシリルヘキシル）アミノ−１，３，５−トリアジン、６−（１１−トリエトキシシリルウンデシル）アミノ−１，３，５−トリアジン−２，４−ジアジド（ＴＥＵ−ＤＡＺ）、６−（３−ジエトキシメチルシリルプロピル）アミノ−１，３，５−トリアジン−２，４−ジアジド（ＤＥＭ−ＤＡＺ）、６−（４−トリエトキシシリルブチル）アミノ−１，３，５−トリアジン−２，４−ジアジド（ＴＥＢ−ＤＡＺ）等が挙げられる。Here, R 1 is a hydrocarbon group, and R 2 is a group containing an alkoxysilyl group. Q is N 3 or NR 3 (R 4 ) (R 3 and R 4 are hydrocarbon groups). Examples of the compound represented by such a chemical formula include 6-azido-2,4-bis (ethanolamino) -1,3,5-triazine, 6-azido-2,4-bis (hexanolamino) -1. , 3,5-triazine, 6-azido-2,4-bis (decanolamino) -1,3,5-triazine, 6-azido-2,4-bis (3,4-bishydroxyphenyl) amino) -1,3,5-triazine, 6-azido-2,4-bis (2,2-dihydroxymethyl) ethylamino-1,3,5-triazine, 6-azido-2,4-bis (trismethanolmethyl) ) Methylamino-1,3,5-triazine, 6-azido-2,4- (1,2-dihydroxypropyl) amino-1,3,5-triazine, 6-azido-2,4-bis (3- Triethoxysilyl) pro Ruamino-1,3,5-triazine (TE-MAZ), 6-azido-2,4-bis (3-methylethylketoximinosilyl) propylamino-1,3,5-triazine, 6-azido-2,4 -Bis (3-methylethylketoximinosilyl) propylamino-1,3,5-triazine, 6-azido-2,4-bis (3-triisopropoxysilyl) propylamino-1,3,5-triazine, 6 -Azido-2,4-bis (3-triacetoxysilyl) propylamino-1,3,5-triazine, 6-azido-2,4-bis (3-triisopropenooxysilyl) propylamino-1, 3,5-triazine, 6-azido-2,4-bis (3-triisopropoxysilyl) propylamino-1,3,5-triazine, 6-azido-2,4-bis (3 -Tribenzoxysilyl) propylamino-1,3,5-triazine, 6-azido-2,4-bis (diethanolamino) -1,3,5-triazine, 6-azido-2,4-bis (di) Hexanolamino) -1,3,5-triazine, 6-azido-2,4-bis (didecanolamino) -1,3,5-triazine, 6-azido-2,4-bis (3-triethoxy Silylpropyl) amino-1,3,5-triazine, 6-azido-2,4-bis (6-triethoxysilylhexyl) amino-1,3,5-triazine, 6-azido-2,4-bis (10-triethoxysilyldodecyl) amino-1,3,5-triazine, 2,4-diazido-6- (N, N-diethanol) amino-1,3,5-triazine (DEA-DAZ), 2, 4-diazide 6- (N, N-didecanol) amino-1,3,5-triazine, 2,4-diazido-6- (3,4-bishydroxyphenyl) amino) -1,3,5-triazine, 2,4 -Diazido-6- (2,2-dihydroxymethyl) ethylamino-1,3,5-triazine, 2,4-diazido-6- (trismethanolmethyl) methylamino-1,3,5-triazine, 2, 4-diazido-6- (1,2-dihydroxypropyl) amino-1,3,5-triazine, 2,4-diazido-6- (3-triethoxysilylpropyl) amino-1,3,5-triazine ( TE-DAZ), 2,4-diazido-6-bis (3-methylethylketoximinosilyl) propylamino-1,3,5-triazine, 2,4-diazido-6-bis (3-methylethylke) Ximinosilyl) propylamino-1,3,5-triazine, 2,4-diazido-6- (3-triisopropoxysilyl) propylamino-1,3,5-triazine, 2,4-diazido-6- (3 -Triacetoxysilyl) propylamino-1,3,5-triazine, 2,4-diazide-6- (3-triisopropenooxysilyl) propylamino-1,3,5-triazine, 2,4-diazide -6- (3-triisopropoxysilyl) propylamino-1,3,5-triazine, 2,4-diazido-6- (3-tribenzoxysilyl) propylamino-1,3,5-triazine, 2 , 4-diazido-6-bis (dihydroxyethyl) amino-1,3,5-triazine, 2,4-diazido-6- (N, N-dihexanol) amino-1,3 , 5-triazine, 2,4-diazido-6- (N, N-didecanol) amino-1,3,5-triazine, 2,4-diazido-6- (N, N-bis (3-triethoxysilyl) Propyl) amino-1,3,5-triazine (BTE-DAZ), 2,4-diazido-6- (N, N-bis (6-triethoxysilylhexyl) amino-1,3,5-triazine, 6 -(11-Triethoxysilylundecyl) amino-1,3,5-triazine-2,4-diazide (TEU-DAZ), 6- (3-diethoxymethylsilylpropyl) amino-1,3,5- Triazine-2,4-diazide (DEM-DAZ), 6- (4-triethoxysilylbutyl) amino-1,3,5-triazine-2,4-diazide (TEB-DAZ) and the like can be mentioned.
１：コア基板、２：コア基材、３：第１の導電層、４：製品領域、５：枠、６：捨て領域、７：絶縁基材、８：金属膜、９：支持板、１０：第２の導電層、１１：多層基板、１２：両面セクション、１３：片面セクション 1: Core substrate, 2: Core base material, 3: First conductive layer, 4: Product region, 5: Frame, 6: Discarded region, 7: Insulating base material, 8: Metal film, 9: Support plate, 10 : Second conductive layer, 11: multilayer substrate, 12: double-sided section, 13: single-sided section
Claims (4)
前記コア基板の両面側に絶縁材料からなる絶縁基材を配し、さらにその外側に金属膜を配する積層工程と、
前記コア基板、前記絶縁基材、前記金属膜を真空加圧により互いに押しつけるプレス工程と、
前記金属膜をパターン化して第２の導電層を形成するパターン形成工程とを備え、
前記プレス工程にて、前記コア基材を断面波形形状となるように複数箇所を撓ませることを特徴とする多層基板の製造方法。A core substrate forming step of forming a core substrate by forming a patterned first conductive layer on at least one surface of a flat core substrate;
Laminating step of disposing an insulating base material made of an insulating material on both sides of the core substrate and further disposing a metal film on the outside thereof;
A pressing step of pressing the core substrate, the insulating base, and the metal film together by vacuum pressing;
A pattern forming step of patterning the metal film to form a second conductive layer,
A method of manufacturing a multilayer substrate, wherein a plurality of locations are bent in the pressing step so that the core base material has a corrugated cross section.
該平滑剤は、一分子内にＯＨ基又はＯＨ生成基、アジド基、トリアジン環の全てが含まれていることを特徴とする請求項１に記載の多層基板の製造方法。In the core substrate forming step, before the first conductive layer is formed, a smoothing treatment is performed to dispose a smoothing agent over the entire surface of the core base material,
2. The method for producing a multilayer substrate according to claim 1, wherein the smoothing agent contains all of an OH group, an OH generating group, an azide group, and a triazine ring in one molecule.
前記第１の導電層は、前記コア基材の両面を製品毎に区画して形成された製品領域内に形成され、
該製品領域は前記コア基材から突出して設けられた枠により囲まれて形成され、
前記コア基材は、前記枠を介して前記製品領域と区分けされた捨て領域を有し、
前記捨て領域には、前記第１の導電層が非形成であることを特徴とする請求項1〜３のいずれかに記載の多層基板の製造方法を用いて製造された多層基板。The insulating base material is disposed on each side of the core base material,
The first conductive layer is formed in a product region formed by dividing both surfaces of the core base material for each product,
The product region is formed by being surrounded by a frame provided protruding from the core substrate,
The core base material has a discarded area separated from the product area via the frame,
The multilayer substrate manufactured by using the method for manufacturing a multilayer substrate according to claim 1, wherein the first conductive layer is not formed in the discard region.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/065608 WO2015189955A1 (en) | 2014-06-12 | 2014-06-12 | Multilayer-circuit-board manufacturing method and multilayer circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2015189955A1 true JPWO2015189955A1 (en) | 2017-04-20 |
Family
ID=54833083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016527565A Pending JPWO2015189955A1 (en) | 2014-06-12 | 2014-06-12 | Multilayer substrate manufacturing method and multilayer substrate |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2015189955A1 (en) |
| TW (1) | TW201603676A (en) |
| WO (1) | WO2015189955A1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3436170B2 (en) * | 1999-02-16 | 2003-08-11 | 日本電気株式会社 | Anisotropic conductive film, semiconductor device using the same, and method of manufacturing the same |
| JP2003229509A (en) * | 2002-02-01 | 2003-08-15 | Cmk Corp | Multilayer printed wiring board |
| JP2003347727A (en) * | 2002-05-30 | 2003-12-05 | Hitachi Ltd | Wiring board and both side mounted semiconductor product |
| JP2008244325A (en) * | 2007-03-28 | 2008-10-09 | Japan Gore Tex Inc | Printed wiring board and ball grid array package |
| CN103038390B (en) * | 2010-10-04 | 2015-01-07 | 森邦夫 | Process for forming metal film, and product equipped with metal film |
-
2014
- 2014-06-12 JP JP2016527565A patent/JPWO2015189955A1/en active Pending
- 2014-06-12 WO PCT/JP2014/065608 patent/WO2015189955A1/en active Application Filing
-
2015
- 2015-05-12 TW TW104115081A patent/TW201603676A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015189955A1 (en) | 2015-12-17 |
| TW201603676A (en) | 2016-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140124475A1 (en) | Method of manufacturing printed circuit board | |
| KR101794874B1 (en) | Metal―clad laminate, printed wiring board, and multilayer printed wiring board | |
| EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
| KR20130115373A (en) | Metal foil with carrier and method for producing laminated substrate using same | |
| JP2014168007A (en) | Wiring board and manufacturing method of the same | |
| JP2009290193A (en) | Rigid flexible multilayer printed wiring board and its production method | |
| US20140182899A1 (en) | Rigid-flexible printed circuit board and method for manufacturing same | |
| WO2004054337A1 (en) | Method for manufacturing printed wiring board | |
| JP2010206124A (en) | Method of manufacturing multilayer circuit board, and multilayer circuit board | |
| JP5887561B2 (en) | Method for producing metal-clad laminate | |
| WO2015189955A1 (en) | Multilayer-circuit-board manufacturing method and multilayer circuit board | |
| JP3882739B2 (en) | Manufacturing method of metal foil clad laminate with inner layer circuit | |
| JP2014078705A (en) | Method for manufacturing rigid flexible printed circuit board | |
| KR101492457B1 (en) | Excellent product reliability flexicle copper clad laminate producing apparatus | |
| JP2011108826A (en) | Manufacturing method of multilayer printed wiring board, and the multilayer printed wiring board manufactured by using the manufacturing method | |
| KR101088731B1 (en) | Method of manufacturing printed circuit board | |
| JP2010056373A (en) | Method of manufacturing printed circuit board, and printed circuit board | |
| JP2010010488A (en) | Manufacturing method of wiring board, and wiring board | |
| JP2006294666A (en) | Flex rigid wiring board and manufacturing method thereof | |
| JP2015037184A (en) | Core substrate and manufacturing method of the same | |
| JP2010056176A (en) | Method of manufacturing multilayer printed wiring board | |
| JP5549853B2 (en) | Multi-wire wiring board and manufacturing method thereof | |
| JP2006203118A (en) | Flexible printed wiring board | |
| JP6592983B2 (en) | Carrier member for manufacturing substrate and method for manufacturing substrate | |
| JP2000216543A (en) | Manufacture of multilayered printed wiring board |