JPWO2015125341A1 - 軟判定値生成装置及び軟判定値生成方法 - Google Patents

軟判定値生成装置及び軟判定値生成方法 Download PDF

Info

Publication number
JPWO2015125341A1
JPWO2015125341A1 JP2016503929A JP2016503929A JPWO2015125341A1 JP WO2015125341 A1 JPWO2015125341 A1 JP WO2015125341A1 JP 2016503929 A JP2016503929 A JP 2016503929A JP 2016503929 A JP2016503929 A JP 2016503929A JP WO2015125341 A1 JPWO2015125341 A1 JP WO2015125341A1
Authority
JP
Japan
Prior art keywords
coordinates
decision value
value
hard decision
llr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503929A
Other languages
English (en)
Other versions
JP5955481B2 (ja
Inventor
堅也 杉原
堅也 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5955481B2 publication Critical patent/JP5955481B2/ja
Publication of JPWO2015125341A1 publication Critical patent/JPWO2015125341A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

多値変調が施されている受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値を算出する硬判定値算出部４１と、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標からＬＬＲを近似的に算出するＬＬＲ算出部４２とを設け、ＬＬＲ補正部４３が、ＬＬＲ算出部４２により算出されたＬＬＲの符号ビットが硬判定値算出部４１により算出された硬判定値と矛盾している場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力する。

Description

この発明は、軟判定復号に用いる対数尤度比を算出する軟判定値生成装置及び軟判定値生成方法に関するものである。
ディジタル通信システムでは、通信路で受ける雑音の影響等で発生するデータの誤りを訂正する際に誤り訂正符号が用いられる。
誤り訂正符号は、送信側での誤り訂正符号化と、受信側での誤り訂正復号とによって実現される。誤り訂正復号は、大きく２つに分類することができ、その１つは硬判定復号と呼ばれ、もう１つは軟判定復号と呼ばれる。
ディジタル通信システムで伝送されるディジタルデータは、「０」又は「１」のビット情報から構成されるが、硬判定復号を行う場合、ディジタルデータの各ビットの値と閾値を比較することで、各ビットの値が“０”であるのか、“１”であるのかを２値判定し、その判定結果である硬判定値を用いて、ディジタルデータの硬判定復号を実施する。
一方、軟判定復号を行う場合、“０”又は“１”の２値判定を行うのではなく、“０”又は“１”である確率、尤度、あるいは、対数尤度比（ＬＬＲ：Ｌｏｇ−Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）を示す軟判定値を算出し、その軟判定値を用いて、ディジタルデータの軟判定復号を実施する。
軟判定復号は、硬判定復号と比べて、強力な誤り訂正能力を有し、軟判定復号と併せて用いられる符号として、ターボ符号やＬＤＰＣ（Ｌｏｗ‐Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ‐Ｃｈｅｃｋ）符号がある。
軟判定値は、送信データである送信シンボルのディジタル変調方式に応じて、受信データである受信シンボルから生成される。
ディジタル通信システムで使用されるディジタル変調方式が、例えば、ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＡＰＳＫ（Ａｍｐｌｉｔｕｄｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）やＱＡＭ（Ｑｕａｄｒａｔｕｒｅ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）などの多値変調方式である場合、１つの送信シンボルは複数のビットで構成される。
送信シンボルのｋ番目のビットの対数尤度比であるＬＬＲをＬkとすると、Ｌkは下記の式（１）で算出することができる。
Figure 2015125341
式（１）において、ｒは受信シンボル（受信信号点）の位置ベクトル（Ｉ座標，Ｑ座標）、ｓiは送信シンボル（送信信号点）の位置ベクトル、Ｃk,0はｋ番目のビットが“０”である送信シンボル点全体の集合、Ｃk,1はｋ番目のビットが“１”である送信シンボル点全体の集合、σは通信路におけるガウス雑音の標準偏差である。
式（１）でＬＬＲを算出するには、複数の指数関数ｅｘｐを計算してから、複数の指数関数ｅｘｐの計算結果を加算し、その加算結果に対する対数関数ｌｎを計算する必要があるため、演算量が膨大なものとなる。
したがって、式（１）でのＬＬＲの演算を回路実装することは、回路規模の観点で現実的なものでない。
以下の非特許文献１には、式（１）における複数の指数関数ｅｘｐの計算結果の中で、最大値の計算結果だけを残して、他の計算結果を無視するＬＬＲの近似演算手法が開示されている。
下記の式（２）は、上記の近似演算手法によるＬkの算出式である。
Figure 2015125341
式（２）において、ｓk,0,minは、ｋ番目のビットが“０”の送信シンボル点の中で、受信信号点ｒに最も近い送信シンボル点の位置ベクトルであり、ｓk,1,minは、ｋ番目のビットが“１”の送信シンボル点の中で、受信信号点ｒに最も近い送信シンボル点の位置ベクトルである。
また、以下の特許文献１には、グレイマッピングされたＱＡＭにおいて、非特許文献１に開示されているＬＬＲの近似演算手法に基づき、マッピングの対象性を利用することで、効率的にＬＬＲを算出する方法が開示されている。
しかし、特許文献１に開示されている方法は、グレイマッピングされているものだけに適用可能な方法であり、３２ＱＡＭや１２８ＱＡＭなどの２の奇数乗の変調多値度を有するＱＡＭにおいては、良好な特性のグレイマッピングが知られていない。
一般に、良好な特性のグレイマッピングが知られている変調多値度が２の偶数乗のＱＡＭは、各ビットのＬＬＲがＩ−ｃｈ（同相成分）の座標又はＱ−ｃｈ（直交成分）の座標のみに依存するため、比較的低演算量で近似精度が高いＬＬＲを算出することができる。
一方で、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどでは、各ビットのＬＬＲがＩ−ｃｈ座標とＱ−ｃｈ座標の双方に依存するため、近似精度が高いＬＬＲを算出するには大きな演算量が必要になる。
また、変調シンボルを差動符号化する場合、差動符号化ＱＰＳＫや差動符号化ＱＡＭなどの変調方式が用いられることがある。
これらの変調方式では、受信機で遅延検波を実施することで復調が可能であり、一般には同期検波を不要とするものである。ただし、受信機で同期検波を実施すれば、遅延検波を実施するよりも高い受信性能を発揮することができる。
変調シンボルが差動符号化された変調方式では、差動符号化されたｋ番目のビットのＬＬＲをＬkとすると、Ｌkは下記の式（３）で算出することができる。
Figure 2015125341
式（３）において、ｒ1は基準シンボル（一時刻前の受信シンボル）の位置ベクトル、ｒ2は現時刻の受信シンボルの位置ベクトル、Ｄk,lは差動符号化前のｋ番目のビットがｌ（ｌ＝０， １）である送信シンボルのペア（ｑi，ｑj）の集合（送信時の基準シンボルと現時刻の受信シンボルのペア）を表している。
また、以下の特許文献２には、変調方式が差動符号化ＱＰＳＫであるとき、ＬＬＲを効率的に算出する方法が開示されている。
しかし、差動符号化多値変調に対するＬＬＲの算出方法については開示されていない。
特開２００２−３３０１８８号公報 ＷＯ２００２／０７０３６９号公報
F. Tosato and P. Bisaglia,"Simplified soft-output demapper for binaryinterleaved COFDM with application to HIPERLAN/2," in Proc. Int. Conf. Commun., Sep. 2002, pp. 664-668.
従来の軟判定値生成装置は以上のように構成されているので、特許文献１の場合、変調方式がグレイマッピングされているＱＡＭであれば、ＬＬＲの演算量を削減することができるが、ＬＬＲの近似値を算出するものであるため、ＬＬＲの精度が劣化してしまう課題があった。
また、差動符号化を伴う変調方式では、ＬＬＲを算出するには大きな演算量が必要になる課題があった。
この発明は上記のような課題を解決するためになされたもので、近似精度が高いＬＬＲを小さな演算量で算出することができる軟判定値生成装置及び軟判定値生成方法を得ることを目的とする。
また、この発明は、差動符号化を伴う変調方式が用いられる場合でも、近似精度が高いＬＬＲを小さな演算量で算出することができる軟判定値生成装置及び軟判定値生成方法を得ることを目的とする。
この発明に係る軟判定値生成装置は、多値変調が施されている受信シンボルの座標から硬判定値を算出する硬判定値算出手段と、受信シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出手段とを設け、近似値補正手段が、近似値算出手段により算出された近似値の符号ビットが硬判定値算出手段により算出された硬判定値と矛盾している場合、その近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力するようにしたものである。
この発明によれば、多値変調が施されている受信シンボルの座標から硬判定値を算出する硬判定値算出手段と、受信シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出手段とを設け、近似値補正手段が、近似値算出手段により算出された近似値の符号ビットが硬判定値算出手段により算出された硬判定値と矛盾している場合、その近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力するように構成したので、近似精度が高いＬＬＲを小さな演算量で算出することができる効果がある。
この発明の実施の形態１による軟判定値生成装置を適用する通信システムを示す構成図である。 この発明の実施の形態１による軟判定値生成装置を示す構成図である。 この発明の実施の形態１による軟判定値生成装置の処理内容（軟判定値生成方法）を示すフローチャートである。 変調方式が８ＱＡＭである場合のコンステレーションマッピングの例を示す説明図である。 変調方式が８ＱＡＭである場合のコンステレーションマッピングの例を示す説明図である。 この発明の実施の形態２による軟判定値生成装置を示す構成図である。 この発明の実施の形態３による軟判定値生成装置を示す構成図である。 この発明の実施の形態３による軟判定値生成装置の処理内容（軟判定値生成方法）を示すフローチャートである。 この発明の実施の形態４による軟判定値生成装置を示す構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１はこの発明の実施の形態１による軟判定値生成装置を適用する通信システムを示す構成図である。
図１において、送信機１は誤り訂正符号化部１１と変調部１２から構成されており、送信対象の情報を示す情報ビットの系列（以下、「情報ビット系列」と称する）から送信シンボルを生成し、通信路２を介して、その送信シンボルを受信機３に送信する。
誤り訂正符号化部１１は情報ビット系列からパリティビットと呼ばれるビット系列（以下、「パリティビット系列」と称する）を生成し、その情報ビット系列とパリティビット系列を出力する処理を実施する。
変調部１２は指定された多値変調の変調方式が示す規則にしたがって、誤り訂正符号化部１１から出力された情報ビット系列及びパリティビット系列に対応するＩ−ｃｈ（同相成分）及びＱ−ｃｈ（直交成分）からなる二次元平面上の座標（Ｉ−ｃｈ及びＱ−ｃｈの座標）を決定し、その座標に送信シンボルをマッピングする処理を実施する。
送信シンボルは、いわゆる電気信号に限るものではなく、光信号や電波などであってもよい。
送信シンボルは、通信路２を通って受信機３まで伝送されるが、通信路２で雑音の影響を受けるため、受信機３により受信された受信シンボルの座標が、送信シンボルの座標と異なっていることがある。
受信機３は復調部３１及び誤り訂正復号部３２から構成されており、通信路２で雑音の影響を受けている受信シンボルを受信すると、誤りが生じている情報ビット系列を訂正し、誤り訂正後の情報ビット系列（復号後ビット）を出力する。
復調部３１は図２の軟判定値生成装置を実装しており、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から、受信シンボルを構成する各ビットの対数尤度比であるＬＬＲ（Ｌｏｇ−Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）を算出する処理を実施する。
ここでは、復調部３１が軟判定値生成装置を実装してものを説明するが、その軟判定値生成装置の他に、例えば、等化器などが実装されているものであってもよい。等化器などは軟判定値生成装置の前段に設置されることが多い。
誤り訂正復号部３２は復調部３１により算出されたＬＬＲを用いて軟判定復号を実施し、その復号結果である誤り訂正後の情報ビット系列（復号後ビット）を出力する。
図２はこの発明の実施の形態１による軟判定値生成装置を示す構成図である。
図２において、硬判定値算出部４１は受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値を算出する処理を実施する。なお、硬判定値算出部４１は硬判定値算出手段を構成している。
ＬＬＲ算出部４２は受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から軟判定復号に用いるＬＬＲを近似的に算出する処理を実施する。即ち、Ｉ−ｃｈ及びＱ−ｃｈの座標からＬＬＲの近似値を算出する処理を実施する。なお、ＬＬＲ算出部４２は近似値算出手段を構成している。
ＬＬＲ補正部４３はＬＬＲ算出部４２により算出されたＬＬＲの符号ビットが硬判定値算出部４１により算出された硬判定値と矛盾している場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力する処理を実施する。なお、ＬＬＲ補正部４３は近似値補正手段を構成している。
図２の例では、軟判定値生成装置の構成要素である硬判定値算出部４１、ＬＬＲ算出部４２及びＬＬＲ補正部４３のそれぞれが専用のハードウェア（例えば、ＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなど）から構成されているものを想定しているが、軟判定値生成装置がコンピュータで構成されていてもよい。
軟判定値生成装置をコンピュータで構成する場合、硬判定値算出部４１、ＬＬＲ算出部４２及びＬＬＲ補正部４３の処理内容を記述しているプログラムをコンピュータのメモリに格納し、当該コンピュータのＣＰＵが当該メモリに格納されているプログラムを実行するようにすればよい。
図３はこの発明の実施の形態１による軟判定値生成装置の処理内容（軟判定値生成方法）を示すフローチャートである。
次に動作について説明する。
送信機１の誤り訂正符号化部１１は、情報ビット系列を入力すると、その情報ビット系列からパリティビットと呼ばれるパリティビット系列を生成し、その情報ビット系列とパリティビット系列を変調部１２に出力する。
送信機１の変調部１２は、誤り訂正符号化部１１から情報ビット系列とパリティビット系列を受けると、予め指定された多値変調の変調方式が示す規則にしたがって、その情報ビット系列及びパリティビット系列に対応する二次元平面上のＩ−ｃｈ及びＱ−ｃｈの座標を決定し、その座標に送信シンボルをマッピングする。
ここで、図４及び図５は変調方式が８ＱＡＭである場合のコンステレーションマッピングの例を示す説明図である。図４及び図５において、ｓ0〜ｓ7は送信シンボルを示している。
ここでは、変調方式が８ＱＡＭである場合を例示しているが、変調方式が８ＱＡＭに限るものでないことは言うまでもない。
変調部１２によりマッピングされた送信シンボルは、通信路２を通って受信機３に伝送されるが、通信路２で雑音の影響を受けるため、受信機３により受信された受信シンボルの座標が、送信シンボルの座標と異なっていることがある。
受信機３の復調部３１は、通信路２で雑音の影響を受けている受信シンボルを受信すると、その受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から、受信シンボルを構成する各ビットの対数尤度比であるＬＬＲを算出する。
以下、復調部３１の処理内容を具体的に説明する。
まず、復調部３１の硬判定値算出部４１は、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値を算出する（図３のステップＳＴ１）。
硬判定値の算出処理は公知の技術であるため詳細な説明を省略するが、例えば、送信シンボルが取り得る全てのＩ−ｃｈ及びＱ−ｃｈの座標の中で、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標と最も近い送信シンボルの座標を特定し、最も近い送信シンボルに割り当てられているビットの値を硬判定値とする方法などがある。
ＬＬＲ算出部４２は、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から、軟判定復号に用いるＬＬＲを近似的に算出する。即ち、Ｉ−ｃｈ及びＱ−ｃｈの座標からＬＬＲの近似値を算出する（ステップＳＴ２）。
正確なＬＬＲを算出するには、上記の式（１）を用いるのがよいが、上述したように大きな演算量が必要になる。
そこで、ＬＬＲ算出部４２では、演算量を削減するために、上記の式（２）を用いることで、ＬＬＲを近似的に算出する。
なお、ＬＬＲを近似的に算出する方法として、式（２）を用いる方法以外に、受信シンボルに近い送信シンボルを探さずに、その他の基準で送信シンボルを選び、その送信シンボルに基づいて近似的にＬＬＲを算出する方法もある。
また、Ｉ−ｃｈ及びＱ−ｃｈの座標とＬＬＲの対応関係を記録しているルックアップテーブルを参照して、Ｉ−ｃｈ及びＱ−ｃｈの座標に対応するＬＬＲを取得する方法などもある。
ここで、ＬＬＲは、その符号ビットが、ビットの値が“０”であるのか、“１”であるのかを表しており、ＬＬＲの絶対値が信頼度を表している。
ＬＬＲ補正部４３は、硬判定値算出部４１が硬判定値を算出し、ＬＬＲ算出部４２がＬＬＲを近似的に算出すると、その硬判定値とＬＬＲの符号ビットとの間に矛盾が生じているか否かを判定する（ステップＳＴ３）。
例えば、ＬＬＲの符号ビットが正であるときビットの値が“０”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“１”であることを表している場合において、ＬＬＲの符号ビットが正で硬判定値が“１”であれば矛盾が生じている。また、ＬＬＲの符号ビットが負で硬判定値が“０”であれば矛盾が生じている。
ここでは、ＬＬＲの符号ビットが正であるときビットの値が“０”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“１”であることを表している場合を示したが、これは一例に過ぎず、ＬＬＲの符号ビットが正であるときビットの値が“１”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“０”であることを表しているものであってもよい。
ＬＬＲ補正部４３は、硬判定値とＬＬＲの符号ビットとの間に矛盾が生じている場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力する（ステップＳＴ４）。
即ち、ＬＬＲ補正部４３は、ＬＬＲの符号ビットが正であるとき、硬判定値が“１”であるために矛盾が生じていれば、ＬＬＲの符号ビットを負に反転して、負の符号ビットと絶対値からなるＬＬＲを軟判定値として誤り訂正復号部３２に出力する。
また、ＬＬＲの符号ビットが負であるとき、硬判定値が“０”であるために矛盾が生じていれば、ＬＬＲの符号ビットを正に反転して、正の符号ビットと絶対値からなるＬＬＲを軟判定値として誤り訂正復号部３２に出力する。
なお、符号ビット反転後のＬＬＲを軟判定値として出力する際、ＬＬＲの絶対値（信頼度）については変更してもよいし、変更しなくてもよいが、後段の誤り訂正復号部３２での誤り訂正復号性能が高まるようにするのが望ましい。
例えば、ＬＬＲの絶対値を最小値にすると、軟判定復号の性能が高くなる傾向がある。
ＬＬＲ補正部４３は、硬判定値とＬＬＲの符号ビットとの間に矛盾が生じていない場合、ＬＬＲ算出部４２により近似的に算出されたＬＬＲを軟判定値として誤り訂正復号部３２に出力する（ステップＳＴ５）。
誤り訂正復号部３２は、復調部３１から軟判定値を受けると、その軟判定値を用いて軟判定復号を実施し、その復号結果である誤り訂正後の情報ビット系列（復号後ビット）を出力する。
軟判定値を用いる軟判定復号の処理自体は、公知の技術であるため詳細な説明を省略する。
以上で明らかなように、この実施の形態１によれば、多値変調が施されている受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値を算出する硬判定値算出部４１と、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標からＬＬＲを近似的に算出するＬＬＲ算出部４２とを設け、ＬＬＲ補正部４３が、ＬＬＲ算出部４２により算出されたＬＬＲの符号ビットが硬判定値算出部４１により算出された硬判定値と矛盾している場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力するように構成したので、近似精度が高いＬＬＲを小さな演算量で算出することができる効果を奏する。
即ち、この実施の形態１によれば、ＬＬＲ算出部４２がＬＬＲを近似的に算出することで、ＬＬＲの演算量を削減しているが、低演算量で算出可能な硬判定値を用いて、ＬＬＲを補正しているので、ＬＬＲの近似精度を高めることができる。このため、近似精度が高いＬＬＲを小さな演算量で算出することができる。
この実施の形態１では、変調方式が８ＱＡＭである例を示したが、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式が用いられる場合、一般的には、受信シンボルを構成する各ビットに対するＬＬＲが、Ｉ−ｃｈ座標とＱ−ｃｈ座標の双方に依存するため、高精度なＬＬＲの近似値を算出するには大きな演算量が必要になる。
この実施の形態１では、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式が用いられる場合でも、演算量を削減することができるようにするため、ＬＬＲ算出部４２は、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式で受信シンボルが変調されている場合、その受信シンボルの座標のうち、Ｉ−ｃｈの座標又はＱ−ｃｈの座標のいずれか一方だけを用いて、ＬＬＲの近似値を算出するようにする。
Ｉ−ｃｈの座標だけを用いて、ＬＬＲの近似値を算出する場合、例えば、Ｑ−ｃｈの座標を０としてＬＬＲの近似値を算出する。
また、Ｑ−ｃｈの座標だけを用いて、ＬＬＲの近似値を算出する場合、例えば、Ｉ−ｃｈの座標を０としてＬＬＲの近似値を算出する。
これにより、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式が用いられる場合でも、演算量を削減することができる。この場合も、ＬＬＲ補正部４３が、低演算量で算出可能な硬判定値を用いて、ＬＬＲを補正しているので、ＬＬＲの近似精度を高めることができる。
実施の形態２．
図６はこの発明の実施の形態２による軟判定値生成装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ビット幅削減部４４は例えばＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減し、ビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標をＬＬＲ算出部４２に出力する処理を実施する。なお、ビット幅削減部４４はビット幅削減手段を構成している。
上記実施の形態１では、ＬＬＲ算出部４２が受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標からＬＬＲを近似的に算出することで、演算量を削減するものを示したが、この実施の形態２では、更に演算量を削減するために、ビット幅削減部４４を実装している。
ビット幅削減部４４は、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を受けると、Ｉ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減し、ビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標をＬＬＲ算出部４２に出力する。
例えば、Ｉ−ｃｈの座標とＱ−ｃｈの座標が、それぞれｎビットのディジタルデータで入力された場合、それらのディジタルデータのビット幅をｍビット（ｍ＜ｎ）に削減する。
ビット幅を削減する方法としては、Ｉ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータの下位（ｎ−ｍ）ビットを削るようにしてもよいし、クリップ処理によって上位（ｎ−ｍ）ビットを削減するようにしてもよい。
Ｉ−ｃｈ及びＱ−ｃｈの座標における座標値ｘ（−２ｎ≦ｘ＜２ｎ−１）に対して、下記の式（４）に示すように、（ｎ−ｍ）ビット削減後の座標値ｙを算出するようにしてもよい。
・ｘ≧０の場合
Figure 2015125341
・ｘ＜０の場合
Figure 2015125341
式（４）において、ａは任意に設定可能な定数であるが、元のビット幅ｎと削減後のビット幅ｍに応じて適切に設定されるものとする。シミュレーションなどによって誤り訂正復号部３２の性能評価を実施し、最も誤り訂正性能が高くなる値とするのが望ましい。
ＬＬＲ算出部４２は、ビット幅削減部４４からビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を受けると、上記実施の形態１と同様に、その受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標からＬＬＲを近似的に算出するが、ビット幅が削減されているため、ＬＬＲの近似算出処理の演算量を大きく削減することができる。
例えば、Ｉ−ｃｈ及びＱ−ｃｈの座標とＬＬＲの対応関係を記録しているルックアップテーブルを参照して、Ｉ−ｃｈ及びＱ−ｃｈの座標に対応するＬＬＲを取得する方法を用いる場合、仮に、Ｉ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を１ビット削減したとすると、ルックアップテーブルのアドレス幅を２ビット削減することができるため、ルックアップテーブルのサイズを１／４に削減することができる。
なお、ビット幅削減部４４により削減されるビット幅を大きくして、Ｉ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を極めて小さくすると、ＬＬＲ算出部４２により算出されるＬＬＲの近似精度が大きく劣化して、ＬＬＲ補正部４３で補正を行っても近似精度が十分に得られないことがある。
しかし、このような状況が発生するのは、Ｉ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を２ビットにするなど、極めて小さいビット幅に削減した場合に限られる。
変調方式の多値度にもよるが、ビット幅削減後のディジタルデータのビット幅が３ビット以上であれば、このような近似精度の大きな劣化は起こらない。ただし、変調方式の多値度が多くなればなるほど、ビット幅削減後のディジタルデータのビット幅を大きくする必要がある。
復調部３１では、上述したように、軟判定値生成装置のほかに、等化器などを実装していることがあるが、等化器などでは、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標として、大きなビット幅の座標を必要とする。
この実施の形態１におけるＬＬＲ算出部４２は、通常、等化器などの後段に設置されるため、Ｉ−ｃｈ及びＱ−ｃｈの座標のビット幅が大きいことが多い。したがって、ある程度のビット幅を削減しても、ＬＬＲの近似精度が大きく劣化することはない。
削減するビット幅は、シミュレーションなどによって誤り訂正復号部３２の性能評価を実施し、誤り訂正性能が高くなる値とするのが望ましい。また、ビット削減によって削減される演算量と回路規模を計りながら決定するのが望ましい。
なお、ビット幅削減に伴うＬＬＲ算出部４２でのＬＬＲの近似算出処理の演算量の削減量は、ビット幅削減部４４によるビット幅削減処理の演算量より大きいので、軟判定値生成装置全体の演算量は小さくなる。したがって、上記実施の形態１より、演算量を小さくすることができるとともに、より回路の小型化を図ることができる。
実施の形態３．
図７はこの発明の実施の形態３による軟判定値生成装置を示す構成図である。
図３において、硬判定値算出部５１は受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ1を算出するとともに、その受信シンボルより一時刻前の受信シンボルである基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ2を算出する処理を実施する。なお、硬判定値算出部５１は硬判定値算出手段を構成している。
硬判定差動復号部５２は硬判定値算出部５１により算出された硬判定値ＨＪ1，ＨＪ2を用いて、硬判定の差動復号を実施して、差動復号後の硬判定値ＨＪ3を算出する処理を実施する。なお、硬判定差動復号部５２は硬判定差動復号手段を構成している。
ビット幅削減部５３は受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減するとともに、基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減し、ビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標及びビット幅削減後の基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標をＬＬＲ算出部５４に出力する処理を実施する。なお、ビット幅削減部５３はビット幅削減手段を構成している。
ＬＬＲ算出部５４はビット幅削減部５３から出力されたビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標と、ビット幅削減後の基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標とから、軟判定復号に用いるＬＬＲを近似的に算出する処理を実施する。なお、ＬＬＲ算出部５４は近似値算出手段を構成している。
ＬＬＲ補正部５５はＬＬＲ算出部５４により算出されたＬＬＲの符号ビットが硬判定差動復号部５２により算出された差動復号後の硬判定値ＨＪ3と矛盾している場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力する処理を実施する。なお、ＬＬＲ補正部５５は近似値補正手段を構成している。
図７の例では、軟判定値生成装置の構成要素である硬判定値算出部５１、硬判定差動復号部５２、ビット幅削減部５３、ＬＬＲ算出部５４及びＬＬＲ補正部５５のそれぞれが専用のハードウェア（例えば、ＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなど）から構成されているものを想定しているが、軟判定値生成装置がコンピュータで構成されていてもよい。
軟判定値生成装置をコンピュータで構成する場合、硬判定値算出部５１、硬判定差動復号部５２、ビット幅削減部５３、ＬＬＲ算出部５４及びＬＬＲ補正部５５の処理内容を記述しているプログラムをコンピュータのメモリに格納し、当該コンピュータのＣＰＵが当該メモリに格納されているプログラムを実行するようにすればよい。
図８はこの発明の実施の形態３による軟判定値生成装置の処理内容（軟判定値生成方法）を示すフローチャートである。
次に動作について説明する。
この実施の形態３では、受信シンボルが差動符号化を伴う変調方式で変調されているものとする。
硬判定値算出部５１は、送信機１の変調部１２で差動符号化されている受信シンボルを受信すると、図２の硬判定値算出部４１と同様に、その受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ1を算出する（図８のステップＳＴ１１）。
また、硬判定値算出部５１は、その受信シンボルより一時刻前の受信シンボルである基準シンボルを受信すると、受信シンボルの場合と同様に、その基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ2を算出する（ステップＳＴ１１）。
ビット幅削減部５３は、送信機１の変調部１２で差動符号化されている受信シンボルを受信すると、図６のビット幅削減部４４と同様に、その受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減する（ステップＳＴ１２）。
また、ビット幅削減部５３は、基準シンボルを受信すると、受信シンボルの場合と同様に、その基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標を示すディジタルデータのビット幅を削減する（ステップＳＴ１２）。
ビット幅削減部５３は、受信シンボルの座標に対するビット幅の削減処理と、基準シンボルの座標に対するビット幅の削減処理とを独立に実施するが、基準シンボルの座標に応じて、基準シンボルと受信シンボルを同じ角度で回転することで、ビット精度を減らさずにビット幅を削減することができる場合がある。
基準シンボルの位相（シンボルと原点を結ぶ線分とＩ−ｃｈ軸との角度）と、送信シンボルの位相との差によって差動符号化が施されている場合、その位相差を変えずに基準シンボルと受信シンボルの座標に回転などの変換を施すようにしてもよい。
例えば、送信機１の変調部１２が、基準シンボルと送信シンボルの位相差を９０度にして差動符号化を行う場合、受信した基準シンボルと受信シンボルに対して、基準シンボルが第一象限になるように回転する。その際、上述したように、受信シンボルも同じ角度で回転を施せば、位相差が保たれるため、ＬＬＲの算出に支障が生じることはない。
回転後の基準シンボルは必ず第一象限になり、Ｉ−ｃｈの座標とＱ−ｃｈの座標の正負を表す符号ビットは必ず０になるため、符号ビットを削減しても差し支えない。このため、ビット精度を落とさずに、基準シンボルのＩ−ｃｈの座標とＱ−ｃｈの座標を１ビットずつ削減することができる。
このような差動符号化が施された変調方式としては、例えば、差動符号化ＱＰＳＫ（ＤＱＰＳＫ）がある。また、ＢＰＳＫ、８ＱＡＭや１６ＱＡＭなどでも、９０度又は１８０度単位での差動符号化方法があり、本操作によるビット幅削減が可能である。
硬判定差動復号部５２は、硬判定値算出部５１が硬判定値ＨＪ1，ＨＪ2を算出すると、送信機１の変調部１２で行われる差動符号化のルールにしたがって、その硬判定値ＨＪ1，ＨＪ2を用いる硬判定の差動復号を実施することで、差動復号後の硬判定値ＨＪ3を算出する（ステップＳＴ１３）。
例えば、変調部１２が、基準シンボルの位相と、送信するビット列との関係に基づいて、送信シンボルの位相を決定する場合には、受信シンボルと基準シンボルとの位相差から差動復号を行うことができる。ビット幅削減部５３でのビット幅の削減処理で説明したような回転を施してから復号することもできる。
いずれにしても、送信機１の変調部１２で行う処理と齟齬がない差動復号方法を用いれば本構成が実現可能である。硬判定の差動復号は、硬判定で処理を行うため、演算量は小さい。特に、ＬＬＲの算出と比べて問題とならない程、演算量が小さい。
ＬＬＲ算出部５４は、ビット幅削減部５３からビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標と、ビット幅削減後の基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標とを受けると、ビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標と、ビット幅削減後の基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標とから、軟判定復号に用いるＬＬＲを近似的に算出する（ステップＳＴ１４）。
上記の式（３）を計算すれば、差動符号化されている受信シンボルであっても、ＬＬＲを算出することができるが、式（３）の演算量は膨大なため、ＬＬＲを近似的に算出する。
式（３）の具体的な近似演算方法の一例としては、上記の特許文献２に開示されているような方法がある。
また、特許文献２に開示されている方法と類似している方法として、送信シンボルの候補を絞り込むことでＬＬＲを算出する方法を用いることもできる。
また、受信シンボル及び基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標とＬＬＲの対応関係を記録しているルックアップテーブルを参照して、Ｉ−ｃｈ及びＱ−ｃｈの座標に対応するＬＬＲを取得する方法などもある。その際、上記実施の形態１，２と比べて、ルックアップテーブルのアドレス幅が大きくなり、ルックアップテーブルのサイズが大きくなるが、ビット幅削減部５３でビット幅の削減処理が実施されているため、テーブルサイズの増大を抑制することが可能である。
いずれの方法でも、後段のＬＬＲ補正部５５による補正によって、一定の近似精度が得られる方法であれば適用可能である。
なお、ＬＬＲ算出部５４は、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式が用いられる場合でも、演算量を削減することができるようにするため、図２のＬＬＲ算出部４２と同様に、変調多値度が２の奇数乗のＱＡＭやＡＰＳＫなどの変調方式で受信シンボルが変調されている場合、その受信シンボルの座標のうち、Ｉ−ｃｈの座標又はＱ−ｃｈの座標のいずれか一方だけを用いて、ＬＬＲの近似値を算出するようにする。
ＬＬＲ補正部５５は、硬判定差動復号部５２が硬判定値ＨＪ3を算出し、ＬＬＲ算出部５４がＬＬＲを近似的に算出すると、その硬判定値ＨＪ3とＬＬＲの符号ビットとの間に矛盾が生じているか否かを判定する（ステップＳＴ１５）。
例えば、ＬＬＲの符号ビットが正であるときビットの値が“０”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“１”であることを表している場合において、ＬＬＲの符号ビットが正で硬判定値が“１”であれば矛盾が生じている。また、ＬＬＲの符号ビットが負で硬判定値が“０”であれば矛盾が生じている。
ここでは、ＬＬＲの符号ビットが正であるときビットの値が“０”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“１”であることを表している場合を示したが、これは一例に過ぎず、ＬＬＲの符号ビットが正であるときビットの値が“１”であることを表し、ＬＬＲの符号ビットが負であるときビットの値が“０”であることを表しているものであってもよい。
ＬＬＲ補正部５５は、硬判定値ＨＪ3とＬＬＲの符号ビットとの間に矛盾が生じている場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力する（ステップＳＴ１６）。
即ち、ＬＬＲ補正部５５は、ＬＬＲの符号ビットが正であるとき、硬判定値が“１”であるために矛盾が生じていれば、ＬＬＲの符号ビットを負に反転して、負の符号ビットと絶対値からなるＬＬＲを軟判定値として誤り訂正復号部３２に出力する。
また、ＬＬＲの符号ビットが負であるとき、硬判定値が“０”であるために矛盾が生じていれば、ＬＬＲの符号ビットを正に反転して、正の符号ビットと絶対値からなるＬＬＲを軟判定値として誤り訂正復号部３２に出力する。
なお、符号ビット反転後のＬＬＲを軟判定値として出力する際、ＬＬＲの絶対値（信頼度）については変更してもよいし、変更しなくてもよいが、後段の誤り訂正復号部３２での誤り訂正復号性能が高まるようにするのが望ましい。
例えば、ＬＬＲの絶対値を最小値にすると、軟判定復号の性能が高くなる傾向がある。
ＬＬＲ補正部５５は、硬判定値ＨＪ3とＬＬＲの符号ビットとの間に矛盾が生じていない場合、ＬＬＲ算出部５４により近似的に算出されたＬＬＲを軟判定値として誤り訂正復号部３２に出力する（ステップＳＴ１７）。
以上で明らかなように、この実施の形態３によれば、受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ1を算出するとともに、基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標から硬判定値ＨＪ2を算出する硬判定値算出部５１と、硬判定値算出部５１により算出された硬判定値ＨＪ1，ＨＪ2を用いて、硬判定の差動復号を実施して、差動復号後の硬判定値ＨＪ3を算出する硬判定差動復号部５２と、ビット幅削減部５３から出力されたビット幅削減後の受信シンボルのＩ−ｃｈ及びＱ−ｃｈの座標と、ビット幅削減後の基準シンボルのＩ−ｃｈ及びＱ−ｃｈの座標とから、軟判定復号に用いるＬＬＲを近似的に算出するＬＬＲ算出部５４とを設け、ＬＬＲ補正部５５が、ＬＬＲ算出部５４により算出されたＬＬＲの符号ビットが硬判定差動復号部５２により算出された差動復号後の硬判定値ＨＪ3と矛盾している場合、そのＬＬＲの符号ビットを反転し、符号ビット反転後のＬＬＲを軟判定値として誤り訂正復号部３２に出力するように構成したので、差動符号化を伴う変調方式が用いられる場合でも、近似精度が高いＬＬＲを小さな演算量で算出することができる効果を奏する。
なお、この実施の形態３では、上記の特許文献２とは異なり、ＱＰＳＫ以外の変調方式に対しても、低演算量で高精度なＬＬＲを算出することができる。図４や図５に示す８ＱＡＭに対しても本効果が得られることは言うまでもない。
実施の形態４．
上記実施の形態３では、受信シンボルを構成する全てのビットが差動符号化されているものとして説明したが、受信シンボルを構成する複数のビットのうち、一部のビットだけに差動符号化される場合がある。
例えば、受信シンボルが３ビット構成であるとき、上位２ビットだけが差動符号化されていて、下位１ビットが差動符号化されていないような場合がある。
図９は受信シンボルを構成する複数のビットのうち、一部のビットだけに差動符号化される場合に適用可能な軟判定値生成装置を示している。
図９の軟判定値生成装置は、上記実施の形態３における図７の硬判定値算出部５１、硬判定差動復号部５２、ビット幅削減部５３、ＬＬＲ算出部５４及びＬＬＲ補正部５５の他に、上記実施の形態１における図２の硬判定値算出部４１、ＬＬＲ算出部４２及びＬＬＲ補正部４３を備えている。
この実施の形態４では、硬判定値算出部４１、ＬＬＲ算出部４２及びＬＬＲ補正部４３が対数尤度比算出手段を構成している。
図９の例では、ビット幅削減部４４が実装されていないが、ビット幅削減部４４がＬＬＲ算出部４２の前段に配置されていてもよい。
図９の軟判定値生成装置では、差動符号化されている受信シンボルのビットの座標については、基準シンボルの座標と一緒に、硬判定値算出部５１及びビット幅削減部５３が受け付ける。この場合、上記実施の形態３と同様の処理が実施される。
一方、差動符号化されていない受信シンボルのビットの座標については、硬判定値算出部５１及びＬＬＲ算出部４２が受け付ける。この場合、上記実施の形態１と同様の処理が実施される。
これにより、受信シンボルを構成する複数のビットのうち、一部のビットだけに差動符号化される場合でも、近似精度が高いＬＬＲを小さな演算量で算出することができる効果を奏する。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係る軟判定値生成装置は、近似値算出手段により算出された近似値の符号ビットが、硬判定値算出手段により算出された硬判定値と矛盾している場合、その近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力する近似値補正手段を備え、近似精度が高いＬＬＲを小さな演算量で算出することができるため、ディジタル通信システムにおけるデータの誤り訂正に用いるのに好適である。
１ 送信機、２ 通信路、３ 受信機、１１ 誤り訂正符号化部、１２ 変調部、３１ 復調部、３２ 誤り訂正復号部、４１ 硬判定値算出部（硬判定値算出手段、対数尤度比算出手段）、４２ ＬＬＲ算出部（近似値算出手段、対数尤度比算出手段）、４３ ＬＬＲ補正部（近似値補正手段、対数尤度比算出手段）、４４ ビット幅削減部（ビット幅削減手段）、５１ 硬判定値算出部（硬判定値算出手段）、５２ 硬判定差動復号部（硬判定差動復号手段）、５３ ビット幅削減部（ビット幅削減手段）、５４ ＬＬＲ算出部（近似値算出手段）、５５ ＬＬＲ補正部（近似値補正手段）。

Claims (9)

  1. 多値変調が施されている受信シンボルの座標から硬判定値を算出する硬判定値算出手段と、
    前記受信シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出手段と、
    前記近似値算出手段により算出された近似値の符号ビットが前記硬判定値算出手段により算出された硬判定値と矛盾している場合、前記近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力する近似値補正手段と
    を備えた軟判定値生成装置。
  2. 前記近似値算出手段は、変調多値度が２の奇数乗の変調方式で前記受信シンボルが変調されている場合、前記受信シンボルの座標のうち、同相成分の座標又は直交成分の座標のいずれか一方だけを用いて、前記対数尤度比の近似値を算出することを特徴とする請求項１記載の軟判定値生成装置。
  3. 前記受信シンボルの座標を示すディジタルデータのビット幅を削減し、ビット幅削減後の受信シンボルの座標を前記近似値算出手段に出力するビット幅削減手段を備えたことを特徴とする請求項１記載の軟判定値生成装置。
  4. 差動符号化を行う変調方式で多値変調が施されている受信シンボルの座標から硬判定値を算出するとともに、前記受信シンボルより一時刻前の受信シンボルである基準シンボルの座標から硬判定値を算出する硬判定値算出手段と、
    前記硬判定値算出手段により前記受信シンボルの座標から算出された硬判定値と前記基準シンボルの座標から算出された硬判定値を用いて、硬判定の差動復号を実施して、差動復号後の硬判定値を算出する硬判定差動復号手段と、
    前記受信シンボルの座標及び前記基準シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出手段と、
    前記近似値算出手段により算出された近似値の符号ビットが前記硬判定差動復号手段により算出された差動復号後の硬判定値と矛盾している場合、前記近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力する近似値補正手段と
    を備えた軟判定値生成装置。
  5. 前記近似値算出手段は、変調多値度が２の奇数乗の変調方式で前記受信シンボルが変調されている場合、前記受信シンボルの座標及び前記基準シンボルの座標のうち、同相成分の座標又は直交成分の座標のいずれか一方だけを用いて、前記対数尤度比の近似値を算出することを特徴とする請求項４記載の軟判定値生成装置。
  6. 前記受信シンボルの座標を示すディジタルデータのビット幅を削減するとともに、前記基準シンボルの座標を示すディジタルデータのビット幅を削減し、ビット幅削減後の受信シンボルの座標及びビット幅削減後の基準シンボルの座標を前記近似値算出手段に出力するビット幅削減手段を備えたことを特徴とする請求項４記載の軟判定値生成装置。
  7. 前記受信シンボルを構成する複数のビットのうち、一部のビットだけが差動符号化されている場合、
    前記受信シンボルを構成するビットの座標から軟判定復号に用いる対数尤度比を算出する対数尤度比算出手段を備え、
    前記差動符号化されている前記受信シンボルのビットの座標については、前記基準シンボルの座標と一緒に前記硬判定値算出手段及び前記近似値補正手段が受け付け、
    前記差動符号化の対象外である前記受信シンボルのビットの座標については、前記対数尤度比算出手段が受け付けることを特徴とする請求項４記載の軟判定値生成装置。
  8. 硬判定値算出手段が、多値変調が施されている受信シンボルの座標から硬判定値を算出する硬判定値算出処理ステップと、
    近似値算出手段が、前記受信シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出処理ステップと、
    近似値補正手段が、前記近似値算出処理ステップで算出された近似値の符号ビットが前記硬判定値算出処理ステップで算出された硬判定値と矛盾している場合、前記近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力する近似値補正処理ステップと
    を備えた軟判定値生成方法。
  9. 硬判定値算出手段が、差動符号化を行う変調方式で多値変調が施されている受信シンボルの座標から硬判定値を算出するとともに、前記受信シンボルより一時刻前の受信シンボルである基準シンボルの座標から硬判定値を算出する硬判定値算出処理ステップと、
    硬判定差動復号手段が、前記硬判定値算出処理ステップで前記受信シンボルの座標から算出された硬判定値と前記基準シンボルの座標から算出された硬判定値を用いて、硬判定の差動復号を実施して、差動復号後の硬判定値を算出する硬判定差動復号処理ステップと、
    近似値算出手段が、前記受信シンボルの座標及び前記基準シンボルの座標から軟判定復号に用いる対数尤度比の近似値を算出する近似値算出処理ステップと、
    近似値補正手段が、前記近似値算出処理ステップで算出された近似値の符号ビットが前記硬判定差動復号処理ステップで算出された差動復号後の硬判定値と矛盾している場合、前記近似値の符号ビットを反転し、符号ビット反転後の近似値を軟判定値として出力する近似値補正処理ステップと
    を備えた軟判定値生成方法。
JP2016503929A 2014-02-24 2014-10-10 軟判定値生成装置及び軟判定値生成方法 Active JP5955481B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014033108 2014-02-24
JP2014033108 2014-02-24
PCT/JP2014/077230 WO2015125341A1 (ja) 2014-02-24 2014-10-10 軟判定値生成装置及び軟判定値生成方法

Publications (2)

Publication Number Publication Date
JP5955481B2 JP5955481B2 (ja) 2016-07-20
JPWO2015125341A1 true JPWO2015125341A1 (ja) 2017-03-30

Family

ID=53877870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503929A Active JP5955481B2 (ja) 2014-02-24 2014-10-10 軟判定値生成装置及び軟判定値生成方法

Country Status (5)

Country Link
US (1) US9735990B2 (ja)
EP (1) EP3113436B1 (ja)
JP (1) JP5955481B2 (ja)
CN (1) CN106063216B (ja)
WO (1) WO2015125341A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6456564B2 (ja) 2016-09-01 2019-01-23 三菱電機株式会社 尤度生成装置、受信装置、尤度生成方法および光伝送システム
US10340951B2 (en) * 2017-09-13 2019-07-02 Toshiba Memory Corporation Soft decision LDPC decoder with improved LLR from neighboring bits
US10608672B2 (en) 2017-12-22 2020-03-31 Massachusetts Institute Of Technology Decoding concatenated codes by guessing noise
US10944610B2 (en) * 2017-12-22 2021-03-09 Massachusetts Institute Of Technology Decoding signals by guessing noise
US10404289B1 (en) * 2018-05-31 2019-09-03 Inphi Corporation Maximum likelihood error detection for decision feedback equalizers with PAM modulation
WO2020183555A1 (ja) * 2019-03-11 2020-09-17 三菱電機株式会社 光伝送装置および尤度生成回路
US10872013B2 (en) 2019-03-15 2020-12-22 Toshiba Memory Corporation Non volatile memory controller device and method for adjustment
GB201918218D0 (en) 2019-12-11 2020-01-22 Maynooth Univ A method of decoding a codeword
CN113055319B (zh) * 2019-12-27 2022-02-25 华为技术有限公司 一种信号均衡方法和装置
US11431368B2 (en) 2020-03-16 2022-08-30 Massachusetts Institute Of Technology Noise recycling
WO2021252066A1 (en) 2020-06-08 2021-12-16 Massachusetts Institute Of Technology Universal guessing random additive noise decoding (grand) decoder
CN112003626B (zh) * 2020-08-31 2023-11-10 武汉梦芯科技有限公司 一种基于导航电文已知比特的ldpc译码方法、系统和介质
US11652567B2 (en) 2020-12-01 2023-05-16 Micron Technology, Inc. Replacement scheme for a pulse amplitude modulated bus
CN114726477B (zh) * 2021-01-04 2023-07-14 烽火通信科技股份有限公司 一种fec软判决信号的运算方法与电子设备
US11387935B2 (en) 2021-02-19 2022-07-12 Ultralogic 6G, Llc Error detection and correction by modulation quality in 5G/6G
US11398876B2 (en) 2021-02-19 2022-07-26 Ultralogic 6G, Llc Error detection and correction in 5G/6G pulse-amplitude modulation
US11627592B2 (en) 2021-04-05 2023-04-11 Ultralogic 6G, Llc Resource-efficient polling and scheduling of 5G/6G uplink messages
US11425744B2 (en) 2021-04-05 2022-08-23 Ultralogic 6G, Llc Cascaded scheduling requests for resource-efficient 5G and 6G
US20240014930A1 (en) * 2022-07-08 2024-01-11 Nokia Solutions And Networks Oy One-dimensional hard-input fec receiver for digital communication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834088B2 (en) * 2001-03-12 2004-12-21 Motorola, Inc. Method and apparatus for calculating bit log-likelihood ratios for QAM signals
GB0418263D0 (en) * 2004-08-16 2004-09-15 Ttp Communications Ltd Soft decision enhancement
JP4598079B2 (ja) * 2005-10-05 2010-12-15 三菱電機株式会社 受信装置
JP4152410B2 (ja) 2005-12-20 2008-09-17 Ｎｅｃエレクトロニクス株式会社 演算回路
US8675771B2 (en) * 2006-09-29 2014-03-18 Nec Corporation Log likelihood ratio arithmetic circuit, transmission apparatus, log likelihood ratio arithmetic method, and program
US20090213953A1 (en) * 2008-02-25 2009-08-27 Legend Silicon Corp. Bit Log Likelihood Ratio (LLR) Computation of a 32-QAM System
CN101237434B (zh) * 2008-03-10 2011-02-02 电子科技大学 一种格雷映射m-psk调制的软判决方法
CN103250385B (zh) * 2010-11-26 2015-07-15 三菱电机株式会社 软判决值生成电路
CN102307175A (zh) * 2011-10-08 2012-01-04 四川虹微技术有限公司 多载波系统的软判决方法
US9184954B1 (en) * 2014-07-02 2015-11-10 Seagate Technology Llc Systems and methods for directed soft data perturbation in layered decoding
US9432053B1 (en) * 2014-07-07 2016-08-30 Microsemi Storage Solutions (U.S.), Inc. High speed LDPC decoder

Also Published As

Publication number Publication date
US20170134193A1 (en) 2017-05-11
JP5955481B2 (ja) 2016-07-20
CN106063216B (zh) 2018-06-19
EP3113436A4 (en) 2017-10-18
US9735990B2 (en) 2017-08-15
CN106063216A (zh) 2016-10-26
WO2015125341A1 (ja) 2015-08-27
EP3113436B1 (en) 2020-03-11
EP3113436A1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
JP5955481B2 (ja) 軟判定値生成装置及び軟判定値生成方法
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
CN104584440B (zh) 接收机、发送机以及通信方法
JP5241965B2 (ja) 軟判定値生成回路
US10033480B2 (en) Wireless communication device and method
KR100758306B1 (ko) 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템
JP2005503725A (ja) データ通信システムでのチャネル復号器の入力軟性決定値計算装置及び方法
TWI433471B (zh) （ｎ，ｋ）方塊碼之軟輸入軟輸出解碼裝置
KR100706618B1 (ko) 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치
US20030138055A1 (en) Decoder and decoding method
US8705665B2 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
US9531577B2 (en) Bit-likelihood calculating apparatus and bit-likelihood calculating method
JP2008502246A (ja) ターボ復号化器の位相シフトの補償システム
US20030112900A1 (en) Demodulation apparatus and method in a communication system employing 8-ary PSK modulation
KR101702235B1 (ko) M-psk 및 m-qam 방식에 대한 연판정 비트 계산 방법
JP4212453B2 (ja) 尤度演算方法及び分散演算回路
US8640014B2 (en) Soft bit metric generation
JP6177141B2 (ja) 対数尤度比算出装置、対数尤度比算出方法、及び対数尤度比算出用プログラム
JP3643348B2 (ja) 復号装置および復号方法
US10142145B2 (en) Wireless receiver
JP6731771B2 (ja) デマッピング処理回路、チップ、及び受信装置
KR100903876B1 (ko) 비트 대칭 그레이 코드를 이용하여 위상 편이 방식으로변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그장치
JP2015041850A (ja) 軟判定値生成装置および受信装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160614

R150 Certificate of patent or registration of utility model

Ref document number: 5955481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250