JPWO2015108151A1 - 積層型電子部品およびその実装構造体 - Google Patents

Abstract

【課題】 基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供する。【解決手段】誘電体層３と内部電極層４とが交互に積層された有効層５、および有効層５における積層方向の両側に設けられた一対のカバー層である第１のカバー層６および第２のカバー層７を有する本体１と、本体１の外表面に設けられた複数の外部電極２と、を備え、内部電極層４は、１層毎に異なる外部電極２に接続されており、第１のカバー層６が、誘電体層４よりも高いヤング率を有する高ヤング率層１０を有する。このような積層型電子部品を、第１のカバー層６と基板２１の実装面とが対向するように基板２１に実装することにより、音鳴りを低減できる。【選択図】 図１

Description

本発明は、積層型電子部品およびその実装構造体に関する。

誘電体層と内部電極層とが積層されてなる積層型の電子部品では、電子部品に直流電圧と交流電圧が同時に印加されると、誘電体が有する電歪効果から誘電体層に歪みが発生し、電子部品自体が振動する。この電子部品の振動により、電子部品が半田等により実装されている基板が振動し、基板が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。

このような「音鳴り」を低減するため、電子部品自体の歪みを抑制し振動を低減する方法（たとえば電歪効果の小さい低誘電率材料を用いる、内部電極パターンにより電歪効果を抑えるなど）や、電子部品の振動を吸収し基板への伝達を抑制する方法（たとえば金属端子、リードにより振動を吸収する、半田フィレットの高さを規定するなど）が提案されている。たとえば、特許文献１では、コンデンサの振動の伝搬媒体である導電性材料が、コンデンサの最も振動する部分から離れた実装構造とすることにより、振動が回路基板に伝搬されにくくなることが開示されている。

特開２０１３−０６５８２０号公報

しかしながら、金属端子やリードにより振動を吸収する場合や、特許文献１に記載されたような実装構造でも、製造工程や実装工程が複雑化する割に充分な振動の減衰効果が得られないという課題があった。

本発明は上記の課題に鑑みなされたもので、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造を提供することを目的とする。

本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された有効層、および該有効層における積層方向の両側に設けられた一対のカバー層である第１のカバー層および第２のカバー層を有する本体と、該本体の外表面に設けられた複数の外部電極と、を備え、前記内部電極層は、１層毎に異なる前記外部電極に接続されており、前記第１のカバー層が、前記誘電体層よりも高いヤング率を有する高ヤング率層を有する。

本発明の積層型電子部品の実装構造体は、基板の実装面に上述の積層型電子部品を接合してなり、該積層型電子部品の前記第１のカバー層が、前記実装面に対向している。

本発明によれば、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供することができる。

第１の実施形態における積層型電子部品を示すもので、（ａ）は斜視図、（ｂ）は第１の面側からみた平面図、（ｃ）は（ａ）のＡ１−Ａ１線断面図である。 第１の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、図１（ｂ）の積層型電子部品におけるＡ１−Ａ１線での断面図である。 第２の実施形態における積層型電子部品を示すもので、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の面側からみた平面図である。 第２の実施形態における積層型電子部品を第１の面側からみた、各部の寸法を示す平面図である。 第２の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、図３（ｃ）の積層型電子部品におけるＡ２−Ａ２線での断面図である。 第３の実施形態における積層型電子部品を示すもので、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の面側からみた平面図である。 第３の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、（ａ）は図６（ｃ）の積層型電子部品におけるＡ３−Ａ３線での断面図、（ｂ）は図６（ｃ）の積層型電子部品におけるＢ３−Ｂ３線での断面図である。 第３の実施形態における積層型電子部品を第１の面側からみた、各部の寸法を示す平面図である。 従来の積層型電子部品を示すもので、（ａ）は斜視図、（ｂ）は座標軸のｚ軸方向からみた平面図、（ｃ）は積層型電子部品を基板に実装した従来の実装構造体を示す、（ｂ）の積層型電子部品におけるＡ４−Ａ４線での断面図である。 音圧レベルの測定装置の概略図である。 従来の積層セラミックコンデンサの音鳴りの音圧レベルを示すグラフであって、（ａ）は実測した音圧レベルを示すグラフ、（ｂ）はシミュレーションにより得られた音圧レベル示すグラフである。 従来の積層セラミックコンデンサ単体に４ＶのＤＣバイアスを印加した場合のインピーダンス測定結果を示すグラフである。 従来の積層セラミックコンデンサのインピーダンスのシミュレーションに使用した有限要素法のモデルの模式図である。 従来の積層セラミックコンデンサ単体の、１０ｋＨｚにおける振動モードの計算結果を示す斜視図であって、（ａ）は対称面側からみた図、（ｂ）は表面側からみた図である。 従来の積層セラミックコンデンサ単体における振動モードの節状部を模式的に示す斜視図である。

積層型電子部品およびその実装構造体について、図面を参照しつつ詳細に説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を用い、重複する説明は省略する。図面によっては、一部の符号を省略したものもある。また、各図面には、説明を容易にするためにｘｙｚの座標軸を付した。

（第１の実施形態）
第１の実施形態である積層型電子部品は、図１（ａ）〜（ｃ）に示すように本体１と、その両端部の外表面に設けられた外部電極２とを備えた積層コンデンサである。なお、本体１の積層方向は座標軸のｚ軸方向と一致するものとする。

本体１は、図１（ｃ）に示すように、誘電体層３と内部電極層４とが交互に積層された有効層５、および有効層５における積層方向の両側に設けられた一対のカバー層である第１のカバー層６および第２のカバー層７を有する。有効層５は、誘電体層３と内部電極層３とが交互に積層されたもので、その最外層に内部電極層４が存在するものである。内部電極層４は、本体１の両端部のいずれか一方において外部電極２と電気的に接続している。内部電極層４は、１層毎に異なる外部電極２に電気的に接続しており、外部電極２に電圧が印加されることにより、異なる外部電極２に接続した一対の内部電極層４に挟まれた誘電体層３において静電容量が発生する。換言すれば、有効層５は静電容量発生に寄与する内部電極層４および当該内部電極４に挟まれた誘電体層３により構成されている。
なお、図１（ｃ）に示した誘電体層３および内部電極層４の構造は模式的なものであり、実際には数層〜数百層の誘電体層３と内部電極層４とが積層されたものが多く用いられる。これは、後述する他の形態についても同様である。

積層型電子部品は直方体状をなし、積層方向に対向して位置する一対の面であり、第１のカバー層６側に位置する第１の面８および第２のカバー層７側に位置する第２の面９と、４つの側面とを有している。なお、積層型電子部品を第１の面８側からみたとき、矩形状の本体１の面とその両端部に設けられた外部電極２の面とがあり、外部電極２はｙ軸方向において本体１より外側に突出しているが、その突出量は本体１のｙ軸方向の幅に対して充分に小さい。また、ｚ軸方向についても同様である。そのため、このような形状を有する積層型電子部品は直方体状をしたものとみなすものとする。

本実施形態の積層型電子部品においては、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０である。高ヤング率層１０は、誘電体層３を構成する材料の組成よりも、ヤング率の高い組成の材料を用いることで得られる。また誘電体層３と同じ組成の材料であっても、密度を誘電体層３よりも高くすることによって、誘電体層３よりもヤング率を高めることができる。

なお、ヤング率は材料毎に固有の値を有していると考えてよく、誘電体層３および高ヤング率層１０のヤング率の大小関係はそれぞれ誘電体層３および高ヤング率層１０を構成する材料の組成や結晶構造、密度（気孔率）を確認することで判断できる。また、誘電体層３および高ヤング率層１０のヤング率を、ナノインデンテーション法などにより直接測定してもよい。

さらに、必要に応じ、誘電体層３を構成する材料を用いて作製したバルク体、および高ヤング率層１０を構成する材料を用いて作製したバルク体のヤング率を、引張り試験による応力−歪み測定等によりそれぞれ計測してもよい。

また、積層型電子部品のインピーダンスを測定するととともに、積層型電子部品の各構成要素（誘電体層３、カバー層、内部電極層４、外部電極２など）の材料組成や結晶構造、密度（気孔率）を分析し、得られた材料情報を基にシミュレーションを行ってもよい。各材料のバルク体における材料パラメータを用いて、後述するような方法でシミュレーションを行い、インピーダンスの共振周波数、帯域をフィッティングすることで、各構成要素のヤング率をさらに精度よく評価することができる。

このような積層型電子部品は、例えば以下のような方法で作製することができる。まず、チタン酸バリウム等の強誘電体材料の原料粉末に、バインダおよび有機溶剤を加えて混合し、得られたスラリーを周知のシート成形法などにより誘電体層３となるグリーンシートを作製する。一方で、ジルコン酸バリウム等の常誘電体材料の原料粉末を用いて、高ヤング率層１０となるグリーンシートを同様に作製する。なお、原料粉末には所望により焼結助剤や、電気的特性・機械的特性の調整、または焼結時における誘電体材料と内部電極（導電性）材料との反応制御を目的とした無機化合物が添加されていてもよい。

作製した誘電体層３となるグリーンシート上に、内部電極層４となる導電性材料からなるペーストをスクリーン印刷などにより塗布し、内部電極パターンを形成する。内部電極パターンを形成したグリーンシートを積層することにより、有効層５となる焼成前の本体が得られる。この有効層５となる焼成前の本体の積層方向の両面（内部電極パターン上）に、さらにカバーシートを積層する。このとき、一方のカバーシートを、高ヤング率層１０となるグリーンシートとし、プレスにより一体化する。プレスにより一体化した焼成前の本体を、所定寸法に切断し、焼成することにより、積層型電子部品の本体１が得られる。なお、所望により焼成前または焼成後にバレル研磨加工等を行ってもよい。焼成温度は、特に限定するものではないが、例えば１０００〜１３００℃とすればよい。このようにして作製された本体１は、誘電体層３がセラミックからなり、誘電体層３、内部電極層４および一対のカバー層が焼成により一体化されたものである。本体１を構成する一対のカバー層の一方は、高ヤング率層１０でもある第１のカバー層６であり、他方は誘電体層３と同様なヤング率を有する材料からなる第２のカバー層７である。

次に、本体１に後述のような外部電極２を形成することにより、本実施形態の積層型電子部品が得られる。

本実施形態の積層型電子部品の実装構造体について説明する。図２は、本実施形態の実装構造体を、図１（ｂ）の積層型電子部品におけるＡ１−Ａ１線で切断した状態の断面図である。本実施形態の積層型電子部品の実装構造体においては、図２に示すように、積層型電子部品と、基板２１上のランドパターン２２とが、半田等の導電体２３を介して電気的に接続された状態で固定される。導電体２３は、外部電極２とランドパターン２２の間の隙間を埋めるとともに、外部電極２をさらに被覆している。外部電極２は、本体１の内部電極が露出した端部と、当該端部に隣接する側面および上下面の一部を被覆している。本実施形態では、積層型電子部品の第１のカバー層６が基板２１の実装面と対向するように、すなわち、高ヤング率層１０が位置する側である第１の面８と基板２１の実装面とが対向するように、積層型電子部品と基板２１とが接合されていることが重要である。

一方、従来の積層型電子部品は、図９（ａ）に示すように直方体状の本体１０１と、その両端部の外表面に設けられた外部電極１０２と、を備えている。図９（ｂ）は、図９（ａ）のｚ軸方向から見た平面図である。図９（ｃ）は、基板２１に実装した従来の積層型電子部品を示すもので、図９（ｂ）の積層型電子部品におけるＡ４−Ａ４線で切断した状態の断面図である。

本体１０１は、図９（ｃ）に示すように誘電体層１０３と内部電極層１０４とが交互に積層された有効層１０５、および有効層１０５における積層方向の両側に設けられた一対のカバー層１０７を有する。しかし本実施形態とは異なり、高ヤング率層１０を有していない。内部電極層１０４は、本体１０１の両端部のいずれか一方において外部電極１０２と電気的に接続している。

例えば積層型電子部品の一つである積層セラミックコンデンサは、誘電体層１０３としてチタン酸バリウムなどの強誘電性を有する材料を用い、内部電極層１０４としてＮｉなどの金属材料を用いている。また、外部電極１０２は、通常、下地電極としてＣｕペーストを焼き付け、その表面にＮｉおよびＳｎめっきを施したものを用いている。

従来の積層型電子部品においては、図９（ｃ）に示すように外部電極１０２と、基板２１上のランドパターン２２とが、半田等の導電体１２３（以下、半田１２３という）を介して電気的に接続された状態で固定される。半田１２３は、外部電極１０２とランドパターン２２の間の隙間を埋めるとともに、外部電極１０２をさらに被覆している。外部電極１０２は、本体１０１の内部電極層１０４が露出した端部と、当該端部に隣接する側面および上下面の一部とを被覆している。

このような状態で実装された積層セラミックコンデンサに、直流電圧（ＤＣバイアス）とともに交流電圧が印加されると、電歪効果を有する誘電体層１０３に直流電圧が印加されることにより誘電体層１０３に圧電的な性質が生じ、交流電圧により圧電振動が発生する。さらに、積層セラミックコンデンサの圧電振動が半田１２３を介して基板２１に伝わって基板２１が振動し、基板２１が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。

一例として、従来の積層型電子部品である積層セラミックコンデンサを基板２１に実装した、従来の実装構造体の場合の音鳴りを測定した。測定には、積層セラミックコンデンサとして１００５型の積層セラミックコンデンサ（容量１０μＦ、定格電圧４Ｖ、以下、評価部品ともいう）、基板２１としては１００×４０ｍｍ、厚さ０．８ｍｍのＦＲ４（Flame Retardant Type 4）材からなるガラスエポキシ基板を用いた。積層セラミックコンデンサは、Ｓｎ−Ａｇ−Ｃｕ（ＳＡＣ）系の半田を用いて基板２１の中央に実装した。評価部品を基板２１に実装した後、実装状態をマイクロスコープにて観察し、半田１２３のフィレット高さが４６０μｍ、基板２１と評価部品との間隔Ｃが４５μｍであることを確認した。

音鳴りの測定は、図１０に示すような音圧レベルの測定装置を用いて行った。評価部品を基板２１に実装した実装基板３１（以下、単に実装基板ともいう）を、無響箱３２（内寸６００×７００ｍｍ、高さ６００ｍｍ）内に設置し、基板２１の中央から基板２１に垂直な方向に３ｍｍ離間した位置に集音マイク３３を設置した、集音マイク３３により音鳴りを集音し、アンプ３４およびＦＥＴアナライザ３５（小野測器製 ＤＳ２１００）で、集音された音の音圧レベルを測定した。積層セラミックコンデンサに対して４Ｖの直流電圧（ＤＣバイアス）および２０Ｈｚ〜２０ｋＨｚ、１Ｖｐ−ｐの交流電圧を印加した際の音鳴り測定結果を図１１（ａ）に示す。

なお、図１１（ａ）においては、音圧レベルをＡ特性音圧レベル（ｄＢＡ）で示している。Ａ特性音圧レベルの０ｄＢＡは、人間が音として聞こえる最低の音圧レベルに相当する。Ａ特性音圧レベルは人間の聴覚に近くなるように周波数毎に重み付けされた音圧レベルであり、サウンドレベルメータ（騒音計）の規格（ＪＩＳＣ１５０９−１：２００５）に記載されている。

次に、従来の積層セラミックコンデンサの圧電振動についてシミュレーションを行った。まず、評価部品に、４Ｖの直流電圧（ＤＣバイアス）を印加した状態でインピーダンスを測定した。測定結果を図１２に示す。

また、評価部品に基くモデル（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）を用いてインピーダンスのシミュレーションを行った。２ＧＨｚ以上の周波数領域に存在する圧電共振ピークについて、測定した実測値に合致するように、評価部品の材料パラメータのフィッティングを行った。図１３はインピーダンスのシミュレーションに使用した有限要素法のモデルを模式的に示したものである。これは、対称性を考慮した１／８モデルであり、図１３の前面に現れている２つの断面、および下側の断面は対称面である。

フィッティングにより得られた誘電体層１０３のパラメータ（弾性スティフネスｃ_ｉｊおよび圧電定数ｅ_ｉｊ）を表１に示す。表１より、評価部品の誘電体層１０３の材料特性には異方性（ｃ_１１＞ｃ_３３、ｃ_２２＞ｃ_３３）があることがわかる。これは、内部電極層１０４による圧縮応力に起因するものと考えられる。

得られた誘電体層１０３のパラメータと、測定に用いた実装基板３１（フィレット高さ：４６０μｍ、基板と評価部品との間隔：４５μｍ）に基いて、実装構造体のモデルを作成し、シミュレーションを行った。図１１（ｂ）は、シミュレーションによって得られた実装基板３１の振動振幅を、Ａ特性音圧レベルに換算した結果を示すグラフである。音鳴りの周波数特性は、評価部品の振動特性と実装基板３１の共振モードに依存することから、図１１（ｂ）に示すシミュレーションの結果は、特に音圧の高い１０ｋＨｚ以下の低周波数領域において、音圧レベル、周波数特性のいずれも図１１（ａ）に示す実測値とよく一致していた。したがって、このパラメータを用いてシミュレーションを行うことで、実装構造体や評価部品自体の構造を変化させたときの音鳴りに対する影響が確認できる。

また、得られたパラメータを用いて、評価部品の可聴周波数領域（２０Ｈｚ〜２０ｋＨｚ）における振動モードを、上述の１／８モデルを用いて計算した。１０ｋＨｚにおける計算結果を図１４に示す。なお、図１４（ａ）は、１／８モデルの内部側（対称面側）からみたものであり、図１４（ｂ）は、図１４（ａ）の反対側、すなわち１／８モデルの外部側（表面側）からみたものである。ここで、破線は交流電圧を印加していない状態の評価部品の形状を示し、実線は交流電圧により最大に変位した状態の評価部品の形状を示している。この結果から、可聴周波数領域において評価部品は、積層面方向には拡がり振動を、厚み方向（積層方向）には伸縮振動をしていることがわかる。

したがって、積層型電子部品において、積層面方向における拡がり振動を抑制できる構造とすることで、積層型電子部品を基板２１に実装した際、基板２１への積層型電子部品の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。

積層面方向における拡がり振動を抑制するには、図１、２に示した本実施形態のように、本体１の第１のカバー層６に、誘電体層３よりも高いヤング率を有する高ヤング率層１０を設け、積層型電子部品を第１のカバー層６と基板２１の実装面とが対向するように基板２１に実装すればよい。高ヤング率層１０により、基板２１に固定される第１の面８側における積層型電子部品の拡がり振動が抑制され、音鳴りが低減できる。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。本体１および外部電極２に関わる条件は、前述の評価部品の音鳴りのシミュレーションと同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）とした。ただし、高ヤング率層１０の材料はＢａＺｒＯ_３（ヤング率２２０ＧＰａ）とし、高ヤング率層１０の厚さＴ１を１５５μｍとした。得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合に対して５ｄＢＡ低減された結果となった。

第２のカバー層７は、誘電体層３のヤング率以下のヤング率を有することが好ましい。基板２１に固定されない側である第２の面９側において、積層型電子部品の拡がり振動の自由度を残すことにより、積層型電子部品の第２の面９側に振動エネルギーが集中しやすくなり、第１の面８側における積層型電子部品の拡がり振動をより一層抑制することができる。ヤング率が誘電体層３以下の材料としては、誘電体層３を構成する材料よりヤング率の低い材料、例えば種々の絶縁性樹脂などを用いればよい。第２のカバー層７を有効層５および第１カバー層６とともに焼成により一体化する場合には、例えば、誘電体層３と同じ組成で誘電体層３よりも密度が低い（気孔率が高い）材料を用いればよい。

第１のカバー層６および第２のカバー層７は、有効層５に接着剤等を介して接着することもできるが、耐湿性や信頼性の面から、焼成により有効層５と直接接合され、一体化した本体１をなしていることが好ましい。なお、ここで第１のカバー層６および第２のカバー層（単にカバー層という場合もある）と有効層５が直接接合されるとは、有効層５とカバー層との界面に積極的に接着剤等の介材層を導入しないことを意味する。カバー層を有効層５とは異なる材料により構成した場合、有効層５とカバー層との界面に、反応層や拡散層が形成される場合があるが、このような反応層や拡散層を有する場合も直接接合されているものとみなす。

また、評価部品全体を模式的に表した図１５に示すように、評価部品の積層方向に位置する一対の面において、各辺の中央近傍に振動振幅が小さい、すなわち振動の節ともいえる領域（以下、節状部という）２４が存在することがわかる。

図１（ｃ）に示すように、本体１の積層方向において、本体１の厚さをＴ０、高ヤング率層１０の厚さをＴ１としたとき、Ｔ１のＴ０に対する比率（Ｔ１／Ｔ０）は０．１以上とすることが好ましい。Ｔ１／Ｔ０を０．１以上とすることで、高ヤング率層１０の剛性を効果的に高くすることができ第１の面８側の振動を抑制することができる。なお、Ｔ１／Ｔ０は１／３以下とすることが、高ヤング率層１０を含む本体１全体を同時焼成により製造する上で、焼成収縮や熱膨張係数の差異によるクラック発生等の不具合を低減できるとともに、第２の面９側に振動エネルギーを集中させるという点から好ましい。

本実施形態では、第１のカバー層６全体が高ヤング率層１０である場合を例に挙げて説明したが、高ヤング率層１０は第１のカバー層６の一部であっても構わない。例えば、高ヤング率層１０は、本体１の第１の面８側の最外層であってもよいが、高ヤング率層１０のさらに外側に他の層が存在しても構わない。

また、有効層５において、異なる外部電極２に接続する内部電極３が積層方向に重なり合う領域（例えばコンデンサの場合であれば、容量が発生する領域）を有効部５’（図１（ｃ）破線部）としたとき、積層方向に垂直な投影面において、有効部５’は高ヤング率層１０の輪郭の内部にあればよい。換言すれば、高ヤング率層の輪郭は、本体１の輪郭と有効部５’の輪郭との間に環状に存在すればよい。積層型電子部品の振動は、電歪効果を有する誘電体層３に直流電圧が印加されることにより誘電体層３に圧電的な性質が生じ、交流電圧により圧電振動が発生することに起因している。すなわち、圧電効果による拡がり方向の応力は、有効層５のうち電圧が印加される有効部５’において発生している。したがって、圧電振動の発生源である有効部５’を高ヤング率層１０により拘束する、換言すれば、第１のカバー層８において、少なくとも有効部５’に対向する領域を高ヤング率層１０とすることでも、音鳴り抑制効果が得られる。

誘電体層３のヤング率をＥ０、高ヤング率層１０のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率（Ｅ１／Ｅ０）は１．４以上とすることが好ましい。Ｅ１／Ｅ０を１．４以上とすることで、誘電体層３と比較的ヤング率の高い内部電極層４とが複合化した有効層５よりも、高ヤング率層１０のヤング率を高めることができ、積層型電子部品の第１の面８側における振動を抑制することができる。なお、Ｅ１／Ｅ０は３．０以下とすることが、高ヤング率層１０を含む本体１全体を同時焼成により作製する上で、クラック等の不具合の発生を抑制するという点から好ましい。

本実施形態では、たとえばチタン酸バリウム系などの強誘電体材料を誘電体層３に用い、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄなどの金属材料を内部電極層４に用いた積層セラミックコンデンサに特に好適に用いられるが、他の積層型電子部品においても積層型電子部品自体の圧電振動による、積層型電子部品が実装されている基板２１等の励振を抑制する必要がある場合などに適用できる。本実施形態は、特に、１００５型以上の型式の積層型電子部品において顕著な効果を発揮できる。

高ヤング率層１０は、誘電体層３に用いる材料と同程度の焼結性および熱膨張係数を有する常誘電体材料を用いればよい。常誘電体材料のヤング率は、強誘電体材料のヤング率よりも高いことから、例えば、チタン酸バリウム系の強誘電体材料を誘電体層３として用いる場合であれば、チタン酸バリウムと同様にペロブスカイト型の結晶構造を有するジルコン酸バリウム系やジルコン酸カルシウム系等の常誘電体材料を高ヤング率層１０として用いればよい。また、誘電体層３と同じ、または同等な強誘電体材料と、内部電極層４を構成する導電性材料であるＮｉなどの金属材料とを混合した混合材料を用いてもよい。Ｎｉなどの金属材料は、強誘電体材料より相対的に高いヤング率を有しており、混合材料における金属材料の比率が有効層５よりも高くなるように混合することで高ヤング率層１０の材料として用いることができる。このように、高ヤング率層１０は、単一の材料であってもよいし、その構成材料が複数の材料の混合物であってもよい。また、高ヤング率層１０は、単一層であってもよいし、材料が同じまたは異なる複数の層により構成されるものであってもよい。いずれの場合であっても、本体１において有効層５よりも第１の面８側に位置する第１のカバー層６が、有効層５全体の平均的なヤング率よりも高いヤング率を有する部位である高ヤング率層１０を有していればよい。

本実施形態の積層型電子部品は、その外形において従来の積層型電子部品と同等であり、大きく設計を変える必要がないため、既存の種々の積層型電子部品に本実施形態を適用可能である。また、基板に実装する際に特別なジグを必要としないという利点もある。

なお、本実施形態では積層型電子部品の一例として、長手方向の両端に外部電極２を有する一般的な構造の積層セラミックコンデンサを用いて説明したが、それ以外に薄型のものや、いわゆるＬＷ逆転型、多端子型等、種々の構造を有する積層型電子部品に適用可能である。

さらに、例えば、多くの積層セラミックコンデンサには外部電極２として、Ｃｕからなる下地電極にＮｉおよびＳｎめっきを施したものが用いられているが、下地電極を用いずめっき電極のみで構成された外部電極２を有するものにも好適に適用できる。Ｃｕからなる下地電極は比較的柔らかいため、下地電極が本体１の圧電振動をある程度吸収して減衰させ、音鳴りが抑制される。一方、外部電極２がめっき電極のみで構成される場合、本体１の圧電振動が外部電極２で減衰されず、音鳴りが顕著になる。したがって、めっき電極のみで構成された外部電極２を有するものに本実施形態を適用すると、より大きな音鳴り抑制効果が得られる。

（第２の実施形態）
第２の実施形態においては、図３（ａ）〜（ｃ）に示すように、上述した第１の実施形態における外部電極２の第１の面８側に、さらに接合部材１１を備えている。なお、本実施形態においても、第１の実施形態と同様に、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０を備えている。

本実施形態においては、第１の面８は矩形状であり、本体１および外部電極２により構成されるとともに互いに対向する二対の辺および頂点Ｖを備えている。換言すれば、互いに対向する二対の辺および頂点Ｖは、積層型電子部品を第１の面８側からみた平面図において、積層型電子部品の本体１および外部電極２により形成される輪郭を構成している。この輪郭において、外部電極２の辺は本体１の辺より外側に突出しているが、その突出量は各辺の長さに対して充分に小さい。そのため、このような面は矩形状をしたものとみなす。ここで、二対の辺のうち、いずれか一対の辺を第１の辺１２とし、他方の一対の辺を第２の辺１３とし、さらに、第１の面８と第１の辺１２を介して隣接する一対の側面を第１の側面１４、第１の面８と第２の辺１３を介して隣接する一対の側面を第２の側面１５とする。

本実施形態の積層型電子部品では、一対の第１の辺１２と、第１の面８および第１の側面１４の、それぞれの第１の辺１２に隣接する領域にかけて、一対の接合部材１１がそれぞれ設けられている。また、第２の辺１３および第２の側面１５には、接合部材１１を備えていない。

また、接合部材１１は、第１の辺１２の中央１２ｃを含み、頂点Ｖを含まない部位に位置していることが好ましい。なお、第１の辺１２の中央１２ｃとは、第１の辺１２の長さを２等分する２等分点である。

本実施形態においては、図４に示すように、第１の辺１２の長さをＬ１、第２の辺１３の長さをＬ２としたとき、Ｌ１＜Ｌ２であることが好ましい。なお、Ｌ１およびＬ２はいずれも、第１の面８側からみた平面図において、本体１と外部電極２とを含み接合部材１１を含まない積層型電子部品の長さであり、換言すれば接合部材１１を除いた積層型電子部品の長さである。本体１および外部電極２が一般的な形状を有する積層型電子部品においては、Ｌ１およびＬ２を本体１および外部電極２の外形寸法とみなしてよい。

なお、図３、４には、第１の辺１２と、第１の面８および第１の側面１４の、それぞれの第１の辺１２に隣接する領域にかけて接合部材１１が設けられている例を示したが、第１の面８や第１の側面１４の第１の辺１２に隣接する領域に設けられていれば、第１の辺１２から離間していてもよい。

このように、第１の面８の対向する２辺（第１の辺１２）と当該２辺に隣接する領域、および第１の側面１４の当該２辺に隣接する領域のうち少なくともいずれかにおいて、接合部材１１を介して積層型電子部品を基板２１に実装することにより、音鳴り低減効果が得られる。すなわち、接合部材１１を介して、図１５に示すような積層型電子部品の節状部２４において、積層型電子部品を基板２１に固定することにより、基板２１への積層型電子部品自体の圧電振動の伝播が抑制され、音鳴りを低減できる。

なお、図４に示すように、Ｍ１は、第１の辺１２の長さ方向における接合部材１１の長さであり、Ｐ１は、積層型電子部品の第１の面８における、第１の辺１２から第１の面８の中央側に延設された接合部材１１の、第１の辺１２に垂直な方向の長さである。

また、図５に示すように、Ｈ０は本体１の積層方向における本体１と外部電極２とを含む積層型電子部品の高さ、Ｈ１は、第１の側面１４上において第１の辺１２から第１の側面１４の中央側に延設された接合部材１１の積層方向の長さ、Ｃは、基板２１の実装面と、外部電極２との間隔である。

このように、本実施形態における一対の接合部材１１は、それぞれ異なる外部電極２の表面に形成されており、電気伝導性を有する。接合部材１１の材料としては、たとえば共晶半田、鉛フリー半田（Ｓｎ−Ａｇ−Ｃｕ）などのろう材、導電性接着剤などを用いることができる。

接合部材１１を形成するには、たとえば半田ペーストを外部電極２の第１の面８側の所定の部分に印刷し、半田の溶融温度で熱処理した後冷却すればよい。また、半田ボールを外部電極２の第１の面８側の所定の部分にフラックスや低融点半田などを用いて接着してもよい。なお、接合部材１１として用いる固形の半田は、必ずしも球状の半田ボールである必要はなく、板状、棒状および線状など他の形状であってもよい。また、球状等の半田ボールを複数配列したものを接合部材１１としてもよい。また、接合部材１１の形成に導電性ペーストを用いる場合は、スクリーン印刷などにより外部電極２の第１の面８側の所定の部分に印刷し、乾燥することで、接合部材１１を形成することができる。なお、接合部材１１は、第１の面８側の外部電極２上だけでなく、本体１上に設けられていてもよく、外部電極２および本体１の両方にまたがって設けられていてもよい。

本実施形態の積層型電子部品の実装構造体について説明する。本実施形態の積層型電子部品の実装構造体においては、図５に示すように、積層型電子部品の外部電極２と基板２１上のランドパターン２２とが接合部材１１を介して、第１の面８と基板２１の実装面とが対向するように接合されている。なお、本実施形態における接合部材１１は、積層型電子部品を基板２１に接合する役割とともに、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続する役割も担っている。

積層型電子部品を基板２１に実装する際には、接合部材１１により基板２１のランドパターン２２に直接接合してもよいが、基板２１のランドパターン２２上に半田等の導電性材料を塗布し、それを介して積層型電子部品を基板２１に実装してもよい。この場合、接合部材１１と、ランドパターン２２との間には、ランドパターン２２上に塗布した半田等の導電体２３が形成される。導電体２３は、接合部材１１に接する、または接合部材１１を覆うように形成されている。導電体２３と外部電極２とは、接合部材１１を介して接合し、導電体２３と外部電極２とが直接接していないことが好ましい。導電体２３と外部電極２とが、接合部材１１を介して接合することで、積層型電子部品を、基板２１のランドパターン２２に、接合部材１１が配置された部位において接合することができる。このように基板２１に導電性材料を塗布して積層型電子部品を実装する場合、使用する導電性材料は、接合部材１１と同種の材料であることが好ましいが、接合部材１１との濡れ性のよいものであれば特に制限はない。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。本体１および外部電極２に関わる条件は、前述の評価部品の音鳴りのシミュレーションと同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）とした。ただし、高ヤング率層１０の材料はＢａＺｒＯ_３（ヤング率２２０ＧＰａ）とし、高ヤング率層１０の厚さＴ１を１５５μｍとした。また、第１の面８の長さ６６０μｍの一対の辺を第１の辺１２、長さ１１４０μｍの一対の辺を第２の辺１３とした。

接合部材１１は、Ｍ１を６２０μｍ、Ｐ１を１６０μｍ、Ｈ１を７８μｍとした。また、本実施形態の実装構造体におけるＣは１４０μｍとした。得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体に対して１９ｄＢＡ低減された結果となった。

なお、このシミュレーションではＭ１（６２０μｍ）をＬ１（６６０μｍ）に対する比（Ｍ１／Ｌ１）にして０．９４としたが、これを０．５とし、第１の辺１２の節状部２４を含む領域に接合部材１１を設けると、音圧レベルは従来よりも２２ｄＢＡ低減することができる。実装性の点から、Ｍ１／Ｌ１は０．４以上とすることが好ましい。

また、このシミュレーションではＨ１（７８μｍ）をＨ０（６６０μｍ）に対する比（Ｈ１／Ｈ０）にして０．１２としたが、これを０．５としても音圧レベルは従来よりも１０ｄＢＡ低減することができる。

さらに、前述の評価部品の振動モード解析の結果によれば、評価部品を構成する各表面の中央近傍では振動振幅が大きいことから、Ｈ０に対するＨ１の比（Ｈ１／Ｈ０）は、０．４以下、第１の面８における、第１の辺１２に垂直な方向の接合部材１１の長さＰ１は、Ｌ２に対する比率（Ｐ１／Ｌ２）にして０．２５以下であることが好ましい。

なお、接合部材１１が第１の辺１２から離間している場合も、第１の辺１２から上述のＰ１、Ｈ１の範囲内の領域内に接合部材１１が存在することが好ましい。ただし、第１の面８上に接合部材１１が存在しない場合のＰ１、第１の側面１４上に接合部材１１が存在しない場合のＨ１については、考慮の必要がないことは言うまでもない。

なお、本実施形態の実装構造体においては、積層型電子部品の本体１および外部電極２は基板２１の実装面に直接接触していない。特に、外部電極２と基板２１の実装面との間隔であるＣのＨ０に対する比（Ｃ／Ｈ０）は、０．１以上であることが好ましい。

また、本実施形態の実装構造体として、接合部材１１を備えた積層型電子部品を基板２１に実装したものとして説明したが、接合部材１１や他の接合部材を備えていない場合であっても、基板２１に実装された積層型電子部品が、上述の接合部材１１が設けられるべき部位において基板２１に接合されているものであれば、本実施形態の実装構造体に含まれる。この場合、積層型電子部品を基板２１に接合する半田等の導電体２３が接合部材１１に相当する。

本実施形態を適用可能な本体１および外部電極２の形状、材料については、第１の実施形態と同様であることから、さらなる説明は省略する。ただし、ＬＷ逆転型、多端子型等の形態を有する積層型電子部品においては、絶縁性を有する接合部材１１を用いることが好ましい。また、接合部材１１の形成部位も外部電極２上だけでなく、本体１上や、外部電極２および本体１の両方にまたがっていてもよい。絶縁性を有する接合部材１１を用いる場合、外部電極２はワイヤーボンディング等により基板２１の電気回路に電気的に接続すればよい。絶縁性の材料としては、たとえばエチレン酢酸ビニル（ＥＶＡ）やポリプロピレン（ＰＰ）などの熱可塑性樹脂が好適である。

また、外部電極２のＳｎめっきは、積層型電子部品を基板２１に実装する時に、外部電極２と半田との濡れ性を向上させる役割を持つが、本実施形態においては積層型電子部品が一対の接合部材１１を介して基板２１のランドパターン２２と接合されるため、外部電極２としてＳｎめっきのないものを用いることもできる。また、接合部材１１を形成した後、外部電極２の露出部にたとえば酸化膜を形成するなどして、外部電極２の露出部を半田に濡れにくくする処理を行ってもよい。

（第３の実施形態）
第３の実施形態も、第２の実施形態と同様、上述した第１の実施形態における外部電極２の第１の面８側に、さらに接合部材１１を備えている。また、第１の面８および第２の面９は矩形状であり、本体１および外部電極２により構成されるとともに互いに対向する二対の辺および頂点Ｖを備えている。換言すれば、互いに対向する二対の辺および頂点Ｖは、積層型電子部品を第１の面８側または第２の面９側からみた平面図において、積層型電子部品の本体１および外部電極２により形成される輪郭を構成している。ここで、第１の面８を構成する二対の辺のうち、いずれか一対の辺を第１の辺１２とし、他方の一対の辺を第２の辺１３とし、さらに、第１の面８と第１の辺１２を介して隣接する一対の側面を第１の側面１４、第１の面８と第２の辺１３を介して隣接する一対の側面を第２の側面１５とする。また、第１の辺１２の中央を１２ｃ、第２の辺１３の中央を１３ｃとする。辺の中央とは、辺の長さを２等分する２等分点である。

本実施形態では、図６（ａ）〜（ｃ）に示すように、接合部材１１が、本体１および外部電極２の第１の面８側において、その頂点Ｖを含み、第１の面８、第１の側面１４および第２の側面１５にかけて設けられており、第１の面８、第１の側面１４および第２の側面１５の互いに対向する各辺の中央を結ぶ線を含まない領域に設けられている。対向する各辺の中央を結ぶ線とは、第１の面８の場合は１２ｃ同士、１３ｃ同士を結ぶ線（図６（ｃ）に示す中点を結ぶ破線）であり、第１の側面１４の場合は１２ｃと第１の辺１２に対向する辺の中点（図示せず）とを結ぶ線であり、第２の側面１５の場合は１３ｃと第２の辺１３に対向する辺の中点（図示せず）とを結ぶ線である。換言すれば、本実施形態においては、本体１および外部電極２の第１の面８の四隅にそれぞれ独立した接合部材１１が設けられている。また、本実施形態においても、第１の実施形態と同様に、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０を備えている。

このように、本実施形態においては、本体１および外部電極２の第１の面８側、すなわち高ヤング率層１０を有する側の四隅であり、一対の外部電極２の両端である部位に接合部材１１が設けられている。また、外部電極２の両端に設けられた接合部材１１のうち少なくともいずれか一方が、電気伝導性を有している。

接合部材１１の材料としては、第２の実施形態と同様、たとえば共晶半田、鉛フリー半田（Ｓｎ−Ａｇ−Ｃｕ）などのろう材、導電性接着剤などを用いることができる。

本実施形態の積層型電子部品の実装構造体について説明する。図７（ａ）は、基板に実装した本実施形態の積層型電子部品の、図６（ｃ）の積層型電子部品におけるＡ３−Ａ３線で切断した状態の断面図、図７（ｂ）は図６（ｃ）の積層型電子部品におけるＢ３−Ｂ３線で切断した状態の断面図である。

本実施形態の積層型電子部品の実装構造体においては、第２の実施形態と同様、図７（ａ）、（ｂ）に示すように、積層型電子部品の外部電極２と基板２１上のランドパターン２２とが接合部材１１を介して、第１の面８と基板２１の実装面とが対向するように接合されている。なお、本実施形態における接合部材１１は、外部電極２の両端に設けられた接合部材１１のうち少なくともいずれか一方が、積層型電子部品を基板２１に接合する役割とともに、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続する役割も担っている。なお、図７（ｂ）では、外部電極２の両端に設けられた接合部材１１の両方が、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続している。

ここで、図６（ｃ）に示すように、本体１および外部電極２により構成される第１の面８において互いに対向する二対の辺のうち、長さが短い方の一対の辺を第１の辺１２、長さが長い方の一対の辺を第２の辺１３とする。したがって、図８において、Ｌ１は第１の辺１２の長さであり、Ｌ２は第２の辺１３の長さである。なお、Ｌ１およびＬ２はいずれも本体１と外部電極２とを含み、接合部材１１を含まない積層型電子部品の長さ、換言すれば接合部材１１を除いた積層型電子部品の長さである。本体１および外部電極２が一般的な形状を有する積層型電子部品においては、Ｌ１およびＬ２を本体１および外部電極２の外形寸法とみなしてよい。

また、Ｐ１は、第１の辺１２から第１の面８の中央側に延設された接合部材１１の第１の辺１２に垂直な方向の長さ、Ｐ２は、第２の辺１３から第１の面８の中央側に延設された接合部材１１の第２の辺１３に垂直な方向の長さである。また、図７（ａ）、（ｂ）に示すように、Ｈ１は第１の側面１４上において第１の辺１２から第１の側面１４の中央側に延設された接合部材１１の積層方向の長さまたは第２の側面１５上において第２の辺１３から第２の側面１５の中央側に延設された接合部材１１の積層方向の長さ、Ｃは、基板１２の実装面と、外部電極２との間隔である。

本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。接合部材１１は、Ｐ１を１６０μｍ、Ｐ２を１５５μｍ、Ｈ１を７８μｍとした。また、本実施形態の実装構造体におけるＣは１４０μｍとした。本体１および外部電極２に関わる他の条件は、第２の実施形態における音鳴りのシミュレーションと同様とした。

得られた結果を５Ｈｚ〜２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造体に対して２３ｄＢＡ低減された結果となった。

なお、このシミュレーションではＰ２（１５５μｍ）をＬ１（６６０μｍ）に対する比（Ｐ２／Ｌ１）にして０．２３５としたが、０．２〜０．４とすることが、実装性という点からも好ましい。Ｐ１、Ｈ１およびＣについては、第２の実施形態と同様な範囲とすることが好ましい。

本実施形態を適用可能な本体１および外部電極２の形状、材料については、第１および第２の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、接合部材１１として、前述のような絶縁性を有する材料を用いてもよい。その場合、外部電極２はワイヤーボンディング等により基板２１の電気回路に電気的に接続すればよい。

また、外部電極２の両端に設けられた接合部材１１のうちいずれか一方のみを導電性を有するものとし、他方は絶縁性を有するものとすることもできる。

なお、第２の実施形態および第３の実施形態では、接合部材１１の形状を主として矩形状のものとし、その形状に基いて寸法や比率の好ましい範囲について述べてきたが、これは、接合部材１１の形状を矩形状に限定するものではなく、他の様々な形状や不定形であっても構わない。また、上述のシミュレーションにより確認された、積層型電子部品の振動モードや節状部２４に関する説明に基き、特許請求の範囲に記載された本発明の主旨から逸脱しない範囲において、種々の変更、変形が可能である。

１、１０１ 本体
２、１０２ 外部電極
３、１０３ 誘電体層
４、１０４ 内部電極層
５ 有効層
６ 第１カバー層
７ 第２カバー層
１０７ カバー層
８ 第１の面
９ 第２の面
１０ 高ヤング率層
１１ 接合部材
１２ 第１の辺
１２ｃ 第１の辺の中央
１３ 第２の辺
１３ｃ 第２の辺の中央
１４ 第１の側面
１５ 第２の側面
２１ 基板
２２ ランドパターン
２３、１２３ 導電体
２４ 節状部
３１ 実装基板
３２ 無響箱
３３ 集音マイク
３４ アンプ
３５ ＦＥＴアナライザ
Ｖ 頂点

Claims (12)

1. 誘電体層と内部電極層とが交互に積層された有効層、および該有効層における積層方向の両側に設けられた一対のカバー層である第１のカバー層および第２のカバー層を有する本体と、
   該本体の外表面に設けられた複数の外部電極と、を備え、
   前記内部電極層は、１層毎に異なる前記外部電極に接続されており、
   前記第１のカバー層が、前記誘電体層よりも高いヤング率を有する高ヤング率層を有することを特徴とする積層型電子部品。
2. 前記誘電体層および前記カバー層がセラミックスからなり、前記本体は、前記誘電体層、前記内部電極層、および前記一対のカバー層が一体化されていることを特徴とする請求項１に記載の積層型電子部品。
3. 積層セラミックコンデンサであることを特徴とする請求項２に記載の積層型電子部品。
4. 前記第２のカバー層のヤング率が、前記誘電体層のヤング率以下であることを特徴とする請求項１乃至３のいずれかに記載の積層型電子部品。
5. 前記本体の前記積層方向における厚さをＴ０とし、前記高ヤング率層の前記積層方向における厚さをＴ１としたとき、Ｔ１のＴ０に対する比率Ｔ１／Ｔ０が０．１以上であることを特徴とする請求項１乃至４のいずれかに記載の積層型電子部品。
6. 前記誘電体層のヤング率をＥ０とし、前記高ヤング率層のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率Ｅ１／Ｅ０が１．４以上であることを特徴とする請求項１乃至５のいずれかに記載の積層型電子部品。
7. 前記積層型電子部品は、前記積層方向に対向して位置する一対の面であり、前記第１のカバー層側に位置する第１の面および前記第２のカバー層側に位置する第２の面を有し、前記第１の面と前記第２の面との間にある４つの側面を有する直方体形状をなしており、
   前記第１の面側において、前記本体および前記外部電極のうち少なくともいずれか一方に、さらに接合部材を備えることを特徴とする請求項１乃至６のいずれかに記載の積層型電子部品。
8. 前記第１の面が矩形状であり、該第１の面の互いに対向する二対の辺のうち、いずれか一対の辺を第１の辺とし、他方の一対の辺を第２の辺とし、
   前記第１の面と前記第１の辺を介して隣接する一対の前記側面を第１の側面としたとき、
   前記第１の辺、前記第１の面の前記第１の辺に隣接する領域、および前記第１の側面の前記第１の辺に隣接する領域のうち少なくともいずれかに、接合部材をそれぞれ備えることを特徴とする請求項７に記載の積層型電子部品。
9. 前記第１の辺の長さをＬ１とし、前記第２の辺の長さをＬ２としたとき、Ｌ１＜Ｌ２であることを特徴とする請求項８に記載の積層型電子部品。
10. 前記第１の面および前記第２の面が、それぞれ４つの頂点および二対の辺を備える矩形状であり、
    前記第１の面の前記４つの頂点、前記第１の面の前記４つの頂点に隣接する領域、および４つの前記側面の前記４つの頂点に隣接する領域のうち少なくともいずれかに、接合部材をそれぞれ備え、
    該接合部材は、前記第１の面および前記側面の、互いに対向する前記辺の中央を結ぶ線上には設けられていないことを特徴とする請求項７に記載の積層型電子部品。
11. 基板の実装面に請求項１乃至１０のいずれかに記載の積層型電子部品を接合してなり、該積層型電子部品の前記第１のカバー層が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
12. 基板の実装面に請求項７乃至１０のいずれかに記載の積層型電子部品を、前記接合部材により接合してなり、該積層型電子部品の前記第１の面が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
    

Images