JPWO2015087663A1

JPWO2015087663A1 - 二次元フォトンカウンティング素子

Info

Publication number: JPWO2015087663A1
Application number: JP2015552372A
Authority: JP
Inventors: 実市河; 一樹藤田; 治通森
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2013-12-09
Filing date: 2014-11-18
Publication date: 2017-03-16
Anticipated expiration: 2034-11-18
Also published as: EP3082332B1; TW201527722A; EP3082332A4; WO2015087663A1; CN105830432B; US9909921B2; US20160305818A1; JP6474350B2; EP3082332A1; CN105830432A; TWI668415B; KR20160094991A; KR102237264B1; ES2696748T3

Abstract

加算部５３は、或る画素電極部の周囲に配置された画素電極部のうち特定の画素電極部に接続された信号生成部５１において生成された入力信号と、上記或る画素電極部に接続された信号生成部５１において生成された入力信号と、を加算する。キャリア入力パターン判別部５６は、上記或る画素電極部及び当該或る画素電極部の周囲に配置された上記画素電極部へのキャリアの入力の有無を画素電極部毎に表すキャリア入力パターンが、複数の判別パターンの何れかに合致するか否かの判別を行う。計数部５７は、キャリア入力パターン判別部５６においてキャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ加算部５３から出力された加算後の入力信号の大きさが所定の閾値を超えた場合に、光子数を加算する。

Description

本発明は、二次元フォトンカウンティング素子に関する。

特許文献１には、複数の検出領域を有するセンサにＸ線等の光子が入射した際の信号処理方法が記載されている。特許文献１には、光子の入射によってセンサで発生するチャージが一画素に収まらず、複数の画素に拡散する現象（チャージシェア）が記載されている。チャージシェアが生じた場合であっても光子の入射位置及び強度を特定するために、特許文献１に記載された方法では、まず、複数の画素の中でチャージ量が閾値を超える画素（中心画素）が、割り出される。そして、中心画素と周辺画素との組み合わせとして、複数の組み合わせパターンが考慮される。組み合わせパターン毎に組み合わせパターンに含まれる画素のチャージ量が加算され、最も大きい加算値が、中心画素におけるチャージ量として出力される。

米国特許第７６６７２０５号明細書

二次元フォトンカウンティング素子は、光子の入射位置及び強度を二次元的に検出し、その入射回数を位置毎に積算することにより、微弱な放射線像若しくは光像を撮像する素子である。二次元フォトンカウンティング素子は、光子を電荷等のキャリアに変換する板状若しくは層状の変換部と、該変換部に接続された複数の画素電極部からキャリアを入力し、キャリアの検出及び光子数のカウントを行うカウンティング回路と、を備えている。

このような二次元フォトンカウンティング素子において、理想的には、変換部への光子の入射によって発生した複数のキャリアは或る一つの画素電極部に収集される。上記或る一つの画素電極部に接続された信号生成部は、収集されたキャリアの個数に応じた入力信号を生成する。生成された入力信号の大きさが所定の閾値を超える場合に、カウンティング回路は、当該画素におけるカウント値を１つ加算する。

光子の入射によって発生した複数のキャリアが、例えば熱拡散又はキャリア同士の反発といった種々の現象に起因して、複数の画素電極部に分散して収集されることがある。このような場合、光子のエネルギーが過小に判定されるという問題、又は、一つの光子の入射に対して複数の画素においてカウント値が加算されるという問題（以下、ダブルカウントと称する）が生じる。特許文献１に記載された方法では、中心画素を決定する際に基準となる閾値を調整する必要があると考えられる。しかしながら、その閾値を適切な大きさに設定することは容易ではない。また、ダブルカウントを防ぐためには入力信号に対して別の処理を加える必要があり、入力信号の処理が極めて複雑となるおそれがある。例えば、或る大きさのエネルギーを有する光子が互いに隣接する２つの画素に５０％ずつシェアされた場合、双方の入射位置が共に入射中心（impact center）と捉えられ、ダブルカウントが生じるおそれがある。このような現象を防ぐためには、入力信号に対して別途の処理が必要となる。

本発明の一態様は、複数の画素電極部にキャリアが分散して収集された場合であっても、ダブルカウントの発生を抑制すると共に数え落としを低減し、光子が入射した位置を容易に特定することができる二次元フォトンカウンティング素子を提供することを目的とする。

本発明の一態様は、二次元フォトンカウンティング素子であって、Ｍ行Ｎ列（Ｍ及びＮは、二以上の整数である）の二次元状に配列された複数の画素電極部に接続され、光子をキャリアに変換する変換部から複数の画素電極部を介して収集されるキャリアを検出して光子の計数を行うカウンティング回路を備え、カウンティング回路は、複数の画素電極部のうち或る画素電極部（以下、自電極部と称する）に入力されたキャリアの数に応じた大きさの入力信号を生成する信号生成部と、自電極部の周囲に配置された画素電極部（以下、周囲電極部と称する）のうち特定の画素電極部（以下、特定電極部と称する）に接続された信号生成部において生成された入力信号と、自電極部に接続された信号生成部において生成された入力信号と、を加算する加算部と、自電極部及び周囲電極部へのキャリアの入力の有無を画素電極部毎に表すキャリア入力パターンが、複数の判別パターンの何れかに合致するか否かの判別を行うキャリア入力パターン判別部と、キャリア入力パターン判別部においてキャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ加算部から出力された加算後の入力信号の大きさが所定の閾値を超えた場合に光子数を加算する計数部と、を有する。

本態様では、キャリア入力パターン判別部が、所定の画素電極群に対するキャリア入力パターンが複数の判別パターンの何れかと合致するか否かを判別する。所定の画素電極群は、そのキャリア入力パターン判別部に接続された自電極部と、自電極部の周囲に配置された全部若しくは一部の周囲電極部とから成る群である。一例では、周囲電極部は、自電極部が含まれる列の前列及び後列、並びに自電極部が含まれる行の前行及び後行のうち少なくとも何れかの列又は行に含まれる８個の画素電極部、若しくはそのうちの一部（例えば７個）の画素電極部を指す。キャリア入力パターンは、この画素電極群の中の何れの画素電極部にキャリアが入力したのかを表したパターンである。

上記二次元フォトンカウンティング素子によれば、キャリア入力パターンが複数の判別パターンと合致するか否かを単に判別するだけで、各画素電極部に対応する変換部の領域に光子が入射したとみなされるか否かを決定することができる。従って、複数の画素電極部にキャリアが分散して収集された場合であっても、ダブルカウントの発生を抑制するとともに数え落としを低減し、光子が入射した位置を極めて容易に特定することができる。

上記二次元フォトンカウンティング素子では、信号生成部において、キャリアの数に応じた大きさの入力信号が生成される。そして、上記の画素電極群のうち自電極部及び特定電極部に接続された信号生成部から出力された入力信号が、加算部によって加算される。特定電極部は、光子数をカウントする際に、その光子に起因するキャリアの分散範囲に含まれるとみなされた周囲電極部であって、周囲電極部の中から任意に且つ予め決定される。加算部から出力された加算後の入力信号の大きさが所定の閾値を超えた場合、一つ以上の測定対象とする光子が分散範囲内に入射したとみなされる。そこで、計数部は、キャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ加算部から出力された加算後の入力信号の大きさが所定の閾値を超えた場合に、光子数を加算する。これにより、複数の画素電極部にキャリアが分散して収集された場合であっても、一つ以上の測定対象とする光子の入射に対応して精度良くカウントを行うことができる。

本態様では、周囲電極部のうち特定電極部以外の画素電極部にキャリアが入力する場合のキャリア入力パターンが、複数の判別パターンの何れとも合致しなくてもよい。この場合、パターン判別を簡単に行うことができる。

本態様では、複数の判別パターンが、自電極部にキャリアが入力されない場合のキャリア入力パターンに相当するパターンを含んでいてもよい。この場合、自電極部にキャリアが入力されないキャリア入力パターンが複数の判別パターンの一部に組み入れられているので、数え落としを更に低減し、光子が入射した位置をより精度良く特定することができる。

本態様では、自電極部を含む行又は列に含まれる特定電極部のうち少なくとも一つの特定電極部にキャリアが入力され、且つ自電極部にキャリアが入力される場合のキャリア入力パターンが、前記複数の判別パターンの何れかと合致してもよい。

本態様では、カウンティング回路は、上記計数部として、キャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ加算部から出力された加算後の入力信号の大きさが第１の閾値を超えた場合に光子数を加算する第１の計数部と、キャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ加算部から出力された加算後の入力信号の大きさが第１の閾値よりも大きい第２の閾値を超えた場合に光子数を加算する第２の計数部と、を有していてもよい。

本態様では、複数の判別パターンが、自電極部を含む行の前行及び後行のうち一方の行に含まれる周囲電極部、及び自電極部を含む列の前列及び後列のうち一方の列に含まれる周囲電極部の何れかにキャリアが入力される場合のキャリア入力パターンを含まず、一方の行及び一方の列の何れにも含まれない周囲電極部が特定電極となっていてもよい。この場合、一つの光子の入射に対して複数の画素回路で光子数を加算することを適切に回避することができる。

本態様では、複数の判別パターンが、一方の列に含まれず且つ自電極部を含む行に含まれる周囲電極部にキャリアが入力され、一方の行に含まれず且つ自電極部を含む列に含まれる周囲電極部にキャリアが入力され、且つ自電極部にキャリアが入力されない場合のキャリア入力パターンを含んでいてもよい。

本発明の上記一態様によれば、複数の画素電極部にキャリアが分散して収集された場合であっても、ダブルカウントの発生を抑制すると共に数え落としを低減し、光子が入射した位置を容易に特定することができる二次元フォトンカウンティング素子を提供することができる。

図１は、本発明の一実施形態に係る二次元フォトンカウンティング素子の構成を示す図である。図２は、変換部の裏面における複数の画素電極部の配置を示す平面図である。図３は、各画素回路の内部構成の一例を示す図である。図４は、各画素電極部が複数の電極を含む場合の回路例を示す図である。図５は、自電極部と、自電極部を囲む８個の周囲電極部とを示す図である。図６は、キャリア入力パターン判別部に設定される複数の判別パターンの一例として、１０個の判別パターンを示す図である。図７は、二次元フォトンカウンティング素子の動作を示すフローチャートである。図８は、第１変形例としての１０個の判別パターンを示す図である。図９は、第２変形例としての１０個の判別パターンを示す図である。図１０は、第３変形例としての１０個の判別パターンを示す図である。図１１は、第４変形例に係る画素回路の内部構成の一例を示す図である。図１２は、第４変形例による効果を説明するためのグラフであって、変換部に入射したＸ線のエネルギーとイベント数（カウント数）との関係の一例を示すグラフである。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１は、本発明の一実施形態に係る二次元フォトンカウンティング素子１Ａの構成を示す図である。図１に示されるように、本実施形態の二次元フォトンカウンティング素子１Ａは、変換部３と、複数の画素電極部Ｂと、カウンティング回路５とを備えている。

変換部３は、光やＸ線などの光子Ｐを吸収してキャリアを発生するバルク状若しくは層状の部材である。変換部３は、例えばＣｄＴｅ、ＣｄＺｎＴｅ、ＧａＡｓ、ＩｎＰ、ＴｌＢｒ、ＨｇＩ_２、ＰｂＩ_２、Ｓｉ、Ｇｅ、及びａ−Ｓｅのうち少なくとも一つを含む材料によって構成されている。変換部３は、光子Ｐの入射方向と交差する平面に沿って拡がっており、表面３ａ及び裏面３ｂを有する。表面３ａ上には、バイアス電極（共通電極）３１が表面３ａの全面を覆うように設けられている。表面３ａには、バイアス電極３１を通過して光子Ｐが入射する。

複数の画素電極部Ｂは、変換部３の裏面３ｂに設けられている。複数の画素電極部Ｂとバイアス電極３１との間には、バイアス電圧として高電圧が印加される。図２に示されている（ａ）は、変換部３の裏面３ｂにおける複数の画素電極部Ｂの配置を示す平面図である。複数の画素電極部Ｂは、光子Ｐの入射方向から見てＭ行×Ｎ列（Ｍ，Ｎは２以上の整数）の二次元状に配列されている。Ｍ×Ｎ個の画素電極部Ｂそれぞれは、変換部３においてＭ行Ｎ列の画素領域それぞれを形成する。各画素電極部Ｂは、対応する画素領域において発生したキャリアを収集する。図２に示されている（ａ）では、各画素電極部Ｂは、一つの電極から成る。図２中の（ｂ）に示されるように、例えば、一つの画素電極部Ｂが、複数の電極ｂを含んでいてもよい。

カウンティング回路５は、変換部３において発生したキャリアを画素領域毎に検出し、画素領域毎に光子数をカウントする。カウンティング回路５は、例えばＡＳＩＣ（Application Specific Integrated Circuit）などの集積回路により実現される。カウンティング回路５は、複数の画素回路（Ｍ×Ｎ個の画素回路）５ａを有している。各画素回路５ａは、対応する画素電極部Ｂにおいて収集されたキャリアを検出し、光子数をカウントする。

図３は、各画素回路５ａの内部構成の一例を示す図である。図３に示されるように、画素回路５ａは、信号生成部５１、電流出力部５２ａ，５２ｂ、加算部５３、比較部５４、キャリア入力信号生成部５５、キャリア入力パターン判別部５６、及び計数部５７を有している。

信号生成部５１は、複数の画素電極部Ｂのうち当該画素回路５ａに接続されている画素電極部Ｂと電気的に接続されている。信号生成部５１は、キャリアの電荷電圧変換を行うことによって入力信号ＳＰ１を生成する。以下の説明において、当該画素回路５ａに接続された画素電極部Ｂを自電極部Ｂ_０と称することがある。入力信号ＳＰ１は、自電極部Ｂ_０から画素回路５ａに入力されたキャリアの数に応じた大きさの電圧波形を有する信号である。各画素電極部Ｂが複数の電極ｂを含む場合（図２に示されている（ｂ）を参照）には、図４中の（ａ）に示されるように、複数の電極ｂが一つの信号生成部５１の入力端に接続されるとよい。或いは、図４中の（ｂ）に示されるように、複数の信号生成部５１が設けられ、複数の電極ｂそれぞれが複数の信号生成部５１それぞれに接続されてもよい。

電流出力部５２ａは、信号生成部５１の出力端に接続されており、信号生成部５１から入力信号ＳＰ１を受ける。電流出力部５２ａは、電圧信号である入力信号ＳＰ１に応じた大きさの電流信号ＳＣを生成し、自電極部Ｂ_０の周囲に配置された画素電極部Ｂのうち特定の画素電極部Ｂに接続された画素回路５ａに、電流信号ＳＣを提供する。以下の説明において、自電極部Ｂ_０の周囲に配置された画素電極部Ｂを周囲電極部と称することがある。

ここで、図５を参照する。図５は、自電極部Ｂ_０と、自電極部Ｂ_０を囲む８個の周囲電極部Ｂ_１〜Ｂ_８とを示す図である。図５に示された一例では、周囲電極部Ｂ_１〜Ｂ_３は自電極部Ｂ_０の前行に含まれ、周囲電極部Ｂ_４，Ｂ_５は自電極部Ｂ_０と同じ行に含まれ、周囲電極部Ｂ_６〜Ｂ_８は自電極部Ｂ_０の後行に含まれる。また、周囲電極部Ｂ_１，Ｂ_４，Ｂ_６は自電極部Ｂ_０の前列に含まれ、周囲電極部Ｂ_２，Ｂ_７は自電極部Ｂ_０と同じ列に含まれ、周囲電極部Ｂ_３，Ｂ_５，Ｂ_８は自電極部Ｂ_０の後列に含まれる。本実施形態では、電流出力部５２ａは、周囲電極部Ｂ_１，Ｂ_２，Ｂ_４に接続された画素回路５ａに電流信号ＳＣを提供する。

再び図３を参照する。電流出力部５２ｂは、信号生成部５１の出力端に接続されており、信号生成部５１から入力信号ＳＰ１を受ける。電流出力部５２ｂは、電圧信号である入力信号ＳＰ１に応じた大きさの電流信号ＳＣを生成し、電流信号ＳＣを加算部５３に提供する。加算部５３は、周囲電極部Ｂ_１〜Ｂ_８のうち特定の電極部（以下、特定電極部という）Ｂ_５，Ｂ_７，Ｂ_８に接続された３つの画素回路５ａの電流出力部５２ａと接続されており、それらの電流出力部５２ａから電流信号ＳＣの提供を受ける。加算部５３は、提供を受けた３つの電流信号ＳＣと、当該画素回路５ａの電流出力部５２ｂから提供された電流信号ＳＣとを加算し、加算後の電流に応じた大きさの電圧信号ＳＰ２を生成する。電圧信号ＳＰ２は、自電極部Ｂ_０及び特定電極部Ｂ_５，Ｂ_７，Ｂ_８に入力されたキャリア数の総和に応じた大きさの電圧波形を有する信号である。特定電極部Ｂ_５，Ｂ_７，Ｂ_８は、各画素回路５ａにおいて光子数をカウントする際に、その光子Ｐに起因するキャリアの分散範囲に含まれるとみなされた周囲電極部であって、周囲電極部Ｂ_１〜Ｂ_８の中から任意に且つ予め決定される。例えば自電極部Ｂ_０が行端または列端に存在する等によって自電極部Ｂ_０に対する特定電極部Ｂ_５，Ｂ_７，Ｂ_８の一部が存在しない場合には、加算部５３は、存在しない特定電極部からの電流信号ＳＣを加算しなくてもよい。例えば自電極部Ｂ_０が行端且つ列端に存在する等によって自電極部Ｂ_０に対する特定電極部Ｂ_５，Ｂ_７，Ｂ_８の全部が存在しない場合には、加算部５３及びそれ以降の回路部分は、必須ではなく省略可能である。

比較部５４は、加算部５３の出力端に接続されており、加算部５３から電圧信号ＳＰ２を受ける。比較部５４は、電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えているか否かを判定する。すなわち、比較部５４は、自電極部Ｂ_０の周辺において一つ以上の測定対象とする光子Ｐに相当する数のキャリアが発生したか否かを判定する。比較部５４は、電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えている場合に、判定結果信号Ｓ１としてＨｉｇｈレベル（有意値）を出力する。比較部５４は、電圧信号ＳＰ２のピーク電圧の大きさが上記所定の閾値を超えていない場合には、判定結果信号Ｓ１としてＬｏｗレベル（非有意値）を出力する。

キャリア入力信号生成部５５は、信号生成部５１の出力端に接続されており、信号生成部５１から入力信号ＳＰ１を受ける。キャリア入力信号生成部５５は、或る閾値（例えば、ノイズレベルより僅かに大きい値）を超える入力信号ＳＰ１が入力された場合には、自電極部Ｂ_０へのキャリアの入力があったことを示すために、キャリア入力信号Ｓ２としてＨｉｇｈレベル（有意値）を出力する。キャリア入力信号生成部５５は、上記閾値を超えない入力信号ＳＰ１が入力された場合には、キャリア入力信号Ｓ２としてＬｏｗレベル（非有意値）を出力する。キャリア入力信号Ｓ２は、周囲電極部Ｂ_２〜Ｂ_８にそれぞれ接続された７つの画素回路５ａに提供される。

キャリア入力パターン判別部５６は、周囲電極部Ｂ_１〜Ｂ_７にそれぞれ接続された７つの画素回路５ａから、キャリア入力信号Ｓ２の提供を受ける。キャリア入力パターン判別部５６は、これらのキャリア入力信号Ｓ２に基づいて、キャリア入力パターンが複数の判別パターンのうちの何れかと合致するか否かを判別する。キャリア入力パターンは、自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_７へのキャリアの入力の有無を電極毎に表している。キャリア入力パターンでは、キャリアが自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_８のうち何れの画素電極部Ｂに入力したのかがパターン化されている。キャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンのうちの何れかと合致し、且つ、判定結果信号Ｓ１としてＨｉｇｈレベル（有意値）が入力されている場合に、判別信号Ｓ３としてＨｉｇｈレベル（有意値）を出力する。キャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンのうちの何れかと合致しない場合、及び／又は、判定結果信号Ｓ１としてＬｏｗレベル（非有意値）が入力されている場合に、判別信号Ｓ３としてＬｏｗレベル（非有意値）を出力する。これにより、計数部５７では、キャリア入力パターン判別部５６においてキャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えている場合（すなわち判別信号Ｓ３がＨｉｇｈレベル（有意値）である場合）に、光子数の加算が行われる。本実施形態では、周囲電極部Ｂ_８におけるキャリアの入射の有無は判別に影響しないので、キャリア入力パターン判別部５６は、周囲電極部Ｂ_８に接続された画素回路５ａからはキャリア入力信号Ｓ２の提供を受ける必要はない。本実施形態では、計数部５７が画素電極部Ｂ毎に一つずつ設けられているが、計数部５７は、二つ以上の画素電極部Ｂに対して一つのみ設けられてもよい。

ここで、図６を参照する。図６中の（ａ）〜（ｊ）は、キャリア入力パターン判別部５６に設定される複数の判別パターンの一例として、１０個の判別パターンＰ１〜Ｐ１０を示す図である。図６では、キャリア入力信号Ｓ２が出力された（すなわちキャリアが入力された）画素回路５ａに対応する画素電極部に「Ｈ」と表記されている。自電極部Ｂ_０及び特定電極部Ｂ_５，Ｂ_７，Ｂ_８は、判別パターンＰ１〜Ｐ１０を容易に理解するために、太枠で示されている。自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_７の符号は、図６中の（ａ）にのみ示し、図６中の（ｂ）〜（ｊ）では省略している。キャリア入力パターン判別部５６は、複数の論理回路の組み合わせにより構成されていてもよい。この場合、組み合わされた複数の論理回路は、周囲電極部Ｂ_１〜Ｂ_７からのキャリア入力信号Ｓ２及び自電極部Ｂ_０のキャリア入力信号Ｓ２の組み合わせに応じて、有効であるか否かを決定する。これにより、キャリア入力パターン判別部５６において、キャリア入力パターンが複数の判別パターン（たとえば、判別パターンＰ１〜Ｐ１０）のうちの何れかと合致するか否かが判別される。また、カウンティング回路５は、複数の判別パターン（たとえば、判別パターンＰ１〜Ｐ１０）を記憶するメモリを含んでいてもよい。この場合、キャリア入力パターン判別部５６は、上記メモリに記憶されている複数の判別パターンの何れかとキャリア入力パターンとが合致するか否かを判別する。キャリア入力パターン判別部５６が、複数の論理回路の組み合わせにより構成されている場合、メモリなどの物理構成が不要となり、カウンティング回路５の構成を簡素化することができる。

図６に示される１０個の判別パターンＰ１〜Ｐ１０は、幾つかのルールに則り定められている。周囲電極部Ｂ_１〜Ｂ_８のうち特定電極部Ｂ_５，Ｂ_７，Ｂ_８以外の画素電極部Ｂ_１〜Ｂ_４，Ｂ_６にキャリアが入力する場合のキャリア入力パターンが、判別パターンＰ１〜Ｐ１０の何れとも合致しない。言い換えれば、これらの判別パターンＰ１〜Ｐ１０には、自電極部Ｂ_０を含む行の前行及び後行のうち一方の行（本実施形態では前行）に含まれる周囲電極部Ｂ_１〜Ｂ_３、及び自電極部Ｂ_０を含む列の前列及び後列のうち一方の列（本実施形態では前列）に含まれる周囲電極部Ｂ_１，Ｂ_４，Ｂ_６の何れかにキャリアが入力される場合のキャリア入力パターンに相当するパターンが含まれない。従って、周囲電極部Ｂ_１〜Ｂ_４，Ｂ_６の何れかにキャリアが入力された場合、自電極部Ｂ_０に接続された画素回路５ａのキャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンＰ１〜Ｐ１０の何れとも合致しないものとして判別する。これらの周囲電極部Ｂ_１〜Ｂ_４，Ｂ_６の何れかにキャリアが入力された場合には、自電極部Ｂ_０を除く何れかの画素電極部Ｂに接続された画素回路５ａにおいて、必ずキャリア入力パターンが判別パターンＰ１〜Ｐ１０の何れかに合致するように、判別パターンＰ１〜Ｐ１０が設定されている。従って、上記の判別ルールに則って判別パターンＰ１〜Ｐ１０が設定されることにより、一つの光子Ｐの入射に対して複数の画素回路５ａで光子数を加算することを適切に回避することができる。判別パターンＰ１〜Ｐ１０を容易に理解するために、周囲電極部Ｂ_１〜Ｂ_４，Ｂ_６には×印が付されている。×印が付された周囲電極部Ｂ_１〜Ｂ_４，Ｂ_６に接続された画素回路５ａからは、実際には空白の画素と同様の「Ｌｏｗ」のキャリア入力信号Ｓ２が出力されている。この判別ルールは、本実施形態のように上記一方の行（前行）及び上記一方の列（前列）の何れにも含まれない周囲電極部Ｂ_５，Ｂ_７，Ｂ_８が特定電極となっている場合に有効である。

これらの判別パターンＰ１〜Ｐ１０には、上記一方の行（前行）及び上記一方の列（前列）の何れにも含まれず、且つ自電極部Ｂ_０を含む行又は列に含まれる周囲電極部Ｂ_５，Ｂ_７のうち、少なくとも一つの周囲電極部にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力される場合の全てのキャリア入力パターンに相当するパターンが含まれている。言い換えれば、自電極部Ｂ_０を含む行又は列に含まれる特定電極部Ｂ_５，Ｂ_７のうち少なくとも一つの特定電極部にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力される場合のキャリア入力パターンが、複数の判別パターンＰ１〜Ｐ１０の何れかと必ず合致する。具体的には、周囲電極部Ｂ_５及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ２，Ｐ５，Ｐ７，Ｐ８によって表されている。周囲電極部Ｂ_７及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ３，Ｐ６，Ｐ７，Ｐ８によって表されている。このような判別ルールに則って判別パターンが設定されることにより、当該画素回路５ａにおける光子数の加算の可否を適切に判定することができる。

これらの判別パターンＰ１〜Ｐ１０には、上記一方の列（前列）に含まれず且つ自電極部Ｂ_０を含む行に含まれる周囲電極部Ｂ_５にキャリアが入力され、上記一方の行（前行）に含まれず且つ自電極部Ｂ_０を含む列に含まれる周囲電極部Ｂ_７にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力されない場合のキャリア入力パターンに相当するパターンが含まれている。具体的には、周囲電極部Ｂ_５，Ｂ_７の双方にキャリアが入力され、自電極部Ｂ_０にキャリアが入力されない全てのパターンが判別パターンＰ９，Ｐ１０によって表されている。このような判別ルールに則って判別パターンが設定されることにより、当該画素回路５ａにおける光子数の加算の可否を適切に判定することができる。判別パターンＰ１〜Ｐ１０には、チャージシェアの影響がほとんどなく、自電極部Ｂ_０にのみキャリアが入力される場合の判別パターンＰ１も含まれている。

以上の構成を備える本実施形態の二次元フォトンカウンティング素子１Ａの動作について説明する。図７は、二次元フォトンカウンティング素子１Ａの動作を示すフローチャートである。

二次元フォトンカウンティング素子１Ａでは、まず、光像又は放射線像などの光子Ｐが変換部３に入射することによって、変換部３において複数のキャリアが発生する（Ｓ１１）。複数のキャリアは、変換部３の内部を移動し、複数の画素電極部Ｂのうち一又は二以上の画素電極部Ｂに入力される（Ｓ１２）。キャリアが入力された画素電極部Ｂに接続されている各画素回路５ａでは、信号生成部５１において、入力信号ＳＰ１が生成される（Ｓ１３）。そして、この入力信号ＳＰ１は、電流出力部５２ａ，５２ｂによって電流信号ＳＣに変換される（Ｓ１４）。電流出力部５２ａから出力された電流信号ＳＣは、各画素回路５ａに対応する自電極部Ｂ_０に対する周囲電極部Ｂ_１，Ｂ_２，Ｂ_４に接続された画素回路５ａに提供される（Ｓ１５）。また、電流出力部５２ｂから出力された電流信号ＳＣは、加算部５３に提供される。

続いて、加算部５３では、特定電極部Ｂ_５，Ｂ_７，Ｂ_８に接続された３つの画素回路５ａの電流出力部５２ａから電流信号ＳＣの提供を受ける。そして、提供を受けた３つの電流信号ＳＣと、当該画素回路５ａの電流出力部５１ｂにおいて生成された電流信号ＳＣとが加算され、電圧信号ＳＰ２が生成される（Ｓ１６）。続いて、比較部５４において、電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えているか否かが判定される（Ｓ１７）。電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えている場合には、判定結果信号Ｓ１がＨｉｇｈレベル（有意値）となる。

上述した一連の動作Ｓ１４〜Ｓ１７と並行して、動作Ｓ１８が行われる。動作Ｓ１８では、或る閾値を超える入力信号ＳＰ１が入力された場合に、自電極部Ｂ_０へのキャリアの入力があったことを示すために、キャリア入力信号生成部５５によって生成されるキャリア入力信号Ｓ２がＨｉｇｈレベル（有意値）となる。キャリア入力信号Ｓ２は、周囲電極部Ｂ_２〜Ｂ_８にそれぞれ接続された７つの画素回路５ａに提供される（Ｓ１９）。

続いて、キャリア入力パターン判別部５６において、自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_８へのキャリアの入力の有無を電極毎に表すキャリア入力パターンが、複数の判別パターンのうちの何れかと合致するか否かが判別される（Ｓ２０）。そして、動作Ｓ２０において合致すると判別され、且つ判定結果信号Ｓ１がＨｉｇｈレベル（有意値）である場合には（Ｓ２１にて「ＹＥＳ」）、判別信号Ｓ３がＨｉｇｈレベル（有意値）となり、計数部５７において、光子数の加算が行われる（Ｓ２２）。

以上に説明した本実施形態の二次元フォトンカウンティング素子１Ａによって得られる効果について説明する。前述したように、変換部３への光子Ｐの入射によって発生した複数のキャリアは、複数の画素電極部に分散して収集されることがある。その分散範囲が比較的狭い場合（例えば、分散範囲が２×２画素内である場合）、キャリアの分散は、例えば熱拡散やキャリア同士の反発に起因する。光電変換の場合、変換部３に光子Ｐが入射した箇所でエネルギーの全てが光電子に変換されるが、この高エネルギーの光電子は、エネルギーを失いつつ変換部３の内部を移動しながらキャリアを生成する。このような場合にも、キャリアの分散が生じる。

本実施形態の二次元フォトンカウンティング素子１Ａでは、キャリア入力パターン判別部５６が、自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_８とから成る画素電極群に対するキャリア入力パターンが複数の判別パターンＰ１〜Ｐ１０の何れかと合致するか否かを判別する。そして、キャリア入力パターン判別部５６は、その判別結果に基づいて、比較部５４からの出力を計数部５７に出力するか否かを決定する。このように、本実施形態の二次元フォトンカウンティング素子１Ａによれば、キャリア入力パターンが複数の判別パターンＰ１〜Ｐ１０と合致するか否かを単に判別するだけで、光子数をカウントするか否か（換言すれば、各画素電極部Ｂに対応する変換部３の画素領域に光子Ｐが入射したとみなされるか否か）を決定することができる。従って、二次元フォトンカウンティング素子１Ａでは、複数の画素電極部Ｂにキャリアが分散して収集された場合（チャージシェアが生じた場合）であっても、ダブルカウントが抑制されるとともに数え落としが低減される。この結果、二次元フォトンカウンティング素子１Ａにより、光子Ｐが入射した位置を、複雑な処理を行うことなく極めて容易に特定することができる。

前述したように、本実施形態では、各画素回路５ａに入力されたキャリア数に応じた大きさの入力信号ＳＰ１が生成されて電流信号ＳＣに変換され、自電極部Ｂ_０及び特定電極部Ｂ_５，Ｂ_７，Ｂ_８に接続された画素回路５ａの電流信号ＳＣが加算部５３において加算される。そして、加算部５３から出力された加算後の電圧信号ＳＰ２の大きさが所定の閾値を超えた場合、言い換えれば、一つ以上の測定対象とする光子Ｐが分散範囲内に入射したとみなされる場合に、自電極部Ｂ_０に接続された比較部５４からキャリア入力パターン判別部５６に入力される判定結果信号Ｓ１がＨｉｇｈレベル（有意値）となる。これにより、複数の画素電極部Ｂにキャリアが分散して収集された場合であっても、一つ以上の測定対象とする光子Ｐの入射に対応して精度良くカウントすることができる。

実際には、上述したキャリアの分散（散乱）の態様とは異なる態様の散乱も存在する。異なる態様の散乱として、上述したキャリアの散乱と比較して散乱距離が大きい態様もあるが、当該態様の発生はごく稀である。本実施形態においては、対象とするチャージシェアが予め決められており、対象となるチャージシェアの拡がりの予測に基づいて、周囲電極部等の範囲が設定されている。つまり、極めて大きな散乱距離が生じる現象は、測定の対象とはされていない。これにより、特許文献１のような煩雑な処理（加算エリアを順次増やしていく等の処理）を行うことなく、簡単に補正処理を行うことができる。

本実施形態では、判別パターンＰ１〜Ｐ１０の中に、自電極部Ｂ_０にキャリアが入力されない場合のキャリア入力パターンに相当するパターンである判別パターンＰ９，Ｐ１０が含まれている。一般的には、或る画素電極部Ｂにキャリアが入力されていない場合、その画素電極部Ｂに接続された画素回路５ａにおいて光子数を加算することはない。しかしながら、例えば変換部３においてＫ−ｅｓｃａｐｅという現象が生じた場合などに、光子Ｐの入射位置に対応する画素電極部Ｂにキャリアが入力されないことがある。本実施形態では、そのような場合であっても、自電極部Ｂ_０にキャリアが入力されないキャリア入力パターンが複数の判別パターンＰ１〜Ｐ１０の一部に組み入れてられているので、数え落としが更に低減される。この結果、二次元フォトンカウンティング素子１Ａにより、光子Ｐが入射した位置をより精度良く特定することができる。Ｋ−ｅｓｃａｐｅとは、例えばＫ殻の光電子が抜けた所にＬ殻やＭ殻の電子が落ち、差分のＸ線を放出する現象である。

続いて、複数の判別パターンの変形例について説明する。上記実施形態では、図６に示された１０個の判別パターンＰ１〜Ｐ１０を例示したが、本実施形態による二次元フォトンカウンティング素子１Ａでは、他に様々な判別パターンを適用することができる。

（第１変形例）
図８は、第１変形例としての１０個の判別パターンＰ１１〜Ｐ２０を示す図である。図８に示された判別パターンＰ１１〜Ｐ２０は、特定電極部がＢ_４，Ｂ_６，Ｂ_７である場合に好適なパターンである。これらの判別パターンＰ１１〜Ｐ２０は、上記実施形態の判別パターンＰ１〜Ｐ１０（図６を参照）と同様のルールに則り定められている。まず、周囲電極部Ｂ_１〜Ｂ_８のうち特定電極部Ｂ_４，Ｂ_６，Ｂ_７以外の画素電極部Ｂ_１〜Ｂ_３，Ｂ_５，Ｂ_８にキャリアが入力する場合のキャリア入力パターンが、判別パターンＰ１１〜Ｐ２０の何れとも合致しない。言い換えれば、これらの判別パターンＰ１１〜Ｐ２０には、自電極部Ｂ_０を含む行の前行及び後行のうち一方の行（本変形例では前行）に含まれる周囲電極部Ｂ_１〜Ｂ_３、及び自電極部Ｂ_０を含む列の前列及び後列のうち一方の列（本変形例では後列）に含まれる周囲電極部Ｂ_３，Ｂ_５，Ｂ_８の何れかにキャリアが入力される場合のキャリア入力パターンに相当するパターンが含まれない。従って、周囲電極部Ｂ_１〜Ｂ_３，Ｂ_５，Ｂ_８の何れかにキャリアが入力された場合、自電極部Ｂ_０に接続された画素回路５ａのキャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンＰ１１〜Ｐ２０の何れとも合致しないと判別する。

これらの判別パターンＰ１１〜Ｐ２０には、上記一方の行（前行）及び上記一方の列（後列）の何れにも含まれず、且つ自電極部Ｂ_０を含む行又は列に含まれる周囲電極部Ｂ_４，Ｂ_７のうち、少なくとも一つの周囲電極にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力される場合の全てのキャリア入力パターンに相当するパターンが含まれている。言い換えれば、自電極部Ｂ_０を含む行又は列に含まれる特定電極部Ｂ_４，Ｂ_７のうち少なくとも一つの特定電極部にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力される場合のキャリア入力パターンが、複数の判別パターンＰ１１〜Ｐ２０の何れかと必ず合致する。具体的には、周囲電極部Ｂ_４及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ１２，Ｐ１５，Ｐ１７，Ｐ１８によって表されている。周囲電極部Ｂ_７及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ１３，Ｐ１６，Ｐ１７，Ｐ１８によって表されている。

これらの判別パターンＰ１１〜Ｐ２０には、上記一方の列（後列）に含まれず且つ自電極部Ｂ_０を含む行に含まれる周囲電極部Ｂ_４にキャリアが入力され、上記一方の行（前行）に含まれず且つ自電極部Ｂ_０を含む列に含まれる周囲電極部Ｂ_７にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力されない場合のキャリア入力パターンに相当するパターンが含まれている。具体的には、周囲電極部Ｂ_４、Ｂ_７の双方にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力されない全てのパターンが、判別パターンＰ１９，Ｐ２０によって表されている。

本変形例の複数の判別パターンＰ１１〜Ｐ２０が、キャリア入力パターン判別部５６で用いられる複数の判別パターンに適用される場合であっても、二次元フォトンカウンティング素子１Ａは、上記実施形態と同様の効果を奏することができる。

（第２変形例）
図９は、第２変形例としての１０個の判別パターンＰ２１〜Ｐ３０を示す図である。図９に示された判別パターンＰ２１〜Ｐ３０は、特定電極がＢ_１，Ｂ_２，Ｂ_４である場合に好適なパターンである。これらの判別パターンＰ２１〜Ｐ３０もまた、上記実施形態の判別パターンＰ１〜Ｐ１０（図６を参照）と同様のルールに則り定められている。まず、周囲電極部Ｂ_１〜Ｂ_８のうち特定電極部Ｂ_１，Ｂ_２，Ｂ_４以外の画素電極部Ｂ_３，Ｂ_５〜Ｂ_８にキャリアが入力する場合のキャリア入力パターンが、判別パターンＰ２１〜Ｐ３０の何れとも合致しない。言い換えれば、これらの判別パターンＰ２１〜Ｐ３０には、自電極部Ｂ_０を含む行の前行及び後行のうち一方の行（本変形例では後行）に含まれる周囲電極部Ｂ_６〜Ｂ_８、及び自電極部Ｂ_０を含む列の前列及び後列のうち一方の列（本変形例では後列）に含まれる周囲電極部Ｂ_３，Ｂ_５，Ｂ_８の何れかにキャリアが入力される場合のキャリア入力パターンに相当するパターンが含まれない。従って、周囲電極部Ｂ_３，Ｂ_５〜Ｂ_８の何れかにキャリアが入力された場合、自電極部Ｂ_０に接続された画素回路５ａのキャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンＰ２１〜Ｐ３０の何れとも合致しないと判別する。

これらの判別パターンＰ２１〜Ｐ３０には、上記一方の行（後行）及び上記一方の列（後列）の何れにも含まれず、且つ自電極部Ｂ_０を含む行又は列に含まれる周囲電極部Ｂ_２，Ｂ_４のうち、少なくとも一つの周囲電極部にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力される場合の全てのキャリア入力パターンに相当するパターンが含まれている。言い換えれば、自電極部Ｂ_０を含む行又は列に含まれる特定電極部Ｂ_２，Ｂ_４のうち少なくとも一つの特定電極部にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力される場合のキャリア入力パターンが、複数の判別パターンＰ２１〜Ｐ３０の何れかと必ず合致する。具体的には、周囲電極部Ｂ_４及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ２２，Ｐ２５，Ｐ２７，Ｐ２８によって表されている。周囲電極部Ｂ_２及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ２３，Ｐ２６，Ｐ２７，Ｐ２８によって表されている。

これらの判別パターンＰ２１〜Ｐ３０には、上記一方の列（後列）に含まれず且つ自電極部Ｂ_０を含む行に含まれる周囲電極部Ｂ_４にキャリアが入力され、上記一方の行（後行）に含まれず且つ自電極部Ｂ_０を含む列に含まれる周囲電極部Ｂ_２にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力されない場合のキャリア入力パターンに相当するパターンが含まれている。具体的には、周囲電極部Ｂ_２，Ｂ_４の双方にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力されない全てのパターンが、判別パターンＰ２９，Ｐ３０によって表されている。

本変形例の複数の判別パターンＰ２１〜Ｐ３０が、キャリア入力パターン判別部５６で用いられる複数の判別パターンに適用される場合であっても、二次元フォトンカウンティング素子１Ａは、上記実施形態と同様の効果を奏することができる。

（第３変形例）
図１０は、第３変形例としての１０個の判別パターンＰ３１〜Ｐ４０を示す図である。図１０に示された判別パターンＰ３１〜Ｐ４０は、特定電極がＢ_２，Ｂ_３，Ｂ_５である場合に好適なパターンである。これらの判別パターンＰ３１〜Ｐ４０もまた、上記実施形態の判別パターンＰ１〜Ｐ１０（図６を参照）と同様のルールに則り定められている。まず、周囲電極部Ｂ_１〜Ｂ_８のうち特定電極部Ｂ_２，Ｂ_３，Ｂ_５以外の画素電極部Ｂ_１，Ｂ_４，Ｂ_６〜Ｂ_８にキャリアが入力する場合のキャリア入力パターンが、判別パターンＰ３１〜Ｐ４０の何れとも合致しない。言い換えれば、これらの判別パターンＰ３１〜Ｐ４０には、自電極部Ｂ_０を含む行の前行及び後行のうち一方の行（本変形例では後行）に含まれる周囲電極部Ｂ_６〜Ｂ_８、及び自電極部Ｂ_０を含む列の前列及び後列のうち一方の列（本変形例では前列）に含まれる周囲電極部Ｂ_１，Ｂ_４，Ｂ_６の何れかにキャリアが入力される場合のキャリア入力パターンに相当するパターンが含まれない。従って、周囲電極部Ｂ_１，Ｂ_４，Ｂ_６〜Ｂ_８の何れかにキャリアが入力された場合、自電極部Ｂ_０に接続された画素回路５ａのキャリア入力パターン判別部５６は、キャリア入力パターンが複数の判別パターンＰ３１〜Ｐ４０の何れとも合致しないと判別する。

これらの判別パターンＰ３１〜Ｐ４０には、上記一方の行（後行）及び上記一方の列（前列）の何れにも含まれず、且つ自電極部Ｂ_０を含む行又は列に含まれる周囲電極部Ｂ_２，Ｂ_５のうち、少なくとも一つの周囲電極部にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力される場合の全てのキャリア入力パターンに相当するパターンが含まれている。言い換えれば、自電極部Ｂ_０を含む行又は列に含まれる特定電極部Ｂ_２，Ｂ_５のうち少なくとも一つの特定電極部にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力される場合のキャリア入力パターンが、複数の判別パターンＰ３１〜Ｐ４０の何れかと必ず合致する。具体的には、周囲電極部Ｂ_５及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ３２，Ｐ３５，Ｐ３７，Ｐ３８によって表されている。周囲電極部Ｂ_２及び自電極部Ｂ_０にキャリアが入力される場合の全てのパターンが、判別パターンＰ３３，Ｐ３６，Ｐ３７，Ｐ３８によって表されている。

これらの判別パターンＰ３１〜Ｐ４０には、上記一方の列（前列）に含まれず且つ自電極部Ｂ_０を含む行に含まれる周囲電極部Ｂ_５にキャリアが入力され、上記一方の行（後行）に含まれず且つ自電極部Ｂ_０を含む列に含まれる周囲電極部Ｂ_２にキャリアが入力され、且つ、自電極部Ｂ_０にキャリアが入力されない場合のキャリア入力パターンに相当するパターンが含まれている。具体的には、周囲電極部Ｂ_２，Ｂ_５の双方にキャリアが入力され、且つ自電極部Ｂ_０にキャリアが入力されない全てのパターンが、判別パターンＰ３９，Ｐ４０によって表されている。

本変形例の複数の判別パターンＰ３１〜Ｐ４０が、キャリア入力パターン判別部５６で用いられる複数の判別パターンに適用される場合であっても、二次元フォトンカウンティング素子１Ａは、上記実施形態と同様の効果を奏することができる。

（第４変形例）
次に、図１１を参照して、第４変形例として、画素回路５ｂの変形例を説明する。図１１は、第４変形例に係る画素回路５ｂの内部構成の一例を示す図である。図１１に示されるように、画素回路５ｂは、信号生成部５１、電流出力部５２ａ，５２ｂ、加算部５３、比較部５４ａ，５４ｂ、キャリア入力信号生成部５５、キャリア入力パターン判別部５６ａ，５６ｂ、並びに計数部５７ａ，５７ｂを有している。信号生成部５１、電流出力部５２ａ，５２ｂ、加算部５３、並びにキャリア入力信号生成部５５の構成及び動作は、前述した実施形態と同様であるため、これらの構成及び動作の詳細な説明を省略する。

比較部５４ａ，５４ｂは、加算部５３の出力端に接続されており、加算部５３から電圧信号ＳＰ２を受ける。比較部５４ａは、電圧信号ＳＰ２のピーク電圧の大きさが所定の第１の閾値を超えているか否かを判定する。比較部５４ａは、電圧信号ＳＰ２のピーク電圧の大きさが第１の閾値を超えている場合に、判定結果信号Ｓ１ａとしてＨｉｇｈレベル（有意値）を出力する。比較部５４ｂは、電圧信号ＳＰ２のピーク電圧の大きさが、第１の閾値よりも大きい第２の閾値を超えているか否かを判定する。比較部５４ｂは、電圧信号ＳＰ２のピーク電圧の大きさが第２の閾値を超えている場合に、判定結果信号Ｓ１ｂとしてＨｉｇｈレベル（有意値）を出力する。比較部５４ａ，５４ｂは、上記以外の場合に、判定結果信号Ｓ１ａ，Ｓ１ｂとしてＬｏｗレベル（非有意値）を出力する。

キャリア入力パターン判別部５６ａ，５６ｂは、周囲電極部Ｂ_１〜Ｂ_７にそれぞれ接続された７つの画素回路５ｂから、キャリア入力信号Ｓ２の提供を受ける。キャリア入力パターン判別部５６ａ，５６ｂは、これらのキャリア入力信号Ｓ２に基づいて、キャリア入力パターンが複数の判別パターンのうちの何れかと合致するか否かを判別する。キャリア入力パターンは、自電極部Ｂ_０及び周囲電極部Ｂ_１〜Ｂ_７へのキャリアの入力の有無を電極毎に表している。キャリア入力パターン判別部５６ａは、キャリア入力パターンが複数の判別パターンのうちの何れかと合致し、且つ、判定結果信号Ｓ１ａとしてＨｉｇｈレベル（有意値）が入力されている場合に、判別信号Ｓ３ａとしてＨｉｇｈレベル（有意値）を出力し、それ以外の場合には判別信号Ｓ３ａとしてＬｏｗレベル（非有意値）を出力する。同様に、キャリア入力パターン判別部５６ｂは、キャリア入力パターンが複数の判別パターンのうちの何れかと合致し、且つ、判定結果信号Ｓ１ｂとしてＨｉｇｈレベル（有意値）が入力されている場合に、判別信号Ｓ３ｂとしてＨｉｇｈレベル（有意値）を出力し、それ以外の場合には判別信号Ｓ３ｂとしてＬｏｗレベル（非有意値）を出力する。

計数部５７ａ，５７ｂは、それぞれ本実施形態における第１及び第２の計数部として機能する。計数部５７ａでは、キャリア入力パターン判別部５６ａにおいてキャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ、判定結果信号Ｓ１ａとしてＨｉｇｈレベル（有意値）が出力されている場合（すなわち判別信号Ｓ３ａがＨｉｇｈレベル（有意値）である場合）に、光子数の加算が行われる。同様に、計数部５７ｂでは、キャリア入力パターン判別部５６ｂにおいてキャリア入力パターンが複数の判別パターンの何れかと合致すると判別され、且つ、判定結果信号Ｓ１ｂとしてＨｉｇｈレベル（有意値）が出力されている場合（すなわち判別信号Ｓ３ｂがＨｉｇｈレベル（有意値）である場合）に、光子数の加算が行われる。

本変形例の画素回路５ｂのように、画素回路は、複数の比較部を有してもよい。このような場合であっても、前述した実施形態と同様の効果を得ることができる。また、本変形例のように比較部が複数設けられることによって、以下に説明する効果を更に得ることができる。

図１２は、本変形例による効果を説明するためのグラフであって、変換部３に入射したＸ線のエネルギーとイベント数（カウント数）との関係の一例を示すグラフである。この例では、或るエネルギーＥ１においてカウント数がピークＰｋ１となっており、エネルギーＥ１よりも大きいエネルギーＥ２においてカウント数が別のピークＰｋ２となっている。ここで、ピークＰｋ１に対応するエネルギーＥ１が、画質向上のために特に有効なエネルギー値（例えば、コントラストが向上するＸ線エネルギー帯）であると仮定する。このような場合、所定の閾値がエネルギーＥ１よりも小さい１つの値（図中の閾値ｖｔｈ１）のみであると、ｖｔｈ１以上のエネルギー値を有する光子が全てカウントされる。これに対し、第１の閾値ｖｔｈ１と、エネルギーＥ１よりも大きい第２の閾値ｖｔｈ２とを設定し、閾値ｖｔｈ１におけるカウント値と閾値ｖｔｈ２におけるカウント値との差を求めることによって、一回の測定でより精度の良いデータ（望ましいエネルギー帯のデータ）を得ることができる。

例えばγ線のように光子エネルギーが既知であれば、パイルアップ対策としても使用可能である。すなわち、入射する光子のエネルギーが閾値ｖｔｈ１以上閾値ｖｔｈ２以下の範囲内に必ず含まれることが予め分かっている場合には、閾値ｖｔｈ２を超えるエネルギーの場合には２個の光子が連続して入射していると推測する。これにより、本変形例では、光子２個として計数することができる。上記実施形態の方式（図３を参照）では、２個の光子が連続して入射した場合に１個として計数するおそれがあるが、本変形例によれば、上記のように数え落としを更に低減することができる。

本発明による二次元フォトンカウンティング素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び各変形例では前行及び後行、並びに前列及び後列に含まれる８個の画素電極部Ｂ_１〜Ｂ_８を周囲電極部とし、自電極部Ｂ_０を含めた３×３画素の領域において判別パターンを設定している。本発明では、判別パターンの対象となる領域の大きさについての制約は無く、例えば４×４画素又は５×５画素といった様々な大きさの領域において判別パターンを任意に設定することができる。上記実施形態及び各変形例では、特定電極部として２×２画素（自電極部を含む）の領域を例示しているが、特定電極部もまた、周囲電極部の中から任意に定めることができる。

本実施形態及び本変形例では、比較部５４，５４ａ，５４ｂは、キャリア入力パターン判別部５６，５６ａ，５６ｂの前段に位置しているが、比較部５４，５４ａ，５４ｂの位置は、これに限られない。たとえば、比較部５４，５４ａ，５４ｂは、キャリア入力パターン判別部５６，５６ａ，５６ｂの後段に位置していてもよい。この場合、キャリア入力パターン判別部５６，５６ａ，５６ｂは、加算部５３の出力端に接続され、加算部５３から電圧信号ＳＰ２を受ける。キャリア入力パターン判別部５６，５６ａ，５６ｂは、キャリア入力パターンが複数の判別パターンのうちの何れかと合致し、且つ、加算部５３から電圧信号ＳＰ２が入力されている場合に、電圧信号ＳＰ２を比較部５４，５４ａ，５４ｂに出力する。比較部５４，５４ａ，５４ｂは、キャリア入力パターン判別部５６，５６ａ，５６ｂを通して加算部５３から入力された電圧信号ＳＰ２のピーク電圧の大きさが所定の閾値を超えているか否かを判定する。計数部５７，５７ａ，５７ｂでは、比較部５４，５４ａ，５４ｂから出力された判定結果信号Ｓ１がＨｉｇｈレベル（有意値）である場合、光子数の加算が行われる。

本発明は、二次元フォトンカウンティング素子に利用できる。

１Ａ…二次元フォトンカウンティング素子、３…変換部、５…カウンティング回路、５ａ…画素回路、５１…信号生成部、５２ａ，５２ｂ…電流出力部、５３…加算部、５４…比較部、５５…キャリア入力信号生成部、５６…キャリア入力パターン判別部、５７…計数部、Ｂ…画素電極部、Ｂ０…自電極部、Ｂ１〜Ｂ８…周囲電極部、Ｐ…光子、Ｐ１〜Ｐ４０…判別パターン、Ｓ１…判定結果信号、Ｓ２…キャリア入力信号、ＳＰ１…入力信号、ＳＰ２…電圧信号。

Claims

二次元フォトンカウンティング素子であって、
Ｍ行Ｎ列（Ｍ及びＮは、二以上の整数である）の二次元状に配列された複数の画素電極部に接続され、光子をキャリアに変換する変換部から前記複数の画素電極部を介して収集されるキャリアを検出して前記光子の計数を行うカウンティング回路を備え、
前記カウンティング回路は、
前記複数の画素電極部のうち或る画素電極部に入力されたキャリアの数に応じた大きさの入力信号を生成する信号生成部と、
前記或る画素電極部の周囲に配置された前記画素電極部のうち特定の画素電極部に接続された前記信号生成部において生成された前記入力信号と、前記或る画素電極部に接続された前記信号生成部において生成された前記入力信号と、を加算する加算部と、
前記或る画素電極部及び当該或る画素電極部の周囲に配置された前記画素電極部へのキャリアの入力の有無を画素電極部毎に表すキャリア入力パターンが、複数の判別パターンの何れかに合致するか否かの判別を行うキャリア入力パターン判別部と、
前記キャリア入力パターン判別部において前記キャリア入力パターンが前記複数の判別パターンの何れかと合致すると判別され、且つ前記加算部から出力された加算後の前記入力信号の大きさが所定の閾値を超えた場合に光子数を加算する計数部と、
を有する。
請求項１に記載の二次元フォトンカウンティング素子であって、
前記或る画素電極部の周囲に配置された前記画素電極部のうち前記特定の画素電極部以外の前記画素電極部にキャリアが入力する場合の前記キャリア入力パターンが、前記複数の判別パターンの何れとも合致しない。
請求項１または２に記載の二次元フォトンカウンティング素子であって、
前記複数の判別パターンが、前記或る画素電極部に前記キャリアが入力されない場合のキャリア入力パターンに相当するパターンを含む。
請求項１〜３のいずれか一項に記載の二次元フォトンカウンティング素子であって、
前記或る画素電極部を含む行又は列に含まれる前記特定の画素電極部のうち少なくとも一つの前記特定の画素電極部に前記キャリアが入力され、且つ前記或る画素電極部にキャリアが入力される場合のキャリア入力パターンが、前記複数の判別パターンの何れかと合致する。
請求項１〜４のいずれか一項に記載の二次元フォトンカウンティング素子であって、
前記カウンティング回路は、前記計数部として、
前記キャリア入力パターンが前記複数の判別パターンの何れかと合致すると判別され、且つ前記加算部から出力された加算後の前記入力信号の大きさが第１の閾値を超えた場合に光子数を加算する第１の計数部と、
前記キャリア入力パターンが前記複数の判別パターンの何れかと合致すると判別され、且つ前記加算部から出力された加算後の前記入力信号の大きさが前記第１の閾値よりも大きい第２の閾値を超えた場合に光子数を加算する第２の計数部と、
を有する。