JPWO2015060012A1 - 光電変換素子 - Google Patents

光電変換素子 Download PDF

Info

Publication number
JPWO2015060012A1
JPWO2015060012A1 JP2015543752A JP2015543752A JPWO2015060012A1 JP WO2015060012 A1 JPWO2015060012 A1 JP WO2015060012A1 JP 2015543752 A JP2015543752 A JP 2015543752A JP 2015543752 A JP2015543752 A JP 2015543752A JP WO2015060012 A1 JPWO2015060012 A1 JP WO2015060012A1
Authority
JP
Japan
Prior art keywords
thin film
type
amorphous thin
photoelectric conversion
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015543752A
Other languages
English (en)
Other versions
JP6404825B2 (ja
Inventor
賢治 木本
賢治 木本
直城 小出
直城 小出
敏彦 酒井
敏彦 酒井
督章 國吉
督章 國吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015060012A1 publication Critical patent/JPWO2015060012A1/ja
Application granted granted Critical
Publication of JP6404825B2 publication Critical patent/JP6404825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光電変換素子１００は、ｎ型単結晶シリコン基板１と、非晶質薄膜２と、ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１と、ｐ型非晶質薄膜３１〜３ｍと、ｎ型非晶質薄膜４１〜４ｍ−１とを備える。非晶質薄膜２は、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられ、非晶質薄膜２０１，２０２からなる。非晶質薄膜２０１は、ａ−Ｓｉからなり、非晶質薄膜２０２は、ａ−ＳｉＮｘ（０．７８≦ｘ≦１．０３）からなる。ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面に接して設けられ、ｐ型非晶質薄膜３１〜３ｍは、ｉ型非晶質薄膜１１〜１ｍに接して設けられ、ｎ型非晶質薄膜４１〜４ｍ−１は、ｉ型非晶質薄膜２１〜２ｍ−１に接して設けられる。

Description

この発明は、光電変換素子に関するものである。
太陽電池において、高い変換効率を得るためには、受光面側における光の反射を抑制すること、および受光面側のキャリア再結合を抑制することが重要である。このため、太陽電池の受光面側には、パッシベーション膜および反射防止膜が設けられる。反射防止膜がパッシベーション膜を兼ねる場合もある。
例えば、特許文献１には、ヘテロ接合型の太陽電池が開示されている。特許文献１の太陽電池では、ｎ型単結晶シリコン基板の受光面側に、真性非晶質シリコンと、ｐ型非晶質シリコンと、透明導電膜が形成されている。このような構成の太陽電池では、非晶質シリコンがｎ型単結晶シリコン基板との界面における界面準位のパッシベーション効果が高いため、受光面側におけるキャリア再結合を抑制することができる。また、透明導電膜を反射防止膜として用いることもできる。
また、特許文献２には、バックコンタクト型太陽電池が開示されている。
バックコンタクト型太陽電池は、従来、受光面側にあったｐｎ接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、太陽光をより吸収させることで、高効率を得る太陽電池である。
そして、この種の太陽電池においては、ｐｎ接合としてヘテロ接合を用いる太陽電池も提案されている（特許文献２）。この太陽電池は、半導体基板の裏面にｉ型アモルファスシリコン（ａ−Ｓｉ）およびｎ型ａ−Ｓｉを順次積層し、その積層したｉ型ａ−Ｓｉおよびｎ型ａ−Ｓｉの一部分を除去し、その除去した一部分にｉ型ａ−Ｓｉおよびｐ型ａ−Ｓｉを順次積層した構造からなる。
また、特許文献２の太陽電池の受光面側には、窒化シリコン層からなる反射防止層が形成されている。
特開平４−１３０６７１号公報 特開２０１０−８０８８７号公報
しかし、特許文献２の太陽電池のように、単結晶シリコン基板の光入射側の表面に直接窒化シリコン層を形成する場合は、特許文献１の太陽電池のように、非晶質シリコン膜を形成する場合に比べて高いパッシベーション特性が得られにくい。
また、特許文献１の太陽電池のように、単結晶シリコン基板の光入射側の表面を非晶質シリコン膜によってパッシベーションする場合、非晶質シリコン膜の膜厚が厚くなると単結晶シリコン基板に対するパッシベーションの効果が向上するが、非晶質シリコン膜による光吸収が増加して太陽電池の特性が低下するという問題がある。一方、非晶質シリコン膜の膜厚が薄くなると、単結晶シリコン基板へ入射する光が増加するが、単結晶シリコン基板に対するパッシベーションの効果が低くなるという問題がある。
そこで、この発明の実施の形態によれば、結晶シリコン基板に対するパッシベーション効果の低下を抑制して特性を向上可能な光電変換素子を提供する。
また、この発明の実施の形態によれば、結晶シリコン基板に対するパッシベーション効果の低下を抑制して特性を向上可能な光電変換素子を備えた光電変換モジュールを提供する。
更に、この発明の実施の形態によれば、結晶シリコン基板に対するパッシベーション効果の低下を抑制して特性を向上可能な光電変換素子を備えた太陽光発電システムを提供する。
この発明の実施の形態によれば、光電変換素子は、非晶質薄膜を備える。非晶質薄膜は、半導体基板の光入射側の表面に接して半導体基板上に設けられる。そして、非晶質薄膜は、非晶質シリコン薄膜、非晶質シリコンゲルマニウム薄膜および非晶質ゲルマニウム薄膜のいずれかの光学的バンドギャップよりも大きい光学的バンドギャップに非晶質薄膜の光学的バンドギャップを設定するための所望の原子を含む。半導体基板側と反対側の端部における所望の原子の組成比は、半導体基板側の端部における所望の原子の組成比よりも大きい。
半導体基板の光入射側の表面に接して設けられた非晶質薄膜において、所望の原子の組成比は、半導体基板側の端部よりも半導体基板側と反対側の端部の方が大きい。その結果、非晶質薄膜は、反射率を低減して入射光を半導体基板へ導くとともに、半導体基板のパッシベーション特性を向上させる。そして、半導体基板中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子の特性を向上できる。
好ましくは、所望の原子の組成比は、半導体基板側から半導体基板と反対側へ向かって徐々に増加する。
非晶質薄膜の屈折率が光入射側から半導体基板側へ向かってなだらかに分布する。
従って、入射光の反射率を更に低減できる。また、所望の原子の材料ガスの流量を変化させることによって非晶質薄膜を容易に形成できる。
好ましくは、所望の原子の組成比は、半導体基板側から半導体基板と反対側へ向かって階段状に増加する。
非晶質薄膜の屈折率が光入射側から半導体基板側へ向かって階段状に分布する。その結果、非晶質薄膜において反射率を低減するための屈折率分布を容易に実現でき、入射光の反射率を低減できる。
好ましくは、非晶質薄膜は、非晶質シリコン薄膜と、窒化シリコン薄膜とを含む。非晶質シリコン薄膜は、半導体基板の光入射側の表面に接して半導体基板上に設けられる。窒化シリコン薄膜は、非晶質シリコン薄膜に接して非晶質シリコン薄膜上に設けられる。
非晶質シリコン薄膜が半導体基板に接するため、半導体基板のパッシベーション特性を向上できる。
好ましくは、窒化シリコン薄膜における窒素原子の組成比は、０．７８以上１．０３以下の範囲である。
非晶質薄膜を反射防止膜およびパッシベーション膜として機能させることができ、半導体基板中で光励起された少数キャリアのライフタイムを向上できる。
好ましくは、窒化シリコン薄膜は、水素原子を含む。
非晶質薄膜の欠陥を低減して半導体基板のパッシベーション特性を向上できる。
好ましくは、非晶質シリコン薄膜は、水素化非晶質シリコン薄膜である。
非晶質薄膜と半導体基板との界面における欠陥を低減でき、半導体基板のパッシベーション特性を向上できる。
好ましくは、光電変換素子は、第１および第２の非晶質薄膜を更に備える。第１の非晶質薄膜は、半導体基板の光入射側の表面と反対側の裏面に接して設けられ、半導体基板の導電型と反対の導電型を有する。第２の非晶質薄膜は、半導体基板の面内方向において第１の非晶質薄膜に隣接し、かつ、半導体基板の裏面に接して設けられ、半導体基板の導電型と同じ導電型を有する。
半導体基板の裏面もパッシベーションされ、光電変換素子の特性を向上できる。
好ましくは、光電変換素子は、第３の非晶質薄膜を更に備える。第３の非晶質薄膜は、第１および第２の非晶質薄膜と半導体基板との間に配置され、実質的にｉ型の導電型を有する。
半導体基板の裏面におけるパッシベーション特性を更に向上でき、光電変換素子の特性を更に向上できる。
好ましくは、半導体基板は、ｎ型単結晶シリコン基板であり、第１の非晶質薄膜は、ｐ型非晶質シリコンであり、第２の非晶質薄膜は、ｎ型非晶質シリコンである。
プラズマＣＶＤ法等の低温プロセスで光電変換素子を作製でき、ｎ型単結晶シリコン基板の熱歪を低減してキャリア特性の低下を抑制できる。
この発明の実施の形態による光電変換素子においては、半導体基板の光入射側の表面に接して設けられた非晶質薄膜において、所望の原子の組成比は、半導体基板側の端部よりも半導体基板側と反対側の端部の方が大きい。その結果、非晶質薄膜は、反射率を低減して入射光を半導体基板へ導くとともに、半導体基板のパッシベーション特性を向上させる。そして、半導体基板中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子の特性を向上できる。
この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図１に示す光電変換素子の製造方法を示す第１の工程図である。 図１に示す光電変換素子の製造方法を示す第２の工程図である。 図１に示す光電変換素子の製造方法を示す第３の工程図である。 ａ−ＳｉＮｘの吸収係数と窒素原子の組成比との関係を示す図である。 ａ−ＳｉＮｘの透過率と窒素原子の組成比との関係を示す図である。 透過率が９０％となるａ−ＳｉＮｘの膜厚と窒素原子の組成比との関係を示す図である。 規格化した少数キャリアライフタイムと窒素原子の組成比との関係を示す図である。 太陽電池特性を示す図である。 実施の形態２による光電変換素子の構成を示す断面図である。 図１０に示す光電変換素子を製造するための一部の工程図である。 図１０に示す光電変換素子を製造するための一部の工程図である。 実施の形態３による光電変換素子の構成を示す断面図である。 図１３に示す光電変換素子を製造するための一部の工程図である。 図１３に示す光電変換素子を製造するための一部の工程図である。 実施の形態４による光電変換素子の構成を示す断面図である。 図１６に示す光電変換素子を製造するための一部の工程図である。 図１６に示す光電変換素子を製造するための一部の工程図である。 実施の形態５による光電変換素子の構成を示す断面図である。 図１９に示す光電変換素子の製造方法を示す第１の工程図である。 図１９に示す光電変換素子の製造方法を示す第２の工程図である。 図１９に示す光電変換素子の製造方法を示す第３の工程図である。 図１９に示す光電変換素子の製造方法を示す第４の工程図である。 実施の形態６による光電変換素子の構成を示す断面図である。 実施の形態７による光電変換素子の構成を示す断面図である。 図２５に示す光電変換素子の製造方法を示す第１の工程図である。 図２５に示す光電変換素子の製造方法を示す第２の工程図である。 図２５に示す光電変換素子の製造方法を示す第３の工程図である。 図２５に示す光電変換素子の製造方法を示す第４の工程図である。 実施の形態８による光電変換素子の構成を示す断面図である。 実施の形態９による光電変換素子の構成を示す断面図である。 この実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。 この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図３３に示す光電変換モジュールアレイの構成を示す概略図である。 この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、「非晶質薄膜」とは、少なくとも非晶質相を含む薄膜を意味し、完全に非晶質相からなる場合、および結晶相と非晶質相との両方を含んでなる場合も含む。そして、「非晶質薄膜」とは、完全に非晶質相（非晶質シリコン）からなる場合と非晶質シリコン中に、微結晶シリコン、または、結晶シリコン基板から成長した結晶シリコン等の結晶相を含む場合も含む。更に、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンオキサイドナイトライド（ａ−ＳｉＯＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味し、完全に非晶質相からなる場合と、非晶質相と結晶相との両方を含む場合も含む。
［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、非晶質薄膜２と、ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１（ｍは２以上の整数）と、ｐ型非晶質薄膜３１〜３ｍと、ｎ型非晶質薄膜４１〜４ｍ−１と、電極５１〜５ｍ，６１〜６ｍ−１とを備える。
ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、５０〜３００μｍの厚みを有し、好ましくは、８０〜２００μｍの厚みを有する。そして、ｎ型単結晶シリコン基板１は、光入射側の表面がテクスチャ化されている。
非晶質薄膜２は、ｎ型単結晶シリコン基板１の光入射側の表面に接してｎ型単結晶シリコン基板１上に設けられる。そして、非晶質薄膜２は、非晶質薄膜２０１，２０２からなる。
非晶質薄膜２０１は、少なくとも非晶質相を含み、例えば、ａ−Ｓｉからなる。そして、微結晶シリコン等の結晶相が非晶質薄膜２０１に含まれていてもよい。また、非晶質薄膜２０１は、例えば、５ｎｍ〜２０ｎｍの膜厚を有する。そして、非晶質薄膜２０１は、ｎ型単結晶シリコン基板１の光入射側の表面に接してｎ型単結晶シリコン基板１上に設けられる。
非晶質薄膜２０２は、少なくとも非晶質相を含み、例えば、ａ−ＳｉＮｘ（０．７８≦ｘ≦１．０３）からなる。そして、微結晶シリコン等の結晶相が非晶質薄膜２０２に含まれていてもよい。また、非晶質薄膜２０２は、１００ｎｍの膜厚を有する。そして、非晶質薄膜２０２は、非晶質薄膜２０１に接して非晶質薄膜２０１上に設けられる。
ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１の各々は、少なくとも非晶質相を含み、ｎ型単結晶シリコン基板１の光入射側と反対側の裏面に接して設けられる。ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１の各々は、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。そして、微結晶シリコン等の結晶相がｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１の各々に含まれていてもよい。
ｐ型非晶質薄膜３１〜３ｍは、それぞれ、ｉ型非晶質薄膜１１〜１ｍに接して設けられる。そして、ｐ型非晶質薄膜３１〜３ｍの各々は、少なくとも非晶質相を含み、例えば、ｐ型ａ−Ｓｉからなる。微結晶シリコン等の結晶相がｐ型非晶質薄膜３１〜３ｍの各々に含まれていてもよい。また、ｐ型非晶質薄膜３１〜３ｍの各々は、例えば、１０ｎｍの膜厚を有する。更に、ｐ型非晶質薄膜３１〜３ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。更に、ｐ型非晶質薄膜３１〜３ｍの各々におけるボロン（Ｂ）濃度は、例えば、１×１０２０ｃｍ−３である。
ｎ型非晶質薄膜４１〜４ｍ−１は、それぞれ、ｉ型非晶質薄膜２１〜２ｍ−１に接して設けられる。そして、ｎ型非晶質薄膜４１〜４ｍ−１の各々は、少なくとも非晶質相を含み、例えば、ｎ型ａ−Ｓｉからなる。また、ｎ型非晶質薄膜４１〜４ｍ−１の各々は、例えば、１０ｎｍの膜厚を有する。微結晶シリコン等の結晶相がｎ型非晶質薄膜４１〜４ｍ−１の各々に含まれていてもよい。更に、ｎ型非晶質薄膜４１〜４ｍ−１の各々におけるリン（Ｐ）濃度は、例えば、１×１０２０ｃｍ−３である。
電極５１〜５ｍは、それぞれ、ｐ型非晶質薄膜３１〜３ｍに接して設けられる。電極６１〜６ｍ−１は、それぞれ、ｎ型非晶質薄膜４１〜４ｍ−１に接して設けられる。そして、電極５１〜５ｍ，６１〜６ｍ−１の各々は、例えば、銀（Ａｇ）からなる。
ｐ型非晶質薄膜３１〜３ｍおよびｎ型非晶質薄膜４１〜４ｍ−１は、図１の紙面に垂直な方向において同じ長さを有する。そして、ｐ型非晶質薄膜３１〜３ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５０〜９５％であり、ｎ型非晶質薄膜４１〜４ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜５０％である。
このように、ｐ型非晶質薄膜３１〜３ｍの面積占有率をｎ型非晶質薄膜４１〜４ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（ｐ型非晶質薄膜３１〜３ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
図２〜図４は、それぞれ、図１に示す光電変換素子１００の製造方法を示す第１〜第３の工程図である。
光電変換素子１００の製造方法について説明する。光電変換素子１００に用いる非晶質薄膜２は、主に、プラズマＣＶＤ装置を用いてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜される。
プラズマＣＶＤ装置は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して平行平板電極に印加するＲＦ電源を備える。
光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し（図２の工程（ａ）参照）、ｎ型単結晶シリコン基板１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１の表面をテクスチャ化する（図２の工程（ｂ）参照）。
その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する。
ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置の反応室に入れる。
そして、シラン（ＳｉＨ４）ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定し、基板温度を１００〜３００℃に設定する。そうすると、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室内でプラズマが発生し、ａ−Ｓｉからなる非晶質薄膜２０１がｎ型単結晶シリコン基板１の光入射側の表面（＝テクスチャ構造が形成された表面）上に堆積される（図２の工程（ｃ）参照）。
非晶質薄膜２０１の膜厚が１０ｎｍになると、ＲＦパワーを停止し、ＳｉＨ４ガスとアンモニア（ＮＨ３）ガスとの流量比ＮＨ３／ＳｉＨ４が、例えば、１〜２０になるようにＳｉＨ４ガスおよびＮＨ３ガスを反応室に流す。そして、反応室の圧力を、例えば、３０〜６００Ｐａに設定し、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これにより、ａ−ＳｉＮｘからなる非晶質薄膜２０２が非晶質薄膜２０１上に堆積される（図２の工程（ｄ）参照）。その結果、非晶質薄膜２がｎ型単結晶シリコン基板１の光入射側の表面上に形成される。
その後、非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置から取り出し、ｎ型単結晶シリコン基板１の裏面（非晶質薄膜２が形成された面と反対側の表面）上に薄膜が堆積可能なように非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置に入れる。
そして、ＳｉＨ４ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、基板温度を１００〜３００℃に設定し、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ｉ型ａ−Ｓｉからなるｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１がｎ型単結晶シリコン基板１上に堆積される。その後、ＳｉＨ４ガスおよびジボラン（Ｂ２Ｈ６）ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ｐ型ａ−Ｓｉからなるｐ型非晶質薄膜２０がｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１上に堆積される（図３の工程（ｅ）参照）。
その後、ＳｉＨ４ガスおよびＮＨ３ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ａ−ＳｉＮからなる被覆層がｐ型非晶質薄膜２０上に形成される。なお、被覆層は、酸化シリコンからなっていてもよい。そして、フォトリソグラフィ法を用いて被覆層上にレジストパターンを形成後、フッ酸等を用いてレジスト開口部の被覆層をエッチングすることにより、所望の間隔に配置された被覆層３０をｐ型非晶質薄膜２０上に形成する（図３の工程（ｆ）参照）。
引き続いて、レジスト３０’および被覆層３０をマスクとしてｐ型非晶質薄膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｐ型非晶質薄膜３１〜３ｍを形成する（図３の工程（ｇ）参照）。その後、レジスト３０’を除去する。
ｐ型非晶質薄膜３１〜３ｍを形成すると、ＳｉＨ４ガスおよびフォスフィン（ＰＨ３）ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜４１〜４ｍ−１がそれぞれｉ型非晶質薄膜２１〜２ｍ−１に接してｉ型非晶質薄膜２１〜２ｍ−１上に堆積されるとともに、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜４０が被覆層３０上に堆積される（図３の工程（ｈ）参照）。
ｎ型非晶質薄膜４１〜４ｍ−１がｉ型非晶質薄膜２１〜２ｍ−１上に堆積されると、非晶質薄膜２／ｎ型単結晶シリコン基板１／ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１／ｐ型非晶質薄膜３１〜３ｍおよびｎ型非晶質薄膜４１〜４ｍ−１／被覆層３０／ｎ型非晶質薄膜４０をプラズマＣＶＤ装置から取り出す。
そして、例えば、フッ酸等を用いて被覆層３０をエッチングによって除去する。これによって、ｎ型非晶質薄膜４０がリフトオフによって除去される（図４の工程（ｉ）参照）。
引き続いて、ｎ型非晶質薄膜４１〜４ｍ−１およびｐ型非晶質薄膜３１〜３ｍの全面にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極５１〜５ｍ，６１〜６ｍ−１を形成する。これによって、光電変換素子１００が完成する（図４の工程（ｊ）参照）。
図５は、ａ−ＳｉＮｘの吸収係数と窒素原子の組成比との関係を示す図である。図５において、縦軸は、ａ−ＳｉＮｘの吸収係数を表わし、横軸は、窒素原子の組成比ｘを表わす。なお、ａ−ＳｉＮｘの組成比ｘは、オージェ分光法を用いて測定された。また、図５に示す吸収係数は、４００ｎｍの波長λにおけるａ−ＳｉＮｘの吸収係数であり、ａ−ＳｉＮｘの膜厚は、１００ｎｍである。
図５を参照して、ａ−ＳｉＮｘの吸収係数は、窒素原子の組成比ｘが０．６５から０．８５へと大きくなるに従って２．６４×１０４（ｃｍ−１）から３．８６×１０２（ｃｍ−１）へと直線的に小さくなり、組成比ｘが０．８５から０．９６へと大きくなるに従って３．８６×１０２（ｃｍ−１）から５．４９×１０１（ｃｍ−１）へと直線的に小さくなる。即ち、組成比ｘが０．６５〜０．９６である場合、ａ−ＳｉＮｘの吸収係数は、２．６４×１０４（ｃｍ−１）〜５．４９×１０１（ｃｍ−１）の範囲であり、２．６４×１０４（ｃｍ−１）〜５．４９×１０１（ｃｍ−１）の吸収係数は、ａ−Ｓｉ膜の４００ｎｍにおける吸収係数よりも２桁以上小さい。
図６は、ａ−ＳｉＮｘの透過率と窒素原子の組成比との関係を示す図である。図６において、縦軸は、ａ−ＳｉＮｘの透過率を表わし、横軸は、ａ−ＳｉＮｘ中のシリコン原子に対する窒素原子の組成比ｘを表わす。なお、図６に示す透過率は、４００ｎｍの波長λにおけるａ−ＳｉＮｘの透過率であり、ａ−ＳｉＮｘの膜厚は、１００ｎｍである。
図６を参照して、ａ−ＳｉＮｘの透過率は、窒素原子の組成比ｘが０．６５から０．８５へと大きくなるに従って７６．７６（％）から９９．６１（％）へと直線的に大きくなり、組成比ｘが０．８５から０．９６へと大きくなるに従って９９．６１（％）から９９．９５（％）へと直線的に大きくなり、組成比ｘが１．０２〜１．０６の範囲では、１００（％）である。
このように、０．６５〜１．０６の組成比ｘに対して、ａ−ＳｉＮｘの透過率が７６．７６（％）〜１００（％）になるのは、図５に示すように、ａ−ＳｉＮｘの吸収係数が組成比ｘが大きくなるに従って小さくなるからである。
図７は、透過率が９０％となるａ−ＳｉＮｘの膜厚と窒素原子の組成比との関係を示す図である。
図７において、縦軸は、透過率が９０（％）になるときのａ−ＳｉＮｘの膜厚を表わし、横軸は、窒素原子の組成比ｘを表わす。なお、９０（％）の透過率は、４００ｎｍの波長に対して測定されたものである。
図７を参照して、透過率が９０（％）になるときのａ−ＳｉＮｘの膜厚は、窒素原子の組成比ｘが０．６５から０．９６へと大きくなるに従って、３９．８（ｎｍ）から１９２０８．１（ｎｍ）へと厚くなる。
そして、ａ−ＳｉＮｘの透過率を９０（％）以上に設定するには、各組成比ｘに対して、図７に示す膜厚以下にａ−ＳｉＮｘの膜厚を設定すればよい。従って、光電変換素子１００において、非晶質薄膜２０２の膜厚は、各組成比ｘに対して図７に示す膜厚以下に設定される。これによって、非晶質薄膜２０２（＝ａ−ＳｉＮｘ）による短波長領域（３００〜４００ｎｍ）の光の吸収を抑制し、短波長領域（３００〜４００ｎｍ）の光による発電効率を高くできる。
図８は、規格化した少数キャリアライフタイムと窒素原子の組成比との関係を示す図である。
図８において、縦軸は、ａ−ＳｉＮｘが無いときの少数キャリアライフタイムで規格化した少数キャリアライフタイムを表わし、横軸は、窒素原子の組成比ｘを表わす。なお、非晶質薄膜２０１を構成するａ−Ｓｉの膜厚は、１０ｎｍであり、非晶質薄膜２０２を構成するａ−ＳｉＮｘの膜厚は、各組成比ｘに対して図７に示す膜厚以下の膜厚である。
図８を参照して、規格化した少数キャリアライフタイムは、窒素原子の組成比ｘが０．７１〜１．０３の範囲において、１．０よりも大きい。
これは、非晶質薄膜２０１（＝ａ−Ｓｉ）上に非晶質薄膜２０２（＝ａ−ＳｉＮｘ）を形成することによって、ｎ型単結晶シリコン基板１に対するパッシベーション特性が向上したためと考えられる。
通常、反射防止膜の膜厚は、１００ｎｍ程度であり、１００ｎｍの膜厚を有するａ−ＳｉＮｘの透過率が９０％になる組成比ｘは、０．７８であるので（図７参照）、組成比ｘは、ｘ≧０．７８とするのが好ましい。また、規格化したキャリアライフタイムが１．０よりも大きくなる組成比ｘは、ｘ≦１．０３であるので、ｘ≦１．０３とするのが好ましい。従って、ａ−ＳｉＮｘにおける窒素原子の組成比ｘは、０．７８以上１．０３以下が適していることが分かった。また、組成比ｘが０．８５以上である場合、ａ−ＳｉＮｘの透過率は、ほぼ１００％になるので（図６参照）、組成比ｘは、好ましくは、０．８５以上１．０３以下である。
このように、組成比ｘを０．７８以上１．０３以下の範囲に設定することによって、非晶質薄膜２をパッシベーション膜および反射防止膜として機能させることができ、ｎ型単結晶シリコン基板１中で光励起された少数キャリアのライフタイムを向上できる。
図９は、太陽電池特性を示す図である。図９において、縦軸は、ａ−ＳｉＮｘが無いときの短絡電流で規格化した電流を表わし、横軸は、ａ−ＳｉＮｘが無いときの開放電圧で規格化した電圧を表わす。
また、曲線ｋ１は、ｘ＝０．７１の組成比ｘを有する１層のａ−ＳｉＮｘによって非晶質薄膜２０２を構成したときの太陽電池特性を示し、曲線ｋ２は、ｘ＝０．７８の組成比ｘを有するａ−ＳｉＮｘとｘ＝１．０５の組成比ｘを有するａ−ＳｉＮｘとの２層構造によって非晶質薄膜２０２を構成したときの太陽電池特性を示し、曲線ｋ３は、ｘ＝０．８９の組成比ｘを有する１層のａ−ＳｉＮｘによって非晶質薄膜２０２を構成したときの太陽電池特性を示し、曲線ｋ４は、ａ−ＳｉＮｘが無いときの太陽電池特性を示す。
なお、ｘ＝０．７８の組成比ｘを有するａ−ＳｉＮｘとｘ＝１．０５の組成比ｘを有するａ−ＳｉＮｘとの２層構造によって非晶質薄膜２０２を構成する場合、ｘ＝０．７８の組成比ｘを有するａ−ＳｉＮｘを非晶質薄膜（ａ−Ｓｉ）に接して形成し、ｘ＝１．０５の組成比ｘを有するａ−ＳｉＮｘをｘ＝０．７８の組成比ｘを有するａ−ＳｉＮｘに接して形成する。また、ｘ＝０．７８の組成比ｘを有するａ−ＳｉＮｘの膜厚は、５０ｎｍであり、ｘ＝１．０５の組成比ｘを有するａ−ＳｉＮｘの膜厚は、９０ｎｍである。
図９を参照して、非晶質薄膜２を非晶質薄膜２０１（＝ａ−Ｓｉ）と非晶質薄膜２０２（＝ａ−ＳｉＮｘ）との２層構造にすることによって、短絡電流（Ｊｓｃ）、開放電圧（Ｖｏｃ）および曲線因子（ＦＦ）が向上し、太陽電池特性が大きく向上することが分かった。
これは、図８に示すように、非晶質薄膜２を非晶質薄膜２０１（＝ａ−Ｓｉ）と非晶質薄膜２０２（＝ａ−ＳｉＮｘ）との２層構造にすることによってｎ型単結晶シリコン基板１中の少数キャリアライフタイムがａ−ＳｉＮｘを形成しない場合に比べて２．５〜３．５倍に向上するためであると考えられる（図８参照）。
また、非晶質薄膜２０２が１層のａ−ＳｉＮｘからなる場合、窒素原子の組成比ｘが大きい方が短絡電流が大きくなる（曲線ｋ１，ｋ３参照）。これは、組成比ｘが大きい方がａ−ＳｉＮｘの透過率が大きくなるためである（図６参照）。
更に、組成比ｘが異なる２層のａ−ＳｉＮｘによって非晶質薄膜２０２を構成しても、太陽電池特性は、１層のａ−ＳｉＮｘによって非晶質薄膜２０２を構成した場合の太陽電池特性と同等であることが分かった。従って、非晶質薄膜２０２は、１層以上のａ−ＳｉＮｘによって構成されていればよい。
上述したように、ｎ型単結晶シリコン基板１の表面上に非晶質薄膜２０１（＝ａ−Ｓｉ）と非晶質薄膜２０２（＝ａ−ＳｉＮｘ（ｘ＝０．７８以上１．０３以下））とを順次積層することによって、ｎ型単結晶シリコン基板１に対するパッシベーション特性が向上し、ｎ型単結晶シリコン基板１中における少数キャリアライフタイムが大きく向上することが分かった。
その結果、ｎ型単結晶シリコン基板１の光入射側の表面を非晶質薄膜２０１（＝ａ−Ｓｉ）および非晶質薄膜２０２（＝ａ−ＳｉＮｘ（０．７８≦ｘ≦１．０３））によってパッシベーションすることによって、短絡電流（Ｊｓｃ）、開放電圧（Ｖｏｃ）および曲線因子（ＦＦ）が向上し、太陽電池特性を大きく向上できる。
光電変換素子１００において、太陽光が非晶質薄膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。
光励起された電子および正孔は、非晶質薄膜２側へ拡散しても、非晶質薄膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難くなり、ｐ型非晶質膜３１〜３ｍおよびｎ型非晶質膜４１〜４ｍ−１側へ拡散し易くなる。
そして、ｐ型非晶質膜３１〜３ｍおよびｎ型非晶質膜４１〜４ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜３１〜３ｍ／ｎ型単結晶シリコン基板１（＝ｐｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質薄膜１１〜１ｍおよびｐ型非晶質膜３１〜３ｍを介して電極５１〜５ｍへ到達し、電子は、ｉ型非晶質薄膜２１〜２ｍ−１およびｎ型非晶質膜４１〜４ｍ−１を介して電極６１〜６ｍ−１へ到達する。
電極６１〜６ｍ−１へ到達した電子は、電極５１〜５ｍと電極６１〜６ｍ−１との間に接続された負荷を介して電極５１〜５ｍへ到達し、正孔と再結合する。
このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝非晶質薄膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。
光電変換素子１００においては、非晶質薄膜２がｎ型単結晶シリコン基板１の光入射側の表面に接して配置されるので、上述したように、非晶質薄膜２によるｎ型単結晶シリコン基板１のパッシベーション特性が向上し、ｎ型単結晶シリコン基板１中で光励起された少数キャリア（正孔）のライフタイムが向上する。その結果、光電変換素子１００の短絡電流（Ｊｓｃ）、開放電圧（Ｖｏｃ）および曲線因子（ＦＦ）が向上し、太陽電池特性を向上できる。
また、光電変換素子１００は、ｎ型単結晶シリコン基板１を非晶質薄膜２０１（＝ａ−Ｓｉ）およびｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１（＝ｉ型ａ−Ｓｉ）によって挟み込んだ構造からなるので、ｎ型単結晶シリコン基板１の反りを抑制できる。また、ｎ型単結晶シリコン基板１の裏面をパッシベーションできる。
更に、非晶質薄膜２０１（＝ａ−Ｓｉ）およびｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１（＝ｉ型ａ−Ｓｉ）は、プラズマＣＶＤ法によって形成されるので、光電変換素子１００の製造工程において、ｎ型単結晶シリコン基板１に与える熱歪を抑制でき、ｎ型単結晶シリコン基板１中におけるキャリア特性の低下を抑制できる。
上記においては、光電変換素子１００は、ｎ型単結晶シリコン基板１を備えると説明したが、実施の形態１においては、これに限らず、光電変換素子１００は、ｎ型単結晶シリコン基板１に代えてｎ型多結晶シリコン基板、ｐ型単結晶シリコン基板およびｐ型多結晶シリコン基板のいずれかを備えていてもよく、一般的には、結晶シリコン基板を備えていればよい。
光電変換素子１００がｎ型多結晶シリコン基板を備える場合、ｎ型多結晶シリコン基板は、５０〜３００μｍの厚みを有し、好ましくは、８０〜２００μｍの厚みを有する。また、ｎ型多結晶シリコン基板は、０．１〜１．０Ω・ｃｍの比抵抗を有する。更に、ｎ型多結晶シリコン基板の光入射側の表面は、例えば、ドライエッチングによって凹凸化される。
また、光電変換素子１００がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備える場合、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板は、５０〜３００μｍの厚みを有し、好ましくは、８０〜２００μｍの厚みを有する。また、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板は、０．１〜１．０Ω・ｃｍの比抵抗を有する。更に、ｐ型単結晶シリコン基板の光入射側の表面は、図２の工程（ｂ）における方法と同じ方法によってテクスチャ化され、ｐ型多結晶シリコン基板の光入射側の表面は、例えば、ドライエッチングによって凹凸化される。
更に、光電変換素子１００がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備える場合、ｎ型非晶質薄膜４１〜４ｍ−１の全体の面積がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板の面積に占める割合である面積占有率は、５０〜９５％であり、ｐ型非晶質薄膜３１〜３ｍの全体の面積がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板の面積に占める割合である面積占有率は、５〜５０％である。
このように、ｎ型非晶質薄膜４１〜４ｍ−１の面積占有率をｐ型非晶質薄膜３１〜３ｍの面積占有率よりも大きくするのは、ｐ型単結晶シリコン基板中またはｐ型多結晶シリコン基板中で光励起された電子および正孔がｐｎ接合（ｎ型非晶質薄膜４１〜４ｍ−１／ｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板））によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
更に、光電変換素子１００においては、非晶質薄膜２の非晶質薄膜２０１は、ａ−Ｓｉからなり、非晶質薄膜２０２は、ａ−ＳｉＮｘ（０．７８≦ｘ≦１．０３）からなると説明したが、実施の形態１においては、これに限らず、非晶質薄膜２０１は、ａ−ＳｉＧｅおよびａ−Ｇｅのいずれかからなっていてもよく、非晶質薄膜２０２は、ａ−ＳｉＯ，ａ−ＳｉＯＮのいずれかからなっていてもよい。そして、非晶質薄膜２０１を構成する材料と非晶質薄膜２０２を構成する材料との組合せは、非晶質薄膜２０２の光学的バンドギャップが非晶質薄膜２０１の光学的バンドギャップよりも大きくなる組合せであれば、どのような組合せであってもよい。
そして、非晶質薄膜２０１を構成するａ−Ｓｉ，ａ−ＳｉＧｅ，ａ−Ｇｅは、Ｐ原子およびＢ原子等のドーパントを含んでいてもよく、非晶質薄膜２０２を構成するａ−ＳｉＮ，ａ−ＳｉＯ，ａ−ＳｉＯＮも、Ｐ原子およびＢ原子等のドーパントを含んでいてもよい。光電変換素子１００を１つの反応室を用いて製造する場合、ドーパント原子がａ−Ｓｉ，ａ−ＳｉＧｅ，ａ−Ｇｅ，ａ−ＳｉＮ，ａ−ＳｉＯ，ａ−ＳｉＯＮに混入する場合もあるからである。
また、非晶質薄膜２０１を構成するａ−Ｓｉ，ａ−ＳｉＧｅ，ａ−Ｇｅは、水素原子を含む水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、水素原子を含む水素化アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ：Ｈ）、水素原子を含む水素化ゲルマニウム（ａ−Ｇｅ：Ｈ）であることが好ましく、非晶質薄膜２０２を構成するａ−ＳｉＮ，ａ−ＳｉＯ，ａ−ＳｉＯＮも、水素原子を含む水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）、水素原子を含む水素化アモルファスシリコンオキサイド（ａ−ＳｉＯ：Ｈ）、水素原子を含む水素化シリコンオキサイドナイトライド（ａ−ＳｉＯＮ：Ｈ）であることが好ましい。
このように、非晶質薄膜２０１，２０２が水素原子を含む非晶質薄膜からなることによって、非晶質薄膜２０１，２０２中の欠陥を低減でき、ｎ型単結晶シリコン基板１のパッシベーション特性を更に向上できる。
更に、光電変換素子１００においては、非晶質薄膜２は、非晶質薄膜２０１と非晶質薄膜２０２との２層構造からなると説明したが、実施の形態１においては、これに限らず、非晶質薄膜２は、ｉ型ａ−Ｓｉ／ａ−ＳｉＮｘ／ａ−ＳｉＮｙ（ｘは、０．７８以上１．０３以下、ｙは、ｙ＞ｘを満たす実数）の３層構造からなっていてもよく、ｉ型ａ−Ｓｉ／ａ−ＳｉＮｘ／ａ−ＳｉＮｙ／ａ−ＳｉＮｚ（ｘは、０．７８以上１．０３以下、ｙは、ｙ＞ｘを満たす実数、ｚは、ｚ＞ｙを満たす実数）の４層構造になっていてもよく、一般的には、少なくとも２層構造からなっていればよい。非晶質薄膜２０２がａ−ＳｉＯ，ａ−ＳｉＯＮのいずれかからなる場合も、同様である。そして、非晶質薄膜２０２が２層以上の非晶質薄膜からなる場合、窒素原子（Ｎ）および酸素原子（Ｏ）等は、ｎ型単結晶シリコン基板１側から光入射の表面側へ向かって階段状に分布することになる。
非晶質薄膜２を２層以上の非晶質薄膜によって構成することによって、ｎ型単結晶シリコン基板１に対するパッシベーション特性を向上できるとともに、光電変換素子１００の光入射側の表面における反射率を低減できる。非晶質薄膜２の屈折率分布が光入射側からｎ型単結晶シリコン基板１側へ向かって階段状に大きくなり、反射率を低減する屈折率分布を容易に実現できるからである。
更に、光電変換素子１００においては、非晶質薄膜２は、窒素原子（Ｎ）の組成比がｎ型単結晶シリコン基板１側から光入射側の表面へ向かって徐々に増加するａ−ＳｉＮからなっていてもよく、酸素原子（Ｏ）の組成比がｎ型単結晶シリコン基板１側から光入射側の表面へ向かって徐々に増加するａ−ＳｉＯからなっていてもよく、酸素原子（Ｏ）および窒素原子（Ｎ）の組成比がｎ型単結晶シリコン基板１側から光入射側の表面へ向かって徐々に増加するａ−ＳｉＯＮからなっていてもよい。
このように、非晶質薄膜２の膜厚方向において窒素原子（Ｎ）等の組成比が徐々に増加するように窒素原子（Ｎ）等を分布させることによって、ｎ型単結晶シリコン基板１に対するパッシベーション特性を向上できるとともに、光電変換素子１００の光入射側の表面における反射率を窒素原子（Ｎ）等が非晶質薄膜２の膜厚方向において階段状に分布する場合よりも更に低減できる。非晶質薄膜２における屈折率分布が光入射側からｎ型単結晶シリコン基板１側へ向かってなだらかになるからである。
そして、非晶質薄膜２は、一般的には、ａ−Ｓｉ，ａ−ＳｉＧｅ，ａ−Ｇｅのいずれかの光学的バンドギャップよりも大きい光学的バンドギャップに非晶質薄膜２の光学的バンドギャップを設定するための所望の原子を含み、結晶シリコン基板側と反対側の端部における所望の原子の組成比が、結晶シリコン基板側の端部における所望の原子の組成比よりも大きい非晶質薄膜からなっていればよい。即ち、非晶質薄膜２は、結晶シリコン基板側の端部における所望の原子の組成比が“０”であり、結晶シリコン基板側と反対側の端部における所望の原子の組成比が“０”よりも大きくなっていればよい。この場合、所望の原子の組成比は、結晶シリコン基板側の端部から結晶シリコン基板側と反対側の端部へ向かって、階段状に増加していてもよく、直線状に増加していてもよく、非線形状に増加していてもよい。
このように、非晶質薄膜２の光入射側の端部における所望の原子の組成比をｎ型単結晶シリコン基板１側の端部における組成比よりも大きくすることによって、ｎ型単結晶シリコン基板１に対するパッシベーション特性を向上できるとともに、光電変換素子１００の光入射側の表面における反射率を低減できる。その結果、光電変換素子１００の特性を向上できる。
更に、光電変換素子１００においては、ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１は、ｉ型ａ−ＳｉＧｅまたはｉ型ａ−Ｇｅからなっていてもよい。
更に、光電変換素子１００においては、ｐ型非晶質薄膜３１〜３ｍは、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型非晶質薄膜３１〜３ｍは、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。
更に、光電変換素子１００においては、ｎ型非晶質薄膜４１〜４ｍ−１は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型非晶質薄膜４１〜４ｍ−１は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。
即ち、光電変換素子１００においては、ｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１、ｐ型非晶質薄膜３１〜３ｍおよびｎ型非晶質薄膜４１〜４ｍ−１は、それぞれ、表１に示す材料のいずれかからなっていてもよい。
Figure 2015060012
この場合、ｉ型ａ−ＳｉＧｅは、ＳｉＨ４ガスおよびゲルマン（ＧｅＨ４）ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−Ｇｅは、ＧｅＨ４ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
また、ｐ型ａ−ＳｉＣは、ＳｉＨ４ガス、メタン（ＣＨ４）ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ４ガス、酸素（Ｏ２）ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ４ガスおよびＢ２Ｈ６ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
また、ｎ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ４ガスおよびＰＨ３ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
上記においては、ｎ型単結晶シリコン基板１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態１においては、これに限らず、ｎ型単結晶シリコン基板１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
［実施の形態２］
図１０は、実施の形態２による光電変換素子の構成を示す断面図である。図１０を参照して、実施の形態２による光電変換素子２００は、図１に示す光電変換素子１００のｉ型非晶質薄膜１１〜１ｍを削除したものであり、その他は、光電変換素子１００と同じである。
光電変換素子２００においては、ｐ型非晶質薄膜３１〜３ｍは、ｎ型単結晶シリコン基板１に接して配置される。
図１１および図１２は、図１０に示す光電変換素子２００を製造するための一部の工程図である。
光電変換素子２００は、図２から図４に示す工程（ａ）〜工程（ｋ）のうちの工程（ｅ）〜工程（ｉ）をそれぞれ図１１および図１２に示す工程（ｅ−１）〜（ｉ−１）に代えた工程に従って製造される。
光電変換素子２００の製造が開始されると、上述した工程（ａ）〜工程（ｄ）が順次実行される。
そして、工程（ｄ）の後、非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置から取り出し、ｎ型単結晶シリコン基板１の裏面（非晶質薄膜２が形成された面と反対側の表面）上に薄膜が堆積可能なように非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置に入れる。
そして、図３の工程（ｅ）における製造条件と同じ製造条件によってｉ型ａ−Ｓｉからなるｉ型非晶質薄膜５０をｎ型単結晶シリコン基板１上に堆積する。その後、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜６０がｉ型非晶質薄膜５０上に堆積される（図１１の工程（ｅ−１）参照）。
そして、ＳｉＨ４ガスおよびＮＨ３ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ａ−ＳｉＮからなる被覆層がｎ型非晶質薄膜６０上に形成される。なお、被覆層は、酸化シリコンからなっていてもよい。そして、フォトリソグラフィ法を用いて被覆層上にレジストパターンを形成後、フッ酸等を用いてレジスト開口部の被覆層をエッチングすることにより、所望の間隔に配置された被覆層７０をｎ型非晶質薄膜６０上に形成する（図１１の工程（ｆ−１）参照）。
その後、レジスト７０’および被覆層７０をマスクとしてｉ型非晶質薄膜５０およびｎ型非晶質薄膜６０をドライエッチングまたはウェットエッチングによってエッチングし、ｉ型非晶質薄膜２１〜２ｍ−１およびｎ型非晶質薄膜４１〜４ｍ−１を形成する（図１１の工程（ｇ−１）参照）。その後、レジスト７０’を除去する。
ｉ型非晶質薄膜２１〜２ｍ−１およびｎ型非晶質薄膜４１〜４ｍ−１を形成すると、ｎ型非晶質薄膜４１〜４ｍ−１／ｉ型非晶質薄膜２１〜２ｍ−１／ｎ型単結晶シリコン基板１／非晶質薄膜２のｎ型非晶質薄膜４１〜４ｍ−１側をフッ酸で洗浄し、プラズマＣＶＤ法によって、ｐ型ａ−Ｓｉからなるｐ型非晶質薄膜３１〜３ｍをｎ型単結晶シリコン基板１に接してｎ型単結晶シリコン基板１上に堆積するとともに、ｐ型ａ−Ｓｉからなるｐ型非晶質薄膜８０を被覆層７０上に堆積する（図１２の工程（ｈ−１）参照）。
ｐ型非晶質薄膜３１〜３ｍがｎ型単結晶シリコン基板１上に堆積されると、非晶質薄膜２／ｎ型単結晶シリコン基板１／ｉ型非晶質薄膜２１〜２ｍ−１／ｎ型非晶質薄膜４１〜４ｍ−１およびｐ型非晶質薄膜３１〜３ｍ／被覆層７０／ｐ型非晶質薄膜８０をプラズマＣＶＤ装置から取り出す。
そして、例えば、フッ酸等を用いて被覆層７０をエッチングによって除去する。これによって、ｐ型非晶質薄膜８０がリフトオフによって除去される（図１２の工程（ｉ−１）参照）。
その後、図４に示す工程（ｊ）が実行され、電極５１〜５ｍがそれぞれｐ型非晶質薄膜３１〜３ｍ上に形成されるとともに、電極６１〜６ｍ−１がそれぞれｎ型非晶質薄膜４１〜４ｍ−１上に形成される。これによって、光電変換素子２００が完成する。
光電変換素子２００の発電機構は、上述した光電変換素子１００の発電機構と同じであるので、光電変換素子２００もバックコンタクト型の光電変換素子である。
そして、光電変換素子２００においても、非晶質薄膜２は、ｎ型単結晶シリコン基板１の光入射側の表面に接して形成される。
従って、ｎ型単結晶シリコン基板１に対するパッシベーション特性が向上し、光電変換素子２００の太陽電池特性を向上できる。
上記においては、ｎ型単結晶シリコン基板１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態２においては、これに限らず、ｎ型単結晶シリコン基板１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態３］
図１３は、実施の形態３による光電変換素子の構成を示す断面図である。図１３を参照して、実施の形態３による光電変換素子３００は、図１に示す光電変換素子１００のｉ型非晶質薄膜２１〜２ｍ−１を削除したものであり、その他は、光電変換素子１００と同じである。
光電変換素子３００においては、ｎ型非晶質薄膜４１〜４ｍ−１は、ｎ型単結晶シリコン基板１に接して配置される。
図１４および図１５は、図１３に示す光電変換素子３００を製造するための一部の工程図である。
光電変換素子３００は、図２から図４に示す工程（ａ）〜工程（ｋ）のうちの工程（ｅ）〜工程（ｉ）をそれぞれ図１４および図１５に示す工程（ｅ−２）〜（ｉ−２）に代えた工程に従って製造される。
光電変換素子３００の製造が開始されると、上述した工程（ａ）〜工程（ｄ）が順次実行される。
そして、工程（ｄ）の後、非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置から取り出し、ｎ型単結晶シリコン基板１の裏面（非晶質薄膜２が形成された面と反対側の表面）上に薄膜が堆積可能なように非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置に入れる。
そして、図３の工程（ｅ）における製造条件と同じ製造条件によってｉ型ａ−Ｓｉからなるｉ型非晶質薄膜９０をｎ型単結晶シリコン基板１上に堆積する。その後、ｐ型ａ−Ｓｉからなるｐ型非晶質薄膜１１０がｉ型非晶質薄膜９０上に堆積される（図１４の工程（ｅ−２）参照）。
そして、ＳｉＨ４ガスおよびＮＨ３ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ａ−ＳｉＮからなる被覆層がｐ型非晶質薄膜１１０上に形成される。なお、被覆層は、酸化シリコンからなっていてもよい。そして、フォトリソグラフィ法を用いて被覆層上にレジストパターンを形成後、フッ酸等を用いてレジスト開口部の被覆層をエッチングすることにより、所望の間隔に配置された被覆層１２０をｐ型非晶質薄膜１１０上に形成する（図１４の工程（ｆ−２）参照）。
その後、レジスト１２０’および被覆層１２０をマスクとしてｉ型非晶質薄膜９０およびｐ型非晶質薄膜１１０をドライエッチングまたはウェットエッチングによってエッチングし、ｉ型非晶質薄膜１１〜１ｍ１およびｐ型非晶質薄膜３１〜３ｍを形成する（図１４の工程（ｇ−２）参照）。その後、レジスト１２０’を除去する。
ｉ型非晶質薄膜１１〜１ｍおよびｐ型非晶質薄膜３１〜３ｍを形成すると、ｐ型非晶質薄膜３１〜３ｍ／ｉ型非晶質薄膜１１〜１ｍ／ｎ型単結晶シリコン基板１／非晶質薄膜２のｐ型非晶質薄膜３１〜３ｍ側をフッ酸で洗浄し、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜４１〜４ｍ−１をｎ型単結晶シリコン基板１に接してｎ型単結晶シリコン基板１上に堆積するとともに、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜１３０を被覆層１２０上に堆積する（図１５の工程（ｈ−２）参照）。
ｎ型非晶質薄膜４１〜４ｍ−１がｎ型単結晶シリコン基板１上に堆積されると、非晶質薄膜２／ｎ型単結晶シリコン基板１／ｉ型非晶質薄膜１１〜１ｍ／ｐ型非晶質薄膜３１〜３ｍ１およびｎ型非晶質薄膜４１〜４ｍ−１／被覆層１２０／ｎ型非晶質薄膜１３０をプラズマＣＶＤ装置から取り出す。
そして、例えばフッ酸等を用いて被覆層１２０をエッチングによって除去する。これによって、ｎ型非晶質薄膜１３０がリフトオフによって除去される（図１５の工程（ｉ−２）参照）。
その後、図４に示す工程（ｊ）が実行され、電極５１〜５ｍがそれぞれｐ型非晶質薄膜３１〜３ｍ上に形成されるとともに、電極６１〜６ｍ−１がそれぞれｎ型非晶質薄膜４１〜４ｍ−１上に形成される。これによって、光電変換素子３００が完成する。
光電変換素子３００の発電機構は、上述した光電変換素子１００の発電機構と同じであるので、光電変換素子３００もバックコンタクト型の光電変換素子である。そして、光電変換素子３００においても、非晶質薄膜２は、ｎ型単結晶シリコン基板１の光入射側の表面に接して形成される。
従って、ｎ型単結晶シリコン基板１に対するパッシベーション特性が向上し、光電変換素子３００の太陽電池特性を向上できる。
上記においては、ｎ型単結晶シリコン基板１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態３においては、これに限らず、ｎ型単結晶シリコン基板１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態３におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態４］
図１６は、実施の形態４による光電変換素子の構成を示す断面図である。図１６を参照して、実施の形態４による光電変換素子４００は、図１に示す光電変換素子１００のｉ型非晶質薄膜１１〜１ｍ，２１〜２ｍ−１を削除したものであり、その他は、光電変換素子１００と同じである。
光電変換素子４００においては、ｐ型非晶質薄膜３１〜３ｍおよびｎ型非晶質薄膜４１〜４ｍ−１は、ｎ型単結晶シリコン基板１に接して配置される。
図１７および図１８は、図１６に示す光電変換素子４００を製造するための一部の工程図である。
光電変換素子４００は、図２から図４に示す工程（ａ）〜工程（ｋ）のうちの工程（ｅ）〜工程（ｉ）をそれぞれ図１７および図１８に示す工程（ｅ−３）〜（ｉ−３）に代えた工程に従って製造される。
光電変換素子４００の製造が開始されると、上述した工程（ａ）〜工程（ｄ）が順次実行される。
そして、工程（ｄ）の後、非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置から取り出し、ｎ型単結晶シリコン基板１の裏面（非晶質薄膜２が形成された面と反対側の表面）上に薄膜が堆積可能なように非晶質薄膜２／ｎ型単結晶シリコン基板１をプラズマＣＶＤ装置に入れる。
そして、ｐ型ａ−Ｓｉからなるｐ型非晶質薄膜１４０がｎ型単結晶シリコン基板１上に堆積される（図１７の工程（ｅ−３）参照）。
その後、ＳｉＨ４ガスおよびＮＨ３ガスを反応室に流し、反応室の圧力を、例えば、３０〜６００Ｐａに設定するとともに、ＲＦ電源によってＲＦパワーを整合器を介して平行平板電極に印加する。これによって、ａ−ＳｉＮからなる被覆層がｐ型非晶質薄膜１４０上に形成される。なお、被覆層は、酸化シリコンからなっていてもよい。そして、フォトリソグラフィ法を用いて被覆層上にレジストパターンを形成後、フッ酸等を用いてレジスト開口部の被覆層をエッチングすることにより、所望の間隔に配置された被覆層１５０をｐ型非晶質薄膜１４０上に形成する（図１７の工程（ｆ−３）参照）。
そして、レジスト１５０’および被覆層１５０をマスクとしてｐ型非晶質薄膜１４０をドライエッチングまたはウェットエッチングによってエッチングし、ｐ型非晶質薄膜３１〜３ｍを形成する（図１７の工程（ｇ−３）参照）。その後、レジスト１５０’を除去する。
ｐ型非晶質薄膜３１〜３ｍを形成すると、ｐ型非晶質薄膜３１〜３ｍ／ｎ型単結晶シリコン基板１／非晶質薄膜２のｐ型非晶質薄膜３１〜３ｍ側をフッ酸で洗浄し、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜４１〜４ｍ−１をｎ型単結晶シリコン基板１に接してｎ型単結晶シリコン基板１上に堆積するとともに、ｎ型ａ−Ｓｉからなるｎ型非晶質薄膜１６０を被覆層１５０上に堆積する（図１８の工程（ｈ−３）参照）。
ｎ型非晶質薄膜４１〜４ｍ−１がｎ型単結晶シリコン基板１上に堆積されると、非晶質薄膜２／ｎ型単結晶シリコン基板１／ｐ型非晶質薄膜３１〜３ｍおよびｎ型非晶質薄膜４１〜４ｍ−１／被覆層１５０／ｎ型非晶質薄膜１６０をプラズマＣＶＤ装置から取り出す。
そして、例えばフッ酸等を用いて被覆層１５０をエッチングによって除去する。これによって、ｎ型非晶質薄膜１６０がリフトオフによって除去される（図１８の工程（ｉ−３）参照）。
その後、図４に示す工程（ｊ）が実行され、電極５１〜５ｍがそれぞれｐ型非晶質薄膜３１〜３ｍ上に形成されるとともに、電極６１〜６ｍ−１がそれぞれｎ型非晶質薄膜４１〜４ｍ−１上に形成される。これによって、光電変換素子４００が完成する。
光電変換素子４００の発電機構は、上述した光電変換素子１００の発電機構と同じであるので、光電変換素子４００もバックコンタクト型の光電変換素子である。
そして、光電変換素子４００においても、非晶質薄膜２は、ｎ型単結晶シリコン基板１の光入射側の表面に接して形成される。
従って、ｎ型単結晶シリコン基板１に対するパッシベーション特性が向上し、光電変換素子４００の太陽電池特性を向上できる。
上記においては、ｎ型単結晶シリコン基板１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態４においては、これに限らず、ｎ型単結晶シリコン基板１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態４におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態５］
図１９は、実施の形態５による光電変換素子の構成を示す断面図である。図１９を参照して、実施の形態５による光電変換素子５００は、ｎ型単結晶シリコン基板５０１と、非晶質薄膜２と、電極３，５と、絶縁層４とを備える。
ｎ型単結晶シリコン基板５０１は、ｐ型拡散層５０１１と、ｎ型拡散層５０１２とを含む。ｐ型拡散層５０１１は、ｎ型単結晶シリコン基板５０１の光入射側の表面に接して配置される。ｐ型拡散層５０１１は、ｐ型の不純物として、例えば、ボロン（Ｂ）を含み、ボロン（Ｂ）の最大濃度は、例えば、１×１０１８〜１×１０２０ｃｍ−３である。また、ｐ型拡散層５０１１は、例えば、１０〜１０００ｎｍの厚みを有する。
ｎ型拡散層５０１２は、ｎ型単結晶シリコン基板５０１の光入射側の表面と反対側の裏面に接してｎ型単結晶シリコン基板５０１の面内方向に所望の間隔で配置される。ｎ型拡散層５０１２は、ｎ型の不純物として、例えば、リン（Ｐ）を含み、リン（Ｐ）の最大濃度は、例えば、１×１０１８〜１×１０２０ｃｍ−３である。また、ｎ型拡散層５０１２は、例えば、１０〜１０００ｎｍの厚みを有する。
ｎ型単結晶シリコン基板５０１についてのその他の説明は、ｎ型単結晶シリコン基板１の説明と同じである。
非晶質薄膜２は、ｎ型単結晶シリコン基板５０１の光入射側の表面に接して配置される。非晶質薄膜２の詳細な説明は、実施の形態１において説明したとおりである。
電極３は、非晶質薄膜２を貫通してｎ型単結晶シリコン基板５０１のｐ型拡散層５０１１に接するとともに非晶質薄膜２上に配置される。そして、電極３は、Ａｇまたはアルミニウム（Ａｌ）等の導電性材料からなる。
絶縁層４は、ｎ型単結晶シリコン基板５０１の裏面に接して配置される。そして、絶縁層４は、酸化シリコン、窒化シリコン、酸窒化シリコンおよび酸化アルミニウム等からなる。また、絶縁層４は、５０〜１００ｎｍの厚みを有する。
電極５は、絶縁層４を貫通してｎ型単結晶シリコン基板５０１のｎ型拡散層５０１２に接するとともに絶縁層４を覆うように配置される。そして、電極５は、ＡｇまたはＡｌ等の導電性材料からなる。
図２０から図２３は、それぞれ、図１９に示す光電変換素子５００の製造方法を示す第１から第４の工程図である。
図２０を参照して、光電変換素子５００の製造が開始されると、図２に示す工程（ａ），（ｂ）と同じ工程を順次実行する。これによって、光入射側の表面にテクスチャ構造が形成されたｎ型単結晶シリコン基板５０１が形成される（図２０の工程（ａ），（ｂ）参照）。
工程（ｂ）の後、ｎ型単結晶シリコン基板５０１の裏面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン１７０を形成する（図２０の工程（ｃ）参照）。
そして、レジストパターン１７０をマスクとして、例えば、イオン注入法を用いて、Ｐおよび砒素（Ａｓ）等のｎ型不純物をｎ型単結晶シリコン基板５０１にドーピングする。これによって、ｎ型拡散層５０１２がｎ型単結晶シリコン基板５０１の裏面側に形成される（図２０の工程（ｄ）参照）。なお、ドーピング後、ｎ型不純物を電気的に活性化するための熱処理を行ってもよい。また、イオン注入法の代わりに、気相拡散法、固相拡散法、プラズマドーピング法およびイオンドーピング法等を用いてもよい。
その後、レジストパターン１７０を除去する。そして、プラズマＣＶＤ法によって窒化シリコンからなる絶縁層１８０をｎ型単結晶シリコン基板５０１の裏面の全体に形成する（図２１の工程（ｅ）参照）。なお、絶縁層１８０は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法および熱ＣＶＤ法等によって形成されてもよい。
引き続いて、例えば、イオン注入法を用いて、Ｂ、ガリウム（Ｇａ）およびインジウム（Ｉｎ）等のｐ型不純物を光入射側からｎ型単結晶シリコン基板５０１にドーピングする。これによって、ｐ型拡散層５０１１がｎ型単結晶シリコン基板５０１の光入射側に形成される（図２１の工程（ｆ）参照）。なお、ドーピング後、ｐ型不純物を電気的に活性化するための熱処理を行ってもよい。また、ｐ型拡散層５０１１は、イオン注入法の代わりに、気相拡散法、固相拡散法、プラズマドーピング法およびイオンドーピング法等を用いて形成されてもよい。
そして、図２に示す工程（ｄ）と同じ工程を実行して、上述した方法によって非晶質薄膜２をｎ型単結晶シリコン基板５０１の光入射側の表面に接して形成する（図２１の工程（ｇ）参照）。
その後、非晶質薄膜２の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン１９０を形成する（図２１の工程（ｈ）参照）。
そして、レジストパターン１９０をマスクとして、フッ酸と硝酸との混合液等を用いて非晶質薄膜２の一部をエッチングし、その後、レジストパターン１９０を除去する。これによって、ｐ型拡散層５０１１の一部が露出される（図２２の工程（ｉ）参照）。
その後、蒸着法またはスパッタリング法等を用いてＡｇまたはＡｌ等の金属膜を非晶質薄膜２の全面に形成し、その形成した金属膜をパターンニングする。これによって、電極３が形成される（図２２の工程（ｊ）参照）。電極３は、金属ペーストを印刷法等によってパターンニングすることによって形成されてもよい。
そして、絶縁層１８０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２１０を形成する（図２２の工程（ｋ）参照）。
その後、レジストパターン２１０をマスクとして、フッ酸等を用いて、絶縁層１８０の一部をエッチングし、レジストパターン２１０を除去する。これによって、ｎ型単結晶シリコン基板５０１のｎ型拡散層５０１２の一部が露出されるとともに、絶縁層４が形成される（図２３の工程（ｌ）参照）。
引き続いて、蒸着法またはスパッタリング法等を用いてＡｇまたはＡｌ等の金属膜を絶縁層４を覆うように形成する。これによって、電極５が形成され、光電変換素子５００が完成する（図２３の工程（ｍ）参照）。
光電変換素子５００において、太陽光が非晶質薄膜２側から光電変換素子５００に照射されると、非晶質薄膜２は、反射率を低減して入射光をｎ型単結晶シリコン基板５０１へ導くとともに、ｎ型単結晶シリコン基板５０１のパッシベーション特性を向上させる。
ｎ型単結晶シリコン基板５０１中で光励起された電子および正孔は、ｐ型拡散層５０１１／（ｎ型単結晶シリコン基板５０１のバルク領域）による内部電界によって分離され、正孔は、非晶質薄膜２とｐ型拡散層５０１１との界面における再結合が抑制され、ｐ型拡散層５０１１を介して電極３へ到達し、電子は、ｎ型拡散層５０１２側へ拡散し、ｎ型拡散層５０１２を介して電極５へ到達する。
電極５へ到達した電子は、電極３と電極５との間に接続された負荷を介して電極３へ到達し、正孔と再結合する。
光電変換素子５００においては、ｎ型単結晶シリコン基板５０１の光入射側の表面は、非晶質薄膜２によって覆われ、ｎ型単結晶シリコン基板５０１の裏面は、絶縁層４によって覆われる。
その結果、非晶質薄膜２は、反射率を低減して入射光をｎ型単結晶シリコン基板５０１へ導くとともに、ｎ型単結晶シリコン基板５０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板５０１中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子５００の変換効率を向上できる。また、ｎ型単結晶シリコン基板５０１の裏面を絶縁層４によってパッシベーションできる。
なお、光電変換素子５００は、ｐ型拡散層５０１１に代えてｎ型拡散層を備え、ｎ型拡散層５０１２に代えてｐ型拡散層を備えていてもよい。
また、ｎ型単結晶シリコン基板５０１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態５においては、これに限らず、ｎ型単結晶シリコン基板５０１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態５におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態６］
図２４は、実施の形態６による光電変換素子の構成を示す断面図である。図２４を参照して、実施の形態６による光電変換素子６００は、図１９に示す光電変換素子５００の非晶質薄膜２を非晶質薄膜６０２に代え、電極３を電極６０３に代えたものであり、その他は、光電変換素子５００と同じである。
非晶質薄膜６０２は、非晶質薄膜２の非晶質薄膜２０１を非晶質薄膜６０１に代えたものであり、その他は、非晶質薄膜２と同じである。
非晶質薄膜６０１は、非晶質薄膜６０１１，６０１２からなる。非晶質薄膜６０１１は、少なくとも非晶質相を含み、例えば、ａ−Ｓｉからなる。非晶質薄膜６０１１は、ｉ型ａ−Ｓｉからなることが好ましいが、非晶質薄膜６０１２に含まれるｐ型不純物の濃度よりも低い濃度のｐ型不純物を含んでいてもよい。また、非晶質薄膜６０１１は、例えば、１ｎｍ〜２０ｎｍの膜厚を有する。そして、非晶質薄膜６０１１は、ｎ型単結晶シリコン基板５０１のｐ型拡散層５０１１に接してｐ型拡散層５０１１上に配置され、ｎ型単結晶シリコン基板５０１をパッシベーションする。
非晶質薄膜６０１２は、少なくとも非晶質相を含み、例えば、ｐ型ａ−Ｓｉからなる。また、非晶質薄膜６０１２は、例えば、１ｎｍ〜３０ｎｍの膜厚を有する。そして、非晶質薄膜６０１２は、非晶質薄膜６０１１に接して非晶質薄膜６０１１上に配置される。
なお、光電変換素子６００においては、非晶質薄膜２０２は、非晶質薄膜６０１２に接して非晶質薄膜６０１２上に配置される。
電極６０３は、例えば、ＡｇまたはＡｌ等からなる。そして、電極６０３は、非晶質薄膜２０２を貫通して非晶質薄膜６０１２に接し、非晶質薄膜２０２上に配置される。
光電変換素子６００は、図２０から図２３に示す工程（ａ）〜工程（ｍ）の工程（ｇ）を、プラズマＣＶＤ法によって非晶質薄膜６０１１、非晶質薄膜６０１２および非晶質薄膜２０２をｎ型単結晶シリコン基板５０１の光入射側の表面上に順次積層する工程に代えた工程図に従って製造される。この場合、工程（ｉ）において、非晶質薄膜２０２の一部がエッチングされ、非晶質薄膜６０１２が露出する。また、電極６０３は、ＡｇおよびＡｌ等の金属ペーストを印刷することによって形成されてもよい。
光電変換素子６００において、太陽光が非晶質薄膜２側から光電変換素子６００に照射されると、非晶質薄膜６０２は、反射率を低減して入射光をｎ型単結晶シリコン基板５０１へ導くとともに、ｎ型単結晶シリコン基板５０１のパッシベーション特性を向上させる。
ｎ型単結晶シリコン基板５０１中で光励起された電子および正孔は、ｐ型拡散層５０１１／（ｎ型単結晶シリコン基板５０１のバルク領域）による内部電界によって分離され、正孔は、非晶質薄膜６０２とｐ型拡散層５０１１との界面における再結合が抑制され、ｐ型拡散層５０１１を介して電極３へ到達し、電子は、ｎ型拡散層５０１２側へ拡散し、ｎ型拡散層５０１２を介して電極５へ到達する。
電極５へ到達した電子は、電極３と電極５との間に接続された負荷を介して電極３へ到達し、正孔と再結合する。
光電変換素子６００においては、ｎ型単結晶シリコン基板５０１の光入射側の表面は、非晶質薄膜６０２によって覆われ、ｎ型単結晶シリコン基板５０１の裏面は、絶縁層４によって覆われる。
その結果、非晶質薄膜６０２は、反射率を低減して入射光をｎ型単結晶シリコン基板５０１へ導くとともに、ｎ型単結晶シリコン基板５０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板５０１中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子６００の変換効率を向上できる。また、ｎ型単結晶シリコン基板５０１の裏面を絶縁層４によってパッシベーションできる。
また、光電変換素子６００においては、少数キャリアライフタイムが大きく低下する金属（電極６０３）とｎ型単結晶シリコン基板５０１とが接する領域が存在しない。その結果、ｎ型単結晶シリコン基板５０１に対する非常に良好なパッシベーション特性が得られ、高い開放電圧（Ｖｏｃ）および曲線因子（ＦＦ）を得ることができる。従って、光電変換素子６００の変換効率を向上できる。
なお、光電変換素子６００においては、非晶質薄膜６０１１，６０１２のいずれか一方が無くてもよい。非晶質薄膜６０１１が無い場合、電極６０３は、非晶質薄膜６０１２に接し、非晶質薄膜６０１２が無い場合、電極６０３は、非晶質薄膜６０１１に接する。従って、非晶質薄膜６０１１，６０１２のいずれか一方が無い場合も、金属（電極６０３）とｎ型単結晶シリコン基板５０１とが接する領域が存在しない。
また、光電変換素子６００においては、ｐ型拡散層５０１１をｎ型拡散層に代え、ｎ型拡散層５０１２をｐ型拡散層に代え、非晶質薄膜６０１２をｎ型ａ−Ｓｉによって構成してもよい。この場合、非晶質薄膜６０１１は、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなる。
更に、ｎ型単結晶シリコン基板５０１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態６においては、これに限らず、ｎ型単結晶シリコン基板５０１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態６におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態７］
図２５は、実施の形態７による光電変換素子の構成を示す断面図である。図２５を参照して、実施の形態７による光電変換素子７００は、図１９に示す光電変換素子５００のｎ型単結晶シリコン基板５０１をｎ型単結晶シリコン基板７０１に代え、絶縁膜４を非晶質薄膜７０２，７０３に代え、電極５を電極７０４に代えたものであり、その他は、光電変換素子５００と同じである。
ｎ型単結晶シリコン基板７０１は、ｎ型単結晶シリコン基板５０１のｎ型拡散層５０１２をｎ型拡散層７０１２に代えたものであり、その他は、ｎ型単結晶シリコン基板５０１と同じである。
ｎ型拡散層７０１２は、ｎ型単結晶シリコン基板７０１の光入射側と反対側の裏面全体に接してｎ型単結晶シリコン基板７０１中に配置される。そして、ｎ型拡散層７０１２は、ｎ型拡散層５０１２と同じ厚みを有するとともにｎ型拡散層５０１２のｎ型不純物と同じ濃度のｎ型不純物を含む。ｎ型単結晶シリコン基板７０１についてのその他の説明は、ｎ型単結晶シリコン基板１と同じである。
非晶質薄膜７０２は、少なくとも非晶質相を含み、例えば、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなる。非晶質薄膜７０２は、ｉ型ａ−Ｓｉ上にｎ型ａ−Ｓｉを形成した積層膜からなっていてもよい。また、非晶質薄膜７０２の膜厚は、例えば、１ｎｍ〜２００ｎｍである。そして、非晶質薄膜７０２は、ｎ型単結晶シリコン基板７０１の光入射側と反対側の裏面に接してｎ型単結晶シリコン基板７０１上に配置される。
非晶質薄膜７０３は、少なくとも非晶質相を含み、例えば、ａ−ＳｉＮｘからなる。また、非晶質薄膜７０３の膜厚は、非晶質薄膜２０２と同様である。光電変換素子７００が片面受光型の光電変換素子として使用される場合、非晶質薄膜７０３の組成比ｘは、ｘ＞０である。一方、光電変換素子７００が両面受光型の光電変換素子として使用される場合、非晶質薄膜７０３の組成比ｘは、０．７８≦ｘ≦１．０３が好ましく、０．８５≦ｘ≦１．０３がより好ましい。そして、非晶質薄膜７０３は、非晶質薄膜７０２に接して非晶質薄膜７０２上に配置される。
電極７０４は、例えば、ＡｇまたはＡｌ等からなる。そして、電極７０４は、非晶質薄膜７０２，７０３を貫通してｎ型拡散層７０１２に接し、非晶質薄膜７０３上に配置される。
光電変換素子７００においては、ｎ型単結晶シリコン基板７０１の光入射側の表面は、非晶質薄膜２によってパッシベーションされ、ｎ型単結晶シリコン基板７０１の裏面は、非晶質薄膜７０２，７０３によってパッシベーションされる。
図２６から図２９は、それぞれ、図２５に示す光電変換素子７００の製造方法を示す第１から第４の工程図である。
図２６を参照して、光電変換素子７００の製造が開始されると、図２に示す工程（ａ），（ｂ）と同じ工程を順次実行する。これによって、光入射側の表面にテクスチャ構造が形成されたｎ型単結晶シリコン基板７０１が形成される（図２６の工程（ａ），（ｂ）参照）。
工程（ｂ）の後、例えば、イオン注入法を用いて、ＰおよびＡｓ等のｎ型不純物をｎ型単結晶シリコン基板７０１の裏面全体にドーピングする。これによって、ｎ型拡散層７０１２がｎ型単結晶シリコン基板７０１の裏面側に形成される（図２６の工程（ｃ）参照）。なお、ドーピング後、ｎ型不純物を電気的に活性化するための熱処理を行ってもよい。イオン注入法の代わりに、気相拡散法、固相拡散法、プラズマドーピング法およびイオンドーピング法等を用いてもよい。
引き続いて、例えば、イオン注入法を用いて、Ｂ、ＧａおよびＩｎ等のｐ型不純物を光入射側からｎ型単結晶シリコン基板７０１にドーピングする。これによって、ｐ型拡散層５０１１がｎ型単結晶シリコン基板７０１の光入射側に形成される（図２７の工程（ｅ）参照）。なお、ドーピング後、ｐ型不純物を電気的に活性化するための熱処理を行ってもよい。また、ｐ型拡散層５０１１は、イオン注入法の代わりに、気相拡散法、固相拡散法、プラズマドーピング法およびイオンドーピング法等を用いて形成されてもよい。
そして、図２に示す工程（ｄ）と同じ工程を実行して、上述した方法によって非晶質薄膜２をｎ型単結晶シリコン基板７０１の光入射側の表面に接して形成する（図２７の工程（ｅ）参照）。
その後、図２に示す工程（ｄ）と同じ工程を実行して非晶質薄膜７０２，７０３をｎ型単結晶シリコン基板７０１の裏面に順次積層する（図２７の工程（ｆ）参照）。
そして、非晶質薄膜２の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２３０を形成する（図２７の工程（ｇ）参照）。
そして、レジストパターン２３０をマスクとして非晶質薄膜２の一部をエッチングし、レジストパターン２３０を除去する。これによって、ｐ型拡散層５０１１の一部が露出される（図２８の工程（ｈ）参照）。
その後、蒸着法またはスパッタリング法等を用いてＡｇまたはＡｌ等の金属膜を非晶質薄膜２の全面に形成し、その形成した金属膜を、例えば、フォトリソグラフィ法等を用いてパターンニングする。これによって、電極３が形成される（図２８の工程（ｉ）参照）。電極３は、印刷法等を用いて金属ペースト等をパターンニングして形成されてもよい。
そして、非晶質薄膜７０３の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィおよびエッチングによってパターンニングし、レジストパターン２４０を形成する（図２８の工程（ｊ）参照）。
その後、レジストパターン２４０をマスクとして非晶質薄膜７０２，７０３の一部をエッチングし、レジストパターン２４０を除去する。これによって、ｎ型単結晶シリコン基板７０１のｎ型拡散層７０１２の一部が露出される（図２９の工程（ｋ）参照）。
引き続いて、蒸着法またはスパッタリング法等を用いてＡｇまたはＡｌ等の金属膜を非晶質薄膜７０２，７０３を覆うように形成し、その形成した金属膜をパターンニングして電極７０４を形成する。これによって、光電変換素子７００が完成する（図２９の工程（ｌ）参照）。電極７０４は、印刷法等を用いて金属ペースト等をパターンニングして形成されてもよい。
光電変換素子７００の発電機構は、光電変換素子５００の発電機構と同じである。そして、光電変換素子７００においては、ｎ型単結晶シリコン基板７０１の光入射側の表面は、非晶質薄膜２によって覆われ、ｎ型単結晶シリコン基板７０１の裏面は、非晶質薄膜７０２，７０３によって覆われている。
その結果、非晶質薄膜２は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子７００の変換効率を向上できる。また、ｎ型単結晶シリコン基板７０１の裏面をパッシベーションできる。
一方、非晶質薄膜７０２，７０３側から光が入射する場合、非晶質薄膜７０２，７０３は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。更に、ｎ型単結晶シリコン基板７０１のテクスチャ構造が形成された表面をパッシベーションできる。
このように、ｎ型単結晶シリコン基板７０１のいずれの表面から光が入射しても、非晶質薄膜２または非晶質薄膜７０２，７０３が反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させるため、光電変換素子７００の変換効率を向上できる。
なお、光電変換素子７００においては、ｐ型拡散層５０１１をｎ型拡散層に代え、ｎ型拡散層７０１２をｐ型拡散層に代えてもよい。この場合、非晶質薄膜２０１は、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなり、非晶質薄膜７０２は、ｉ型ａ−Ｓｉまたはｐ型ａ−Ｓｉからなる。
また、ｎ型単結晶シリコン基板７０１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態７においては、これに限らず、ｎ型単結晶シリコン基板７０１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態７におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態８］
図３０は、実施の形態８による光電変換素子の構成を示す断面図である。図３０を参照して、実施の形態８による光電変換素子８００は、図２４に示す光電変換素子６００のｎ型単結晶シリコン基板５０１をｎ型単結晶シリコン基板７０１に代え、絶縁膜４を非晶質薄膜７０３，８０１，８０２に代え、電極５を電極８０４に代えたものであり、その他は、光電変換素子６００と同じである。
ｎ型単結晶シリコン基板７０１については、上述したとおりである。
非晶質薄膜８０１は、少なくとも非晶質相を含み、例えば、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなる。そして、非晶質薄膜８０１は、ｎ型単結晶シリコン基板７０１の裏面に接してｎ型単結晶シリコン基板７０１の裏面上に配置される。なお、非晶質薄膜８０１の膜厚は、例えば、１ｎｍ〜２０ｎｍである。
非晶質薄膜８０２は、少なくとも非晶質相を含み、例えば、ｎ型ａ−Ｓｉからなる。そして、非晶質薄膜８０２は、非晶質薄膜８０１に接して非晶質薄膜８０１上に配置される。なお、非晶質薄膜８０２の膜厚は、例えば、１ｎｍ〜３０ｎｍである。
光電変換素子８００においては、非晶質薄膜７０３は、非晶質薄膜８０２に接して非晶質薄膜８０２上に配置される。非晶質薄膜７０３についてのその他の説明は、上述したとおりである。
電極８０４は、例えば、ＡｇまたはＡｌ等からなる。そして、電極８０４は、非晶質薄膜７０３を貫通して非晶質薄膜８０２に接し、非晶質薄膜７０３上に配置される。
光電変換素子８００は、図２６から図２９に示す工程（ａ）〜工程（ｌ）からなる工程図において、工程（ｅ）を、プラズマＣＶＤ法を用いて非晶質薄膜６０１１，６０１２，２０２をｎ型単結晶シリコン基板７０１上に順次積層する工程に代え、工程（ｈ）を、非晶質薄膜２０２の一部をエッチングして非晶質薄膜６０１２の一部を露出させる工程に代え、工程（ｉ）を、プラズマＣＶＤ法を用いて非晶質薄膜８０１，８０２，７０３をｎ型単結晶シリコン基板７０１の裏面上に順次積層する工程に代え、工程（ｋ）を、非晶質薄膜７０３の一部をエッチングして非晶質薄膜８０２の一部を露出させる工程に代えた工程図に従って製造される。
光電変換素子８００の発電機構は、光電変換素子７００の発電機構と同じである。従って、光電変換素子８００は、片面受光型の光電変換素子、または両面受光型の光電変換素子として使用される。
そして、光電変換素子８００においては、ｎ型単結晶シリコン基板７０１の光入射側の表面は、非晶質薄膜６０２によって覆われ、ｎ型単結晶シリコン基板７０１の裏面は、非晶質薄膜８０１，８０２，７０３によって覆われている。
その結果、非晶質薄膜６０２は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子８００の変換効率を向上できる。また、ｎ型単結晶シリコン基板７０１の裏面をパッシベーションできる。
一方、非晶質薄膜８０１，８０２，７０３側から光が入射する場合、非晶質薄膜８０１，８０２，７０３は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。更に、ｎ型単結晶シリコン基板７０１のテクスチャ構造が形成された表面をパッシベーションできる。
このように、ｎ型単結晶シリコン基板７０１のいずれの表面から光が入射しても、非晶質薄膜６０２または非晶質薄膜８０１，８０２，７０３が反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させるため、光電変換素子８００の変換効率を向上できる。
その他、光電変換素子８００は、光電変換素子６００と同じ効果を享受できる。
光電変換素子８００においては、非晶質薄膜８０１，８０２のいずれか一方が無くてもよい。非晶質薄膜８０１が無い場合、電極８０４は、非晶質薄膜８０２に接し、非晶質薄膜８０２が無い場合、電極８０４は、非晶質薄膜８０１に接する。従って、非晶質薄膜８０１，８０２のいずれか一方が無い場合、電極８０４がｎ型単結晶シリコン基板７０１に接することはない。
また、光電変換素子８００においては、ｐ型拡散層５０１１をｎ型拡散層に代え、ｎ型拡散層７０１２をｐ型拡散層に代えてもよい。この場合、非晶質薄膜６０１１は、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなり、非晶質薄膜６０１２は、ｎ型ａ−Ｓｉからなり、非晶質薄膜８０１は、ｉ型ａ−Ｓｉまたはｐ型ａ−Ｓｉからなり、非晶質薄膜８０２は、ｐ型ａ−Ｓｉからなる。
光電変換素子８００についてのその他の説明は、光電変換素子６００についての説明と同じである。
上記においては、ｎ型単結晶シリコン基板７０１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態８においては、これに限らず、ｎ型単結晶シリコン基板７０１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態８におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態９］
図３１は、実施の形態９による光電変換素子の構成を示す断面図である。図３１を参照して、実施の形態９による光電変換素子９００は、図２５に示す光電変換素子７００の非晶質薄膜２を非晶質薄膜６０２に代え、電極３を電極６０３に代えたものであり、その他は、光電変換素子７００と同じである。
非晶質薄膜６０２および電極６０３については、上述したとおりである。
光電変換素子９００は、図２６から図２９に示す工程（ａ）〜工程（ｌ）からなる工程図において、工程（ｅ）を、プラズマＣＶＤ法を用いて非晶質薄膜６０１１，６０１２，２０２をｎ型単結晶シリコン基板７０１上に順次積層する工程に代え、工程（ｈ）を、非晶質薄膜２０２の一部をエッチングして非晶質薄膜６０１２の一部を露出させる工程に代えた工程図に従って製造される。
光電変換素子９００の発電機構は、光電変換素子７００の発電機構と同じである。従って、光電変換素子９００は、片面受光型の光電変換素子、または両面受光型の光電変換素子として使用される。
そして、光電変換素子９００においては、ｎ型単結晶シリコン基板７０１の光入射側の表面は、非晶質薄膜６０２によって覆われ、ｎ型単結晶シリコン基板７０１の裏面は、非晶質薄膜７０２，７０３によって覆われている。
その結果、非晶質薄膜６０２は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。
従って、光電変換素子９００の変換効率を向上できる。また、ｎ型単結晶シリコン基板７０１の裏面をパッシベーションできる。
一方、非晶質薄膜７０２，７０３側から光が入射する場合、非晶質薄膜７０２，７０３は、反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させる。また、ｎ型単結晶シリコン基板７０１中で光励起された少数キャリアのライフタイムが向上する。更に、ｎ型単結晶シリコン基板７０１のテクスチャ構造が形成された表面をパッシベーションできる。
このように、ｎ型単結晶シリコン基板７０１のいずれの表面から光が入射しても、非晶質薄膜６０２または非晶質薄膜７０２，７０３が反射率を低減して入射光をｎ型単結晶シリコン基板７０１へ導くとともに、ｎ型単結晶シリコン基板７０１のパッシベーション特性を向上させるため、光電変換素子８００の変換効率を向上できる。
その他、光電変換素子９００は、光電変換素子６００と同じ効果を享受できる。
光電変換素子９００においては、ｐ型拡散層５０１１をｎ型拡散層に代え、ｎ型拡散層７０１２をｐ型拡散層に代えてもよい。この場合、非晶質薄膜６０１１は、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなり、非晶質薄膜６０１２は、ｎ型ａ−Ｓｉからなり、非晶質薄膜７０２は、ｉ型ａ−Ｓｉまたはｎ型ａ−Ｓｉからなる。
光電変換素子９００についてのその他の説明は、光電変換素子６００についての説明と同じである。
上記においては、ｎ型単結晶シリコン基板７０１の光入射側の表面にテクスチャ構造が形成されると説明したが、実施の形態９においては、これに限らず、ｎ型単結晶シリコン基板７０１の光入射側と反対側の裏面にも、テクスチャ構造が形成されてもよい。
実施の形態９におけるその他の説明は、実施の形態１における説明と同じである。
［実施の形態１０］
図３２は、この実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。図３２を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１００３，１００４とを備える。
複数の光電変換素子１００１は、アレイ状に配置され、直列に接続される。なお、複数の光電変換素子１００１は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。
そして、複数の光電変換素子１００１の各々は、光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかからなる。
カバー１００２は、耐候性のカバーからなり、複数の光電変換素子１００１を覆う。
出力端子１００３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
出力端子１００４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
上述したように、光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００は、変換効率が高くなる。
従って、光電変換モジュール１０００の変換効率を高くできる。
なお、実施の形態１０による光電変換モジュールは、図３２に示す構成に限らず、光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかを用いる限り、どのような構成であってもよい。
［実施の形態１１］
図３３は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。
図３３を参照して、太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。
接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および系統連携に接続される。
光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。
接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。
パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を電力メーター１１０５を介して系統連携へ供給する。
電力メーター１１０５は、系統連携から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から系統連携へ向かう方向の電力を計測する。
図３４は、図３３に示す光電変換モジュールアレイ１１０１の構成を示す概略図である。
図３４を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。
複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。なお、複数の光電変換モジュール１１２０は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。そして、複数の光電変換モジュール１１２０の各々は、図３２に示す光電変換モジュール１０００からなる。
出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。
出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。
太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。
パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を電力メーター１１０５を介して系統連携へ供給する。
また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、系統連携から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。
太陽光発電システム１１００は、上述したように、変換効率が高い光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかを備えている。
従って、太陽光発電システム１１００によって、非常に多くの電力を発電することができる。
なお、実施の形態１１による太陽光発電システムは、図３３，３４に示す構成に限らず、光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかを用いる限り、どのような構成であってもよい。
［実施の形態１２］
図３５は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。
図３５を参照して、太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図３３に示す太陽光発電システム１１００よりも規模が大きい太陽光発電システムである。
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび系統連携に接続される。
サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。
モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。
光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図３４に示す光電変換モジュールアレイ１１０１と同じ構成からなる。
接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。
集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。
モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。
そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。
サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。
以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、
その受けた交流電力の電圧レベルを変換して系統連携へ供給する。
太陽光発電システム１２００は、上述したように、変換効率が高い光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかを備えている。
従って、太陽光発電システム１２００によって、非常に多くの電力を発電することができる。
なお、実施の形態１２による太陽光発電システムは、図３５に示す構成に限らず、光電変換素子１００，２００，３００，４００，５００，６００，７００，８００，９００のいずれかを用いる限り、どのような構成であってもよい。
上記においては、電流を取り出す裏面側の接合がヘテロ接合である光電変換素子１００，２００，３００，４００について説明したが、この発明の実施の形態による光電変換素子は、これに限らず、裏面側の接合は、ホモ接合からなっていてもよい。この場合、結晶シリコン基板の裏面側には、ｐ型拡散領域およびｎ型拡散領域が結晶シリコン基板の面内方向に交互に形成される。そして、結晶シリコン基板がｎ型単結晶シリコン基板またはｎ型多結晶シリコン基板からなる場合、ｐ型拡散領域の面積占有率は、ｎ型拡散領域の面積占有率よりも大きい方が好ましい。また、結晶シリコン基板がｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなる場合、ｎ型拡散領域の面積占有率は、ｐ型拡散領域の面積占有率よりも大きい方が好ましい。
このように、裏面側の接合がホモ接合からなる場合も、光電変換素子は、光入射側に非晶質薄膜２を備えるので、紫外光を吸収し、光電変換素子の光劣化を低減できる。
上記においては、結晶シリコン基板の光入射側の表面に非晶質薄膜２を備え、裏面側の接合がヘテロ接合またはホモ接合である光電変換素子について説明するとともに、非晶質薄膜２の構造について各種の構造を説明した。また、接合が光入射側に存在する光電変換素子５００，６００，７００，８００，９００についても説明した。従って、この発明の実施の形態による光電変換素子は、結晶シリコン基板の光入射側の表面に接して記結晶シリコン基板上に設けられた非晶質薄膜を備え、非晶質薄膜は、非晶質シリコン薄膜、非晶質シリコンゲルマニウム薄膜および非晶質ゲルマニウム薄膜のいずれかの光学的バンドギャップよりも大きい光学的バンドギャップに非晶質薄膜の光学的バンドギャップを設定するための所望の原子を含み、結晶シリコン基板側と反対側の端部における所望の原子の組成比は、結晶シリコン基板側の端部における所望の原子の組成比よりも大きければよい。
非晶質薄膜は、反射率を低減して入射光を結晶シリコン基板に導くとともに、結晶シリコン基板のパッシベーション特性を向上させ、結晶シリコン基板中で光励起された少数キャリアのライフタイムが向上し、光電変換素子の変換効率が向上するからである。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、光電変換素子に適用される。

Claims (5)

  1. 半導体基板の光入射側の表面に接して前記半導体基板上に設けられた非晶質薄膜を備え、
    前記非晶質薄膜は、非晶質シリコン薄膜、非晶質シリコンゲルマニウム薄膜および非晶質ゲルマニウム薄膜のいずれかの光学的バンドギャップよりも大きい光学的バンドギャップに前記非晶質薄膜の光学的バンドギャップを設定するための所望の原子を含み、
    前記半導体基板側と反対側の端部における前記所望の原子の組成比は、前記半導体基板側の端部における前記所望の原子の組成比よりも大きい、光電変換素子。
  2. 前記所望の原子の組成比は、前記半導体基板側から前記半導体基板と反対側へ向かって階段状に増加する、請求項１に記載の光電変換素子。
  3. 前記非晶質薄膜は、
    前記半導体基板の光入射側の表面に接して前記半導体基板上に設けられた非晶質シリコン薄膜と、
    前記非晶質シリコン薄膜に接して前記非晶質シリコン薄膜上に設けられた窒化シリコン薄膜とを含む、請求項２に記載の光電変換素子。
  4. 前記窒化シリコン薄膜における窒素原子の組成比は、０．７８以上１．０３以下の範囲である、請求項３に記載の光電変換素子。
  5. 前記非晶質シリコン薄膜は、水素化非晶質シリコン薄膜である、請求項３または請求項４に記載の光電変換素子。

JP2015543752A 2013-10-25 2014-08-29 光電変換素子 Active JP6404825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013222804 2013-10-25
JP2013222804 2013-10-25
PCT/JP2014/072684 WO2015060012A1 (ja) 2013-10-25 2014-08-29 光電変換素子

Publications (2)

Publication Number Publication Date
JPWO2015060012A1 true JPWO2015060012A1 (ja) 2017-03-09
JP6404825B2 JP6404825B2 (ja) 2018-10-17

Family

ID=52992619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543752A Active JP6404825B2 (ja) 2013-10-25 2014-08-29 光電変換素子

Country Status (3)

Country Link
US (1) US20160268462A1 (ja)
JP (1) JP6404825B2 (ja)
WO (1) WO2015060012A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112046A1 (de) * 2015-07-23 2017-01-26 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einseitig angeordneter strukturierter Kontakte in einer Schichtanordnung für ein photovoltaisches Bauelement
EP3422422A4 (en) * 2016-02-22 2019-02-27 Panasonic Intellectual Property Management Co., Ltd. SOLAR BATTERY ELEMENT AND METHOD FOR MANUFACTURING SOLAR BATTERY ELEMENT
WO2017169441A1 (ja) * 2016-03-28 2017-10-05 シャープ株式会社 裏面電極型太陽電池セル、太陽電池モジュールおよび太陽光発電システム
JP7017848B2 (ja) * 2016-08-01 2022-02-09 シャープ株式会社 裏面電極型太陽電池セル、および太陽電池モジュール
US11362221B2 (en) * 2017-02-06 2022-06-14 Alliance For Sustainable Energy, Llc Doped passivated contacts
JP2018170482A (ja) * 2017-03-30 2018-11-01 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
JP2019079916A (ja) * 2017-10-24 2019-05-23 株式会社カネカ バックコンタクト型太陽電池モジュール
US10923344B2 (en) * 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
JP7274899B2 (ja) * 2019-03-22 2023-05-17 株式会社カネカ 太陽電池の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270879A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2008085374A (ja) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd 光起電力素子
US20090293948A1 (en) * 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell
WO2010113750A1 (ja) * 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池
JP2012243797A (ja) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp 太陽電池の製造方法
JP2012256801A (ja) * 2011-06-10 2012-12-27 Sharp Corp テクスチャ構造の形成方法および太陽電池の製造方法
JP2013509005A (ja) * 2009-10-27 2013-03-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池における表面再結合を低減させて光トラッピングを高める方法
JP2013524510A (ja) * 2010-03-30 2013-06-17 アプライド マテリアルズ インコーポレイテッド ｐ型拡散層の上に負荷電パッシベーション層を形成する方法
JP2013138250A (ja) * 2007-12-14 2013-07-11 Sunpower Corp 裏面コンタクト太陽電池用の高光吸収層を有する反射防止膜

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060130891A1 (en) * 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270879A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2013138250A (ja) * 2007-12-14 2013-07-11 Sunpower Corp 裏面コンタクト太陽電池用の高光吸収層を有する反射防止膜
JP2008085374A (ja) * 2007-12-19 2008-04-10 Sanyo Electric Co Ltd 光起電力素子
US20090293948A1 (en) * 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell
WO2010113750A1 (ja) * 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池
JP2013509005A (ja) * 2009-10-27 2013-03-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池における表面再結合を低減させて光トラッピングを高める方法
JP2013524510A (ja) * 2010-03-30 2013-06-17 アプライド マテリアルズ インコーポレイテッド ｐ型拡散層の上に負荷電パッシベーション層を形成する方法
JP2012243797A (ja) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp 太陽電池の製造方法
JP2012256801A (ja) * 2011-06-10 2012-12-27 Sharp Corp テクスチャ構造の形成方法および太陽電池の製造方法

Also Published As

Publication number Publication date
WO2015060012A1 (ja) 2015-04-30
JP6404825B2 (ja) 2018-10-17
US20160268462A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
JP6404825B2 (ja) 光電変換素子
KR101000064B1 (ko) 이종접합 태양전지 및 그 제조방법
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
KR100900443B1 (ko) 태양전지 및 그의 제조방법
US20080173347A1 (en) Method And Apparatus For A Semiconductor Structure
US20100243042A1 (en) High-efficiency photovoltaic cells
JP2008021993A (ja) 全背面接点構成を含む光起電力デバイス及び関連する方法
CN105870240A (zh) 具有用于集中光伏应用的铜格栅的隧道结太阳能电池
EP1950810A2 (en) Method and apparatus for a semi conductor structure forming at least one via
JP6529437B2 (ja) 光電変換素子、光電変換モジュール、並びに、太陽光発電システム
WO2015060013A1 (ja) 光電変換素子
US10084099B2 (en) Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
WO2015118935A1 (ja) 光電変換素子およびそれを備えた太陽電池モジュール
US11056601B2 (en) Solar cell
JP2001267598A (ja) 積層型太陽電池
JP2013115262A (ja) 光電変換素子
JPWO2015060434A1 (ja) 光電変換素子、光電変換モジュール、並びに、太陽光発電システム
JP6342386B2 (ja) 光電変換装置
KR20100096747A (ko) 태양전지 및 그의 제조방법
WO2006049003A1 (ja) 薄膜光電変換装置の製造方法
JP2010283162A (ja) 太陽電池及びその製造方法
WO2015178307A1 (ja) 光電変換素子
WO2015178305A1 (ja) 光電変換素子及びその製造方法
JP2011176084A (ja) 光電変換モジュール及びその製造方法
AU2024219405A1 (en) Solar cell, method for manufacturing the same, photovoltaic module and photovoltaic system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180913

R150 Certificate of patent or registration of utility model

Ref document number: 6404825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150